JPS6362928B2 - - Google Patents
Info
- Publication number
- JPS6362928B2 JPS6362928B2 JP58130621A JP13062183A JPS6362928B2 JP S6362928 B2 JPS6362928 B2 JP S6362928B2 JP 58130621 A JP58130621 A JP 58130621A JP 13062183 A JP13062183 A JP 13062183A JP S6362928 B2 JPS6362928 B2 JP S6362928B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- communication
- memory
- command
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 43
- 230000005856 abnormality Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000012806 monitoring device Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、通信監視装置に関するものであつ
て、詳しくは、上位CPUから下位CPUに命令が
伝送された場合にのみ下位CPUから上位CPUに
応答を伝送するように構成された非同期通信シス
テムでの通信異常状態の監視に有効な装置を提供
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication monitoring device, and more specifically, the present invention is configured to transmit a response from a lower CPU to a higher CPU only when a command is transmitted from a higher CPU to a lower CPU. The present invention provides a device effective for monitoring abnormal communication conditions in an asynchronous communication system.
上位CPUと下位CPUとの間で通信を行う方式
の一種に、上位CPUから下位CPUに命令が伝送
された場合にのみ下位CPUから上位CPUに応答
を伝送するように構成された非同期通信システム
がある。 One type of communication method between a higher CPU and a lower CPU is an asynchronous communication system that is configured to transmit a response from the lower CPU to the higher CPU only when an instruction is transmitted from the higher CPU to the lower CPU. be.
第1図は、このようなシステムの概念構成図で
あつて、10は上位CPU、20は下位CPUであ
る。上位CPU10からは下位CPU20に命令が
伝送され、下位CPU20からは上位CPU10に
応答が伝送される。このようなシステムにおける
伝送状態に着目すると、正常動作状態では命令と
応答が交互に伝送されるが、異常動作状態では命
令のみが連続したり応答のみが連続することにな
る。 FIG. 1 is a conceptual configuration diagram of such a system, in which 10 is an upper CPU and 20 is a lower CPU. An instruction is transmitted from the upper CPU 10 to the lower CPU 20, and a response is transmitted from the lower CPU 20 to the upper CPU 10. Focusing on the transmission state in such a system, in a normal operating state, commands and responses are transmitted alternately, but in an abnormal operating state, only commands or only responses are transmitted consecutively.
従来、このようなシステムにおける伝送状態を
監視するのにあたつては、伝送される全データを
格納するメモリを設けおいてこれらデータをトレ
ースしたり、伝送されるデータを監視したりチエ
ツクする装置を伝送線路に接続することが行われ
ていた。 Conventionally, in order to monitor the transmission status in such a system, a memory is provided to store all transmitted data, and a device is used to trace this data or to monitor or check the transmitted data. was being connected to the transmission line.
しかし、このような従来の方法によれば、比較
的大容量のメモリが必要であつたり、別途、伝送
線路に接続するための装置が必要になるなど、構
成が複雑になり、コスト高になるという欠点があ
つた。 However, such conventional methods require a relatively large capacity memory and a separate device for connecting to the transmission line, resulting in a complex configuration and high cost. There was a drawback.
本発明は、このような従来の欠点を解決したも
のであつて、前述のような非同期通信システムに
おける通信異常状態を監視する装置として、上位
CPUと下位CPUとの間で伝送される情報のうち
少なくとも命令と応答の通信手順を逐次格納する
第1のメモリと、第1のメモリに格納された通信
手順に基づいて上位CPUと下位CPUとの交互伝
送の異常を検出する異常検出回路と、異常検出信
号に従つて第1のメモリから読み出された交互伝
送の異常を表わす通信手順を逐次格納する第2の
メモリとを組み合わせて通信監視装置を構成した
ことを特徴とする。 The present invention solves these conventional drawbacks, and is suitable for use as a device for monitoring abnormal communication conditions in the above-mentioned asynchronous communication system.
A first memory that sequentially stores at least command and response communication procedures among the information transmitted between the CPU and the lower CPU; Communication monitoring is performed by combining an abnormality detection circuit that detects an abnormality in the alternating transmission, and a second memory that sequentially stores the communication procedure indicating the abnormality in the alternating transmission read out from the first memory according to the abnormality detection signal. The device is characterized by comprising:
以下、図面を用いて詳細に説明する。 Hereinafter, it will be explained in detail using the drawings.
第2図は、本発明に係る通信監視装置を用いた
システムの一実施例を示す要部のブロツク図であ
つて、上位CPU10と下位CPU20とで測定シ
ステムを構成した例を示している。 FIG. 2 is a block diagram of the essential parts of an embodiment of a system using a communication monitoring device according to the present invention, and shows an example in which a measurement system is configured by an upper CPU 10 and a lower CPU 20.
第2図において、30は本発明に係る通信監視
装置、40は下位CPU20により制御される測
定部である。通信監視装置30は、上位CPU1
0と下位CPU20との間で伝送される情報のう
ち少なくとも命令と応答の通信手順を逐次格納す
る第1のメモリ31と、第1のメモリ31に格納
された通信手順に基づいて上位CPU10と下位
CPU20との交互伝送の異常状態を検出する異
常検出回路32と、異常検出信号に従つて交互伝
送の異常を表わす通信手順を第1のメモリから読
み出して逐次格納する第2のメモリ33とで構成
されている。 In FIG. 2, 30 is a communication monitoring device according to the present invention, and 40 is a measuring section controlled by the lower CPU 20. The communication monitoring device 30 is connected to the upper CPU 1
A first memory 31 that sequentially stores at least command and response communication procedures among the information transmitted between the CPU 0 and the lower CPU 20;
Consisting of an abnormality detection circuit 32 that detects an abnormal state of alternating transmission with the CPU 20, and a second memory 33 that reads communication procedures indicating an abnormality of alternate transmission from a first memory and sequentially stores them in accordance with an abnormality detection signal. has been done.
このように構成されたシステムの動作を説明す
る。 The operation of the system configured in this way will be explained.
上位CPU10と下位CPU20との通信にあた
つては、送信権の争奪が起こらないように上位
CPU10に主導権を持たせている。上位CPU1
0のデータ送信要求命令に対して下位CPU20
はデータを送信して応答する。上位CPU10の
命令が下位CPU20で理解できない場合には下
位CPU20はその旨を上位CPU10に応答する。
また、上位CPU10からの設定命令に対しては
下位CPU20は上位CPU10に設定が正しく行
われたか否かを応答する。すなわち、上位CPU
10からの命令があつた場合にのみ、下位CPU
20は応答するように構成されている。一方、通
信監視装置30の動作に着目すると、下位CPU
20は上位CPU10からの命令を受信すること
により上位CPU10から命令があつた旨を表わ
す通信手順情報を第1のメモリ31に送出する。
そして、その命令に応じた動作を実行し、その動
作が完了すると、その命令に応答した旨を表わす
通信手順情報を第1のメモリ31に送出する。こ
れにより、第1のメモリ31には、上位CPU1
0と下位CPU20との間で正常な交互伝送が行
われている場合には命令と応答を表わす通信手順
情報が交互に逐次格納され、交互伝送に異常が生
じた場合には命令または応答を表わす通信手順情
報が連続して逐次格納されることになり、その配
列が変化することになる。すなわち、命令が2個
以上続く場合には上位CPU10が通信手順を守
らずに続けて命令を送つてきたか下位CPU20
が応答しなかつたことを表わし、応答が2個以上
続く場合には上位CPU10の命令なしに下位
CPU20が上位CPU10に続けて応答したこと
を表わす。異常検出回路32はこのような通信手
順情報の配列の変化を検出すると、異常検出信号
に従つてこれら交互伝送の異常を表わす通信手順
情報を第1のメモリ31から読み出して第2のメ
モリ33に逐次格納する。第2のメモリ33とし
ては、停電時でも情報が消滅しないようにバツテ
リバツクアツプされ、電源投入によつてイニシヤ
ライズされないように構成されたものを用いる。
第2のメモリ33が一杯になつた場合には情報の
書き込みを停止し、オペレータが格納されている
情報を印字したりカセツトテープなどの外部記憶
装置に格納した後にイニシヤライズするまで一杯
の状態を保存する。これにより、第2のメモリ3
3には通信手順異常発生の発端となつた情報を保
存しておくことができる。 When communicating between the upper CPU 10 and the lower CPU 20, the upper CPU 10 and the lower CPU 20 are
The CPU 10 is given the initiative. Upper CPU1
0 data transmission request command, the lower CPU 20
responds by sending data. If the lower CPU 20 cannot understand an instruction from the upper CPU 10, the lower CPU 20 responds to that effect to the higher CPU 10.
Further, in response to a setting command from the upper CPU 10, the lower CPU 20 responds to the upper CPU 10 to inform whether the setting has been correctly performed. i.e. upper CPU
Only when an instruction from 10 is received, the lower CPU
20 is configured to respond. On the other hand, when focusing on the operation of the communication monitoring device 30, the lower CPU
20 receives a command from the upper CPU 10 and sends communication procedure information indicating that the command has been received from the upper CPU 10 to the first memory 31 .
Then, it executes an operation according to the command, and when the operation is completed, it sends communication procedure information indicating that it has responded to the command to the first memory 31. As a result, the first memory 31 has the upper CPU 1
0 and the lower CPU 20, communication procedure information representing a command and a response is stored alternately and sequentially, and if an abnormality occurs in the alternate transmission, communication procedure information representing a command or a response is stored. Communication procedure information will be stored one after another, and its arrangement will change. In other words, if two or more commands continue, the upper CPU 10 may have sent the commands consecutively without following the communication procedure, or the lower CPU 20 may
indicates that the CPU did not respond, and if two or more responses continue, the lower CPU 10 does not respond.
This indicates that the CPU 20 has responded to the higher-level CPU 10 in succession. When the abnormality detection circuit 32 detects such a change in the arrangement of the communication procedure information, it reads out the communication procedure information representing the abnormality of these alternate transmissions from the first memory 31 and stores it in the second memory 33 according to the abnormality detection signal. Store sequentially. The second memory 33 is configured to be battery backed up so that information will not be lost even in the event of a power outage, and not to be initialized when the power is turned on.
When the second memory 33 becomes full, it stops writing information and retains its full state until the operator initializes it after printing the stored information or storing it in an external storage device such as a cassette tape. do. This allows the second memory 3
3 can store the information that caused the occurrence of the communication procedure abnormality.
なお、第1のメモリ31および第2のメモリ3
3には、必要に応じて、各通信手順に関連した時
間情報、命令や応答の種類情報、下位CPU20
の動作モードや状態を表わす情報、下位CPU2
0の余裕度情報などを格納することができる。こ
れにより、前述のような通信手順の異常解析を短
時間に効率良く行うことができる。また、これら
の各情報を格納することにより、擬似的な異常検
出信号を発生させることによつてその時点におけ
る動作情報を第2のメモリ33に格納することも
できる。なお、これら各情報を格納しても従来の
ように全データを格納してトレースする場合に比
べて格納すべき情報量を大幅に減らすことがで
き、メモリを節約できる。 Note that the first memory 31 and the second memory 3
3 includes time information related to each communication procedure, command and response type information, and lower CPU 20 as necessary.
Information indicating the operating mode and status of the lower CPU2
It is possible to store margin information such as 0. Thereby, abnormality analysis of communication procedures as described above can be performed efficiently in a short time. Moreover, by storing each of these pieces of information, it is also possible to store the operating information at that point in time in the second memory 33 by generating a pseudo abnormality detection signal. Note that even if each of these pieces of information is stored, the amount of information to be stored can be significantly reduced compared to the conventional case where all data is stored and traced, and memory can be saved.
また、システムによつては、測定部40から送
り出される大量の測定データを下位CPU20を
介して上位CPU10に伝送しなければならない
ことがある。このような場合には、上位CPU1
0からの1個の命令に対して下位CPU20から
1個の応答として連続的に多量のデータを送るよ
うにし、通信監視装置30はこれら命令と応答と
の関係のみを監視するように構成すればよい。な
お、上位CPU10がデータ受信を中止したい場
合には下位CPU20にデータ送信中止命令を出
し、下位CPU20はこれに対してその命令を受
け取つたかどうかの応答を上位CPU10に返せ
ばよい。 Furthermore, depending on the system, a large amount of measurement data sent out from the measuring section 40 may have to be transmitted to the upper CPU 10 via the lower CPU 20. In such a case, the upper CPU1
If a large amount of data is continuously sent as one response from the lower CPU 20 to one command from 0, and the communication monitoring device 30 is configured to monitor only the relationship between these commands and responses. good. Note that if the upper CPU 10 wants to stop data reception, it may issue a data transmission stop command to the lower CPU 20, and the lower CPU 20 may send a response to the higher CPU 10 indicating whether or not the command has been received.
以上説明したように、本発明によれば、比較的
小容量のメモリ構成で、非同期通信システムにお
ける通信異常状態の監視に有効な通信監視装置が
実現でき、特に、マイクロプロセツサを用いた通
信システムに好適である。 As described above, according to the present invention, it is possible to realize a communication monitoring device that is effective in monitoring abnormal communication conditions in an asynchronous communication system with a relatively small memory configuration, and is particularly effective for monitoring communication abnormalities in a communication system using a microprocessor. suitable for
第1図は非同期通信システムの概念図、第2図
は本発明に係る通信監視装置を用いたシステムの
一実施例を示す要部のブロツク図である。
10……上位CPU、20……下位CPU、30
……通信監視装置、31……第1のメモリ、32
……異常検出回路、33……第2のメモリ、40
……測定部。
FIG. 1 is a conceptual diagram of an asynchronous communication system, and FIG. 2 is a block diagram of essential parts showing an embodiment of a system using a communication monitoring device according to the present invention. 10... Upper CPU, 20... Lower CPU, 30
...Communication monitoring device, 31...First memory, 32
... Abnormality detection circuit, 33 ... Second memory, 40
...Measurement section.
Claims (1)
場合にのみ下位CPUから上位CPUに応答を伝送
するように構成された非同期通信システムにおけ
る通信異常状態を監視する通信監視装置であつ
て、これら上位CPUと下位CPUとの間で伝送さ
れる情報のうち少なくとも命令と応答の通信手順
を逐次格納する第1のメモリと、第1のメモリに
格納された通信手順に基づいて上位CPUと下位
CPUとの交互伝送の異常を検出する異常検出回
路と、異常検出信号に従つて第1のメモリから読
み出された交互伝送の異常を表わす通信手順を逐
次格納する第2のメモリとで構成したことを特徴
とする通信監視装置。1. A communication monitoring device that monitors abnormal communication conditions in an asynchronous communication system configured to transmit a response from a lower CPU to a higher CPU only when a command is transmitted from a higher CPU to a lower CPU, which A first memory sequentially stores at least command and response communication procedures among the information transmitted between the upper CPU and the lower CPU based on the communication procedure stored in the first memory.
It consists of an abnormality detection circuit that detects an abnormality in alternating transmission with the CPU, and a second memory that sequentially stores a communication procedure indicating an abnormality in alternating transmission that is read from the first memory in accordance with an abnormality detection signal. A communication monitoring device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130621A JPS6021657A (en) | 1983-07-18 | 1983-07-18 | Communication supervisory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130621A JPS6021657A (en) | 1983-07-18 | 1983-07-18 | Communication supervisory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6021657A JPS6021657A (en) | 1985-02-04 |
| JPS6362928B2 true JPS6362928B2 (en) | 1988-12-05 |
Family
ID=15038605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130621A Granted JPS6021657A (en) | 1983-07-18 | 1983-07-18 | Communication supervisory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021657A (en) |
-
1983
- 1983-07-18 JP JP58130621A patent/JPS6021657A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6021657A (en) | 1985-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6362928B2 (en) | ||
| JP2738173B2 (en) | Diagnostic system for stand-alone equipment | |
| CN219204558U (en) | Network video recorder and network video recorder system | |
| JP2501888B2 (en) | Failure monitoring device | |
| JPS5870670A (en) | Failure information transfer system for exchange of duplex system | |
| JPH01302453A (en) | interface system | |
| JPS58149529A (en) | Channel status word return diagnosis method | |
| JPS58107908A (en) | Monitor system for process input signal transmitter | |
| JPH07107674B2 (en) | Terminal device failure detection method | |
| JPS5952861B2 (en) | Transfer device switching method for asynchronous processing system | |
| KR890003489B1 (en) | Programmable Surveillance Control System | |
| JPS5918741B2 (en) | Automatic diagnosis method | |
| JPH0589032A (en) | Information processor | |
| JPS58201155A (en) | Dual system monitoring system | |
| JPH0253157A (en) | Peripheral controller | |
| JPS5822469A (en) | Central monitoring controller | |
| JPS60144842A (en) | Fault deciding system of central processor of another system | |
| JPH0434184B2 (en) | ||
| JPH02176905A (en) | Programmable controller | |
| JPS61136142A (en) | How to store input/output data | |
| JPH04289944A (en) | Communication establishment control system | |
| JPS61201378A (en) | Telemeter terminal device | |
| JPH0133858B2 (en) | ||
| JPH04150697A (en) | Monitor diagnostic system | |
| JPS62171046A (en) | Monitor device for logical unit |