JPS6365950B2 - - Google Patents
Info
- Publication number
- JPS6365950B2 JPS6365950B2 JP58212017A JP21201783A JPS6365950B2 JP S6365950 B2 JPS6365950 B2 JP S6365950B2 JP 58212017 A JP58212017 A JP 58212017A JP 21201783 A JP21201783 A JP 21201783A JP S6365950 B2 JPS6365950 B2 JP S6365950B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- data
- character generator
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、プリンタ等における文字発生器から
のイメージデータをイメージメモリに展開して格
納するデータ展開制御方式に関する。
のイメージデータをイメージメモリに展開して格
納するデータ展開制御方式に関する。
(b) 従来技術と問題点
プリンタ等に用いられる文字発生器において、
そのイメージパタンを読出してイメージメモリへ
転送するとき、次の問題を生ずるが、これを図に
よつて説明する。第１図における文字発生器１に
は、図示の如く英字「Ａ」のイメージパタン（斜
線で示す）が格納されており、このイメージパタ
ンを読出してイメージメモリ２へ転送して格納す
る。この転送の際、文字発生器１からは、部分パ
タンデータがP1，Q1，P2，Q2……の順で読出さ
れて、イメージメモリ２のアドレスA1，A2，
A3，A4……に順次格納される。なお部分パタン
データP1〜Po及びQ1〜Qoはバイト単位のデータ
である。以上のように従来の文字発生器の読出に
おいてイメージデータはバイト単位で上記の順序
により読出される。しかしながら第１図における
文字発生器１の部分パタンデータP1〜PoとQ1〜
Qoとは、それぞれ異なるアドレス系列ＧとＨと
に収納されている。従つて上記の如くイメージデ
ータをP1，Q1，P2，Q2……の順で読出しを行う
場合にはアクセスに時間を要する許りでなく、ア
クセスのための処理効率が低下する欠点があつ
た。
そのイメージパタンを読出してイメージメモリへ
転送するとき、次の問題を生ずるが、これを図に
よつて説明する。第１図における文字発生器１に
は、図示の如く英字「Ａ」のイメージパタン（斜
線で示す）が格納されており、このイメージパタ
ンを読出してイメージメモリ２へ転送して格納す
る。この転送の際、文字発生器１からは、部分パ
タンデータがP1，Q1，P2，Q2……の順で読出さ
れて、イメージメモリ２のアドレスA1，A2，
A3，A4……に順次格納される。なお部分パタン
データP1〜Po及びQ1〜Qoはバイト単位のデータ
である。以上のように従来の文字発生器の読出に
おいてイメージデータはバイト単位で上記の順序
により読出される。しかしながら第１図における
文字発生器１の部分パタンデータP1〜PoとQ1〜
Qoとは、それぞれ異なるアドレス系列ＧとＨと
に収納されている。従つて上記の如くイメージデ
ータをP1，Q1，P2，Q2……の順で読出しを行う
場合にはアクセスに時間を要する許りでなく、ア
クセスのための処理効率が低下する欠点があつ
た。
(c) 発明の目的
本発明は上記の欠点を解決するためになされた
もので文字発生器からのイメージデータの転送効
率を向上するデータ展開制御方式の提供を目的と
する。
もので文字発生器からのイメージデータの転送効
率を向上するデータ展開制御方式の提供を目的と
する。
(d) 発明の構成
本発明は、第１のアドレス系と第２のアドレス
系との双方アドレス系に亘るメモリ内にイメージ
データが格納された文字発生器と、メモリとを有
し、文字発生器のイメージデータを所定単位の部
分パタン毎に転送してメモリに格納するシステム
において、前記メモリの奇数アドレスを順次選択
する第１のアドレス選択手段と、該メモリの偶数
アドレスを順次選択する手段と、前記文字発生器
の部分パタンデータを前記アドレス系別に取出す
手段とを備え、前記文字発生器の第１のアドレス
系から順次取出された第１の部分パタンデータを
前記メモリの奇数アドレスに順次格納し、前記第
２のアドレス系から順次取出された第２の部分パ
タンデータを前記メモリの偶数アドレスに順次格
納せしめることを特徴とするデータ展開制御方式
である。以上のように本発明は、異なる２つのア
ドレス系に亘つてパタンデータが格納され、且つ
該データの読出しに方向性を有する文字発生器に
おいて、イメージデータを取出す際、アドレス系
別にイメージデータを取出すことにより、アクセ
ス効率を向上するように図つたものである。
系との双方アドレス系に亘るメモリ内にイメージ
データが格納された文字発生器と、メモリとを有
し、文字発生器のイメージデータを所定単位の部
分パタン毎に転送してメモリに格納するシステム
において、前記メモリの奇数アドレスを順次選択
する第１のアドレス選択手段と、該メモリの偶数
アドレスを順次選択する手段と、前記文字発生器
の部分パタンデータを前記アドレス系別に取出す
手段とを備え、前記文字発生器の第１のアドレス
系から順次取出された第１の部分パタンデータを
前記メモリの奇数アドレスに順次格納し、前記第
２のアドレス系から順次取出された第２の部分パ
タンデータを前記メモリの偶数アドレスに順次格
納せしめることを特徴とするデータ展開制御方式
である。以上のように本発明は、異なる２つのア
ドレス系に亘つてパタンデータが格納され、且つ
該データの読出しに方向性を有する文字発生器に
おいて、イメージデータを取出す際、アドレス系
別にイメージデータを取出すことにより、アクセ
ス効率を向上するように図つたものである。
(e) 発明の実施例
以下、本発明を図面によつて説明する。第２図
は本発明の一実施例を説明するブロツク図であ
る。第２図における文字発生器１のイメージパタ
ンは部分パタンデータ（以下パタンデータと呼
ぶ）P1〜P5及びQ1〜Q5で構成され、これらのパ
タンデータを読出して、イメージメモリ（アドレ
スA1〜A10）２へ展開して格納する制御例によつ
て動作を説明する。なお第１図におけるアドレス
選択部３は、処理部４から順次選択指令Ｂを受け
たとき、イメージメモリ２のアドレスA1〜A10ま
でを逐次選択し、一方処理部４から飛越選択指令
Ｆを受けたときは、イメージメモリ２に対するア
ドレス選択は、アドレスを１つおきに選択する制
御（以下に詳述）を行うものとする。第１図にお
いて、処理部４は、アドレス指定データｇを制御
部５へ送つて文字発生器１のアドレス系Ｇを指定
する。また飛越選択指令Ｆ及び奇数選択信号を
切替制御部６へ送出する。これにより切替制御部
６から切替信号C1が発せられ、切替部７は接点
Ｊに接続される。この場合アドレス選択部３は、
イメージメモリ２の奇数アドレスA1，A3，A5，
A7及びA9を順次選択する制御を行う。次に処理
部４は、アドレスレジスタ８にアドレスデータ
D1（例えば２進データ「0001」）をセツトしたの
ち、書込指令Ｗをメモリ制御部９へ送出する。ア
ドレスレジスタ８内のアドレスデータD1は選択
レジスタ１０へ送られるが、このアドレスデータ
D1に基いて、アドレス選択部３は、アドレスA1
を選択する。一方、文字発生器１のパタンデータ
P1は、制御部５により読出されてメモリ制御部
９へ送出されるので、イメージメモリ２のアドレ
スA1にパタンデータP1が格納される。次に処理
部４がアドレスレジスタ８に、アドレスデータ
D2（例えば２進データ「0010」）をセツトすると、
このアドレスデータD2は選択レジスタ１０へ送
られ、これに基いてアドレス選択部３は、イメー
ジメモリ２のアドレスA3を選択する。従つて文
字発生器１からのパタンデータP2は、イメージ
メモリ２のアドレスA3に格納される。以下同様
に、処理部４がアドレスレジスタ８に、アドレス
データD3〜D5をセツトする毎に、文字発生器１
からのパタンデータP3〜P5は、イメージメモリ
２のアドレスA5，A7及びA9に、それぞれ格納さ
れる。以上の如く、イメージメモリ２の奇数アド
レスに、パタンデータP1〜P5が格納される。
は本発明の一実施例を説明するブロツク図であ
る。第２図における文字発生器１のイメージパタ
ンは部分パタンデータ（以下パタンデータと呼
ぶ）P1〜P5及びQ1〜Q5で構成され、これらのパ
タンデータを読出して、イメージメモリ（アドレ
スA1〜A10）２へ展開して格納する制御例によつ
て動作を説明する。なお第１図におけるアドレス
選択部３は、処理部４から順次選択指令Ｂを受け
たとき、イメージメモリ２のアドレスA1〜A10ま
でを逐次選択し、一方処理部４から飛越選択指令
Ｆを受けたときは、イメージメモリ２に対するア
ドレス選択は、アドレスを１つおきに選択する制
御（以下に詳述）を行うものとする。第１図にお
いて、処理部４は、アドレス指定データｇを制御
部５へ送つて文字発生器１のアドレス系Ｇを指定
する。また飛越選択指令Ｆ及び奇数選択信号を
切替制御部６へ送出する。これにより切替制御部
６から切替信号C1が発せられ、切替部７は接点
Ｊに接続される。この場合アドレス選択部３は、
イメージメモリ２の奇数アドレスA1，A3，A5，
A7及びA9を順次選択する制御を行う。次に処理
部４は、アドレスレジスタ８にアドレスデータ
D1（例えば２進データ「0001」）をセツトしたの
ち、書込指令Ｗをメモリ制御部９へ送出する。ア
ドレスレジスタ８内のアドレスデータD1は選択
レジスタ１０へ送られるが、このアドレスデータ
D1に基いて、アドレス選択部３は、アドレスA1
を選択する。一方、文字発生器１のパタンデータ
P1は、制御部５により読出されてメモリ制御部
９へ送出されるので、イメージメモリ２のアドレ
スA1にパタンデータP1が格納される。次に処理
部４がアドレスレジスタ８に、アドレスデータ
D2（例えば２進データ「0010」）をセツトすると、
このアドレスデータD2は選択レジスタ１０へ送
られ、これに基いてアドレス選択部３は、イメー
ジメモリ２のアドレスA3を選択する。従つて文
字発生器１からのパタンデータP2は、イメージ
メモリ２のアドレスA3に格納される。以下同様
に、処理部４がアドレスレジスタ８に、アドレス
データD3〜D5をセツトする毎に、文字発生器１
からのパタンデータP3〜P5は、イメージメモリ
２のアドレスA5，A7及びA9に、それぞれ格納さ
れる。以上の如く、イメージメモリ２の奇数アド
レスに、パタンデータP1〜P5が格納される。
次に処理部４は、アドレス指定データｈを制御
部５へ送つて、文字発生器１のアドレス系Ｈを指
定すると共に、飛越選択指令Ｆ及び偶数選択信号
Ｅを発する。これにより切替制御部６は、切替信
号C2を発して切替部７を接点Ｋに接続せしめる。
処理部４がアドレスレジスタ８にアドレスデータ
D1（例えば２進データ「0001」）をセツトすると
共に、書込指令Ｗを発すると、このアドレスデー
タD1に基きアドレス選択部３は、イメージメモ
リ２のアドレスA2を選択する。従つて文字発生
器１からのパタンデータQ1は、このアドレスA2
に格納される。続いて処理部４がアドレスレジス
タ８にアドレスデータD2（例えば２進データ
「0010」）をセツトすると、アドレスA4が選択さ
れ、このアドレスA4にパタンデータQ2が格納さ
れる。以上の動作の繰返しによりイメージメモリ
２のアドレスA2，A4，A6，A8及びA10には、パ
タンデータQ1〜Q5が格納される。格納終了と共
に、メモリ制御部９が、イメージメモリ２のアド
レスA1〜A10内のパタンデータを順次取出し、こ
れをプリンタ制御部１１へ送ることにより、イメ
ージデータのプリントが行われる。
部５へ送つて、文字発生器１のアドレス系Ｈを指
定すると共に、飛越選択指令Ｆ及び偶数選択信号
Ｅを発する。これにより切替制御部６は、切替信
号C2を発して切替部７を接点Ｋに接続せしめる。
処理部４がアドレスレジスタ８にアドレスデータ
D1（例えば２進データ「0001」）をセツトすると
共に、書込指令Ｗを発すると、このアドレスデー
タD1に基きアドレス選択部３は、イメージメモ
リ２のアドレスA2を選択する。従つて文字発生
器１からのパタンデータQ1は、このアドレスA2
に格納される。続いて処理部４がアドレスレジス
タ８にアドレスデータD2（例えば２進データ
「0010」）をセツトすると、アドレスA4が選択さ
れ、このアドレスA4にパタンデータQ2が格納さ
れる。以上の動作の繰返しによりイメージメモリ
２のアドレスA2，A4，A6，A8及びA10には、パ
タンデータQ1〜Q5が格納される。格納終了と共
に、メモリ制御部９が、イメージメモリ２のアド
レスA1〜A10内のパタンデータを順次取出し、こ
れをプリンタ制御部１１へ送ることにより、イメ
ージデータのプリントが行われる。
(f) 発明の効果
以上のように本発明は、文字発生器内のパタン
データをアドレス系列毎に順次読出し、これをイ
メージメモリに読出し順に格納する手段を有する
ので、アクセス効率を向上しうる利点を有する。
データをアドレス系列毎に順次読出し、これをイ
メージメモリに読出し順に格納する手段を有する
ので、アクセス効率を向上しうる利点を有する。
第１図は本発明のイメージデータの展開を説明
するブロツク図、第２図は本発明の一実施例を説
明するブロツク図であり、図中に用いた符号は次
の通りである。 １は文字発生器、２はイメージメモリ、３はア
ドレス選択部、４は処理部、５は制御部、６は切
替制御部、７は切替部、８はアドレスレジスタ、
９はメモリ制御部、１０は選択レジスタ、１１は
プリンタ制御部、１２はプリンタ出力、A1，A2，
A3，A4，A5，A6，A7，A8，A9，A10はアドレ
ス、Ｂは順次選択指令、C1，C2は切替信号、D1
はアドレスデータ、Ｅは偶数選択信号、Ｆは飛越
選択指令、Ｇ，Ｈはメモリ系列、ｇ，ｈはアドレ
ス指定データ、Ｉは奇数選択信号、Ｊ，Ｋは接
点、P1，P2，P3，P4，P5，Po，Q1，Q2，Q3，
Q4，Q5，Qoは部分パタンデータを示す。
するブロツク図、第２図は本発明の一実施例を説
明するブロツク図であり、図中に用いた符号は次
の通りである。 １は文字発生器、２はイメージメモリ、３はア
ドレス選択部、４は処理部、５は制御部、６は切
替制御部、７は切替部、８はアドレスレジスタ、
９はメモリ制御部、１０は選択レジスタ、１１は
プリンタ制御部、１２はプリンタ出力、A1，A2，
A3，A4，A5，A6，A7，A8，A9，A10はアドレ
ス、Ｂは順次選択指令、C1，C2は切替信号、D1
はアドレスデータ、Ｅは偶数選択信号、Ｆは飛越
選択指令、Ｇ，Ｈはメモリ系列、ｇ，ｈはアドレ
ス指定データ、Ｉは奇数選択信号、Ｊ，Ｋは接
点、P1，P2，P3，P4，P5，Po，Q1，Q2，Q3，
Q4，Q5，Qoは部分パタンデータを示す。
Claims (1)
- １ 第１のアドレス系と第２のアドレス系との双
方アドレス系に亘るメモリ内にイメージデータが
格納された文字発生器と、メモリとを有し、文字
発生器のイメージデータを所定単位の部分パタン
毎に転送してメモリに格納するシステムにおい
て、前記メモリの奇数アドレスを順次選択する第
１のアドレス選択手段と、該メモリの偶数アドレ
スを順次選択する第２のアドレス選択手段と、前
記文字発生器の部分パタンデータを前記アドレス
系別に取出す手段とを備え、前記文字発生器の第
１のアドレス系から順次取出された部分パタンデ
ータを前記メモリの奇数アドレスに順次格納し、
前記第２のアドレス系から順次取出された部分パ
タンデータを前記メモリの偶数アドレスに順次格
納せしめることを特徴とするデータ展開制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212017A JPS60121489A (ja) | 1983-11-11 | 1983-11-11 | デ−タ展開制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212017A JPS60121489A (ja) | 1983-11-11 | 1983-11-11 | デ−タ展開制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60121489A JPS60121489A (ja) | 1985-06-28 |
| JPS6365950B2 true JPS6365950B2 (ja) | 1988-12-19 |
Family
ID=16615495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58212017A Granted JPS60121489A (ja) | 1983-11-11 | 1983-11-11 | デ−タ展開制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121489A (ja) |
-
1983
- 1983-11-11 JP JP58212017A patent/JPS60121489A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60121489A (ja) | 1985-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918007B2 (ja) | 並列型時間スイッチ | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| JPS6365950B2 (ja) | ||
| KR910014825A (ko) | 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법 | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPS6323581B2 (ja) | ||
| JPS59132479A (ja) | デ−タ処理回路 | |
| JPS6349809B2 (ja) | ||
| JP3784624B2 (ja) | 通信方向切り替え方法 | |
| JPS6121696A (ja) | 加入者回路制御方式 | |
| JP3056163B2 (ja) | データ分散配置変換方法 | |
| JPH0666766B2 (ja) | フレ−ムアライナ回路 | |
| JPH0129095Y2 (ja) | ||
| JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
| JPH02112968A (ja) | ページイメージ発生装置 | |
| JP2552305Y2 (ja) | 画像データ転送装置 | |
| JPS59191951A (ja) | 異速度信号多重変換装置 | |
| JPS6015687A (ja) | 表示装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS59913B2 (ja) | 磁気バブル記憶制御方式 | |
| JPS59208655A (ja) | 情報処理装置 | |
| JPS601719B2 (ja) | メモリ制御方式 | |
| JPS6125257A (ja) | メモリ構成方法 | |
| JPH01194185A (ja) | メモリ素子 | |
| JPH05300141A (ja) | データ転送装置 |