JPS6366443B2

JPS6366443B2 -

Info

Publication number: JPS6366443B2
Application number: JP56211480A
Authority: JP
Inventors: Masao Noro
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1981-12-25
Filing date: 1981-12-25
Publication date: 1988-12-20
Also published as: JPS58111507A; US4498057A

Description

【発明の詳細な説明】この発明は、増幅すべき信号の振幅に応じて電
源電圧を切り換えることにより電力効率を高めた
電力増幅器に係り、特に高い周波数の信号に対し
ても高電力効率が得られるようにした電力増幅器
に関する。

従来、オーデイオ用の電力増幅器として、増幅
すべき信号の振幅に応じて出力増幅素子に供給さ
れる電源電圧を切り換え、これにより出力増幅素
子の損失を抑えて電力効率を向上させたものが知
られている。この種の電力増幅器には、例えば第
１図に波形を示すように、出力電圧e₀が所定レベ
ルを越える領域において、電源電圧＋V_Sまたは
−V_Sが電圧＋V_Lまたは−V_Lから電圧＋V_Hまたは
−V_Hにステツプ状に増加される（スイツチング
される）ものと、第２図に波形を示すように、出
力電圧e₀が所定レベルを越える領域において、電
源電圧＋V_S，−V_Sが電圧＋V_L，−V_Lから電圧e₀に
応じた分だけブートストラツプ式に変化されるも
のとがある。そして、これら何れの方式の電力増
幅器においても、増幅すべき信号の周波数が高い
場合に電源が頻繁に切り換わつてノイズが発生し
たり、歪率が悪化したりするのを防止するため、
電源の切換えは一定の遅延時間を伴つて行なわれ
るようになつている。このため増幅すべき信号の
周波数が低い場合は（例えば第１図、第２図にお
ける期間T₁）、出力電圧e₀が所定レベルを越える
領域に略対応してリアルタイムに電源の切換えが
行なわれるが、増幅すべき信号の周波数が高い場
合は（例えば第１図、第２図における期間T₂）、
出力電圧e₀が所定レベル以下の領域においても電
源電圧＋V_S，−V_Sが増加された状態に保持された
ままとなる。このため従来のこの種の電力増幅器
においては、増幅すべき信号の周波数が高いと、
電力効率の改善効果が低下してしまうという問題
があつた。次に、従来のこの種の電力増幅器にお
ける出力増幅素子に印加される電圧を、電力増幅
器が第３図に示すようにNPNトランジスタ１、
PNPトランジスタ２を出力増幅素子とするプツ
シユプル増幅回路から構成されている場合につい
て考察してみる。この場合、トランジスタ１，２
の各コレクタエミツタ間（あるいは各コレクタベ
ース間）に印加される電圧V_C1，V_C2は、第１図、
第２図の期間T₁に示すような低い周波数の信号
に対しては、例えば時刻t₂、t₁におけるように
各々最大で電圧（V_L＋V_H）となるのに対し、期
間T₂に示すような高い周波数の信号に対しては
例えば時刻t₄、t₃におけるように各々最大で電圧
2V_Hとなり低い周波数の信号に対するよりも大き
な値となつてしまう。このように従来の電力増幅
器においては、出力増幅素子に印加される電圧
が、増幅すべき信号の周波数が高くなると周波数
が低い場合に比べて増加してしまうから、出力増
幅素子の最大定格電圧（特にV_CEO）をその分高く
選定しなくてはならないという問題があつた。こ
の問題は特にこの種の電力増幅器を大出力の電力
増幅器に適用する場合に極めて重大な問題であつ
た。

この発明は、以上の諸事情に鑑み、増幅すべき
信号の周波数が高い場合においても高電力効率を
得ることができ、かつ出力増幅素子に印加される
電圧を従来のものに比べて減少させることができ
る電力増幅器を提供することを目的としてなされ
たもので、出力増幅素子の電源電圧をブートスト
ラツプ式に変化させる回路と、同電源電圧を増幅
すべき信号の電圧波形に従つて変化させる回路と
を各々設け、これら両回路が増幅すべき信号の周
波数に応じて選択的に使用されるようにしたもの
である。

以下、この発明の実施例を図面を参照して詳細
に説明する。

まず、この発明を理解するために、電源電圧を
ブートストラツプ式に変化させるようにした電力
増幅器の基本構成と、電源電圧が増幅すべき信号
の電圧波形にしたがつて変化される。所謂カスケ
ード増幅器の基本構成とから説明する。

第４図は、電源電圧をブートストラツプ式に変
化させる電力増幅器の基本構成を示す回路図であ
る。この図において、NPNトランジスタ１、
PNPトランジスタ２はこの電力増幅器の出力増
幅素子であり、３はこれらトランジスタ１，２を
ドライブする電圧増幅回路である。トランジスタ
１のコレクタには、電源端子４ａの電源電圧＋
V_Lがダイオード５ａを介して供給されると共に、
電源端子６ａの電源電圧＋V_H（V_H＞V_L）がNPN
トランジスタ７ａを介して供給される。トランジ
スタ１のベースとトランジスタ７ａのベースとの
間には、電源８ａ（電圧はV_B）とダイオード９ａ
とが順次直列に介挿されている。また電圧増幅回
路３の入力端には信号入力端子１０を介して増幅
すべき信号が供給され、トランジスタ１，２の共
通エミツタに接続された信号出力端子１１と接地
端子１２との間には負荷が介挿される。なお、負
電源側の回路は、上述した正電源側の回路と相補
関係となるように構成されている。

この第４図に示す電力増幅器においては、トラ
ンジスタ１のコレクタに供給される電源電圧＋
V_Sと、トランジスタ２のコレクタに供給される
電源電圧−V_Sと、信号出力端子に得られる出力
電圧e₀との関係は、第５図に示すようになる。す
なわちこの場合、電圧e₀が電圧±V_Lに対応する
所定レベルより小であれば、電圧＋V_S，−V_Sは電
圧＋V_L，−V_Lとなり、電圧e₀が前記所定レベルを
越えると、電圧＋V_S，−V_Sは、電圧e₀より電圧V_B
だけ増加した値となる。

次に、第６図はカスケード増幅器の基本構成を
示す回路図である。この図において、トランジス
タ７ａのベースには、電源端子６ａの電圧＋
V_H′と、電圧増幅回路３の出力端の電圧e′₀（電圧
e₀に略等しい）との間を抵抗１３ａ（値R₁）、抵
抗１４ｂ（値R₂）によつて分圧した分圧電圧が供
給される。なお負電源側の回路は正電源側の回路
と相補関係となつている。

このカスケード増幅器によれば、トランジスタ
７ａとトランジスタ１とに各々印加される電圧の
比はR₁対R₂となり、また同様にトランジスタ７
ｂとトランジスタ２とに各々印加される電圧の比
もR₁対R₂となる。したがつてこのカスケード増
幅器によればトランジスタ１，２に印加される電
圧をトランジスタ７ａ，７ｂを設けない場合より
も減少させることができる。そしてこの場合、ト
ランジスタ１のコレクタ電圧＋V_S、トランジス
タ２のコレクタ電圧−V_Sの各波形は出力電圧e₀
の波形と略相似となる。

次に、この発明の一実施例である電力増幅器の
構成を第７図に示す。この図において、信号入力
端子１０に供給される入力信号は電圧増幅回路３
を介してトランジスタ１，２（第２の増幅素子）
のベース（制御入力端）へ供給されている。トラ
ンジスタ１のコレクタ（電源入力端）には、電源
端子４ａの電源電圧＋V_L（第２の電源電圧）がダ
イオード５ａを介して供給されると共に、電源端
子６ａの電源電圧＋V_H（第１の電源電圧、＋V_H＞
＋V_L）がトランジスタ７ａ（第１の増幅素子）を
介して供給されている。トランジスタ２のコレク
タ（電源入力端）には、電源端子４ｂの電源電圧
−V_Lがダイオード５ｂを介して供給されると共
に、電源端子６ｂの電源電圧−V_H（｜−V_H｜＞｜
−V_L｜）がトランジスタ７ｂを介して供給され
ている。トランジスタ１，２の両エミツタ（出力
端）は信号出力端子１１と図示せぬ負荷とを順次
介して接地端子１２に接続されている。１５ａは
前記電圧増幅回路３の出力電圧e₀′に第４図に示
した電源８ａの電圧V_Bに相当する一定電圧を加
算して出力する電圧シフト回路、１６ａは電源電
圧＋V_H′（＋V_H′＞＋V_L）と電圧e′₀との間の分圧
電圧を出力する分圧回路、１７ａは電圧シフト回
路１５ａの出力と分圧回路１６ａの出力とを、前
記トランジスタ７ａのベース（制御入力端）へ、
後述するヒステリシスコンパレータ２０ａの出力
に応じて択一的に供給する切換回路である。また
１５ｂは出力電圧e′₀に第４図に示した電源８ｂ
の電圧−V_Bに相当する一定電圧を加算して出力
する電圧シフト回路、１６ｂは電源電圧−V_H′
（｜−V_H′｜＞｜−V_L｜）と電圧e₀′との間の分圧
電圧を出力する分圧回路、１７ｂは電圧シフト回
路１５ｂの出力と分圧回路１６ｂの出力とを、前
記トランジスタ７ｂのベースへ、後述するヒステ
リシスコンパレータ２０ｂの出力に応じて択一的
に供給する切換回路である。１８は信号入力端子
１０に供給される入力信号の所定周波数（例えば
5kHz）以上の周波数成分を通過させるハイパス
フイルタ、１９ａ，１９ｂは、このハイパスフイ
ルタ１８の出力信号の正のピーク電圧と負のピー
ク電圧とを各々所定時間（例えば200μs）保持す
る正ピークホールド回路および負ピークホールド
回路である。２０ａ，２０ｂは各々ヒステリシス
コンパレータである。ヒステリシスコンパレータ
２０ａは、正ピークホールド回路１９ａの出力電
圧＋e_Pと、電圧＋V_Lの抵抗２１ａ，２２ａによ
る分圧電圧＋V_L′とを比較し、電圧＋e_Pが電圧＋
V_L′を越えると、前記切換回路１７ａに対して分
圧回路１６ａの出力を選択するよう指令し、電圧
＋e_Pが電圧＋V_L′より僅かに低い電圧以下に低下
すると切換回路１７ａに対して電圧シフト回路１
５ａの出力を選択するよう指令する。なおこの場
合合、前記抵抗２１ａ，２２ａによる分圧比は、
電圧e′₀と電圧＋e_Pとの比が電圧＋V_Lと電圧＋
V_L′との比に略等しくなるように設定されてい
る。ヒステリシスコンパレータ２０ｂは、負ピー
クホールド回路１９ｂの出力電圧−e_Pが電圧−
V_Lの抵抗２１ｂ，２２ｂによる分圧電圧−V_L′以
下に低下すると切換回路１７ｂに対し分圧回路１
６ｂの出力を選択するよう指令し、電圧−e_Pが電
圧−V_L′より僅かに高い電圧以上に上昇すると切
換回路１７ｂに対し電圧シフト回路１５ｂの出力
を選択するように指令する。

次に、以上の構成におけるこの電力増幅器の動
作を説明する。

今、信号入力端子１０に供給される入力信号ei
の振幅が小さく、電圧e′₀が電圧＋V_Lより僅かに
低い正側の所定レベルと、電圧−V_Lより僅かに
高い負側の所定レベルとの間にある場合、ヒステ
リシスコンパレータ２０ａ，２０ｂは、入力信号
eiの周波数の如何んにかかわらず電圧シフト回路
１５ａ，１５ｂを選択するように指令する。しか
しながらこの場合、電圧シフト回路１５ａ，１５
ｂの出力電圧は、トランジスタ７ａ，７ｂを導通
させる値に到達しないから、トランジスタ１のコ
レクタ電圧＋V_Sとトランジスタ２のコレクタ電
圧−V_Sとは、各々＋V_L，−V_Lとなる。次に、入
力信号eiの振幅が大きくしたがつて第８図の期間
T₁に示すように電圧e₀′は前記正側または負側の
所定レベルを越えるが、周波数が低い場合、ヒス
テリシスコンパレータ２０ａ，２０ｂは依然とし
て電圧シフト回路１５ａ，１５ｂを選択するよう
に指令する。この場合、電圧e′₀（電圧e₀に略等し
い）が前記両所定レベルのどちらかを越えると、
この越えた電圧に応じてトランジスタ７ａまたは
７ｂが導通される。したがつてこの場合、電圧＋
V_S、−V_Sは、第８図の期間T₁に示すように、ブー
トストラツプ式に変化される。次に、入力信号ei
の振幅が大きく、したがつて第８図の期間T₂に
示すように電圧e′₀が前記正側または負側の所定
レベルを越え、かつ周波数が前記ハイパスフイル
タ１８に設定された所定周波数よりも高い場合、
ヒステリシスコンパレータ２０ａは正のピーク電
圧に対応して分圧回路１６ａを選択するよう指令
し、またヒステリシスコンパレータ２０ｂは、負
のピーク電圧に対応して分圧回路１６ｂを選択す
るよう指令する。この場合、トランジスタ７ａは
電圧＋V_H′と電圧e₀′との間の分圧電圧、またトラ
ンジスタ７ｂは電圧−V_H′と電圧e₀′との間の分圧
電圧によつて導通制御される。したがつてこの場
合、分圧回路１６ａ，１６ｂの分圧特性を適切な
値に設定すれば、電圧＋V_S，−V_Sは第８図の期間
T₂に示すように電圧＋V_Lと電圧＋V_Hとの間で電
圧e₀′（または電圧e₀）と相似な波形を持つて、す
なわちカスケード増幅器の動作に順じて変化す
る。ここで、第８図を参照して、トランジスタ
１，２に印加される電圧V_C1，V_C2（コレクタエミ
ツタ間電圧あるいはコレクタベース間電圧）につ
いて考察する。まず、期間T₁に示すように入力
信号eiの周波数が低い場合、電圧V_C1，V_C2は時刻
t₂、時刻t₁において各々最大となるが、この場合
の電圧V_C1，V_C2の最大値は（V_L＋V_H）である。
次に期間T₂に示すように入力信号eiの周波数が
高い場合、電圧_C1，V_C2は時刻t₄、時刻t₃において
各々最大となるがこの場合の電圧V_C1，V_C2の最
大値も（V_L＋V_H）である。

このようにこの実施例によれば、入力端信号の
周波数が低い場合はブートストラツプ式の電源電
圧切換動作を行い、また、入力端信号の周波数が
高い場合は、電源電圧をカスケード増幅器の動作
に準じて変化させている。この結果、増幅すべき
信号の周波数が低くてもまた高くても高電力効率
で動作し、かつ出力増幅素子に印加される電源電
圧を従来の電力増幅器における値より低い値に抑
えることができる。

なお、第９図はこの実施例による電力増幅器の
動作モードを示す図であり、この図に示すよう
に、この実施例による電力増幅器は、斜線部Ａと
して示すように増幅すべき信号の振幅が所定レベ
ル以下の領域においては電源電圧±V_Lを用いて
動作し、斜線部Ｂとして示すように増幅すべき信
号の振幅は所定レベルを越えているが周波数が低
い領域においては電源電圧はブートストラツプ式
にリアルタイムに切り換えられ、また網目部Ｃと
して示すように増幅すべき信号の振幅が所定レベ
ルを越えており、かつ周波数が高い領域において
は電源電圧はカスケード増幅器の動作に順じて変
化される。

次にこの発明による電力増幅器の具体回路の一
例を第１０図に示す。この図において、電圧増幅
回路３の出力e₀′、e₀″はバイアス電源２３によつ
てバイアス電圧を付与されてNPNトランジスタ
２４ａ、PNPトランジスタ２４ｂのベースに
各々供給される。NPNトランジスタ２４ａ，２
５ａはトランジスタ１のドライブ用トランジスタ
であり、PNPトランジスタ２４ｂ，２５ｂはト
ランジスタ２のドライブ用トランジスタである。
またトランジスタ７ａはトランジスタ２６ａ，２
７ａによつてドライブされるようになつている。
ヒステリシスコンパレータ２０ａはNPNトラン
ジスタ２８ａ，２９ａ，３０ａ等からなり、トラ
ンジスタ２８ａのベースには正ピークホールド回
路１９ａの出力＋e_pが供給され、トランジスタ２
９ａのベースには、抵抗Ｒ３１ａ（値R₃）、抵抗
Ｒ３２ａ（値R₄）、抵抗Ｒ３３ａ（値R₅）からなる
分圧回路によつて＋（R₅／R₃＋R₄＋R₅）×V_Lなる電圧が印加されている。そしてこの場合、抵抗値
R₃，R₄，R₅は、電圧e′₀と電圧＋e_pとの比が電圧
＋V_Lと電圧＋（R₅／R₃＋R₄＋R₅）×V_Lとの比に略等しくなるように検定されている。なお、トランジ
スタ３０ａおよび抵抗３１ａは、トランジスタ２
８ａ，２９ａの動作にヒステリシス特性を持たせ
るために設けられている。したがつて、このヒス
テリシスコンパレータ２０ａによれば、通常はト
ランジスタ２９ａがオンし、トランジスタ２８ａ
がオフし、また電圧e′₀が電圧＋V_Lに対応する所
定レベルを越えるとトランジスタ２８ａがオン
し、トランジスタ２９ａがオフするようになり、
また電圧e′₀が前記所定レベルより僅かに低い電
圧以下に低下するとトランジスタ２８ａがオフ
し、トランジスタ２９ａがオンするようになる。
切換回路１７ａは、前記トランジスタ２８ａがオ
フ状態の時は電流を出力せず同トランジスタ２８
ａがオン状態になると電流i₁を出力する定電流回
路３４ａと、前記トランジスタ２９ａがオフ状態
の時は電流を出力せず同トランジスタ２９ａがオ
ン状態になると電流i₂を出力する定電流回路３５
ａと、後述するダイオード３６ａ，３７ａとから
なつている。ここで、定電流回路３４ａ，３５ａ
の電源としては電源端子３８の電源電圧＋V_D（＋
V_D＞V_H）が供給されている。分圧回路１６ａは、
抵抗３９ａ（値R₆）、抵抗４０ａ（値R₇）および
NPNトランジスタ４１ａを有してなるものであ
る。この分圧回路１６ａにおいて、定電流回路３
４ａが電流i₁を出力している場合は、抵抗３９ａ
の同定電流回路３４ａ側の端子電圧はダイオード
４２ａの作用により電圧＋V_Hに固定されるよう
になり、また抵抗４０ａのPNPトランジスタ４
３ａ（電圧バツフア）側の端子電圧は、同トラン
ジスタ４３ａの作用により電圧e′₀（電圧e₀に略等
しい）となる。したがつてこの分圧回路１６ａ
は、電流i₁が供給されると、電圧＋V_Hと電圧e′₀
との間を抵抗３９ａ，４０ａによつて分圧し、こ
の分圧電圧をトランジスタ４１ａによつて電流増
幅して出力する。そしてこの分圧回路１６ａの出
力は、ダイオード３６ａを介してトランジスタ２
６ａを駆動するようになつている。電圧シフト回
路１５ａは、定電流回路３５ａとトランジスタ４
３との間に介挿されたツエナーダイオード４４ａ
からなるものである。このツエナーダイオード４
４ａは電流i₂が供給されると、第４図に示した電
圧＋V_Bに相当するツエナー電圧V_Zを発生し、電
圧e′₀にこのツエナー電圧V_Zを加算して出力する。
このツエナーダイオード４４ａの出力電圧はダイ
オード３７ａを介してトランジスタ２６ａを駆動
するようになつている。

なお、前述した分圧回路１６ａにおいて、コン
デンサ４５ａ，４６ａは、抵抗３９ａ，４０ａと
トランジスタ４１ａの入力容量とによる周波数特
性を補償するために設けられている。またこの具
体回路において、負電源側の各部は、上述した正
電源側の各部と相補構成となつている。

しかしてこの第１０図に示す具体回路によれ
ば、前記抵抗値R₆、R₇を、 R₆／R₆＋R₇＝V_H−V_L／2V_H となるように設定すれば、第８図に示したような
回路動作を行なわせることができる。

以上の説明から明らかなように、この発明によ
れば、電源入力端に第１の電源電圧が供給される
第１の増幅素子と、電源入力端に前記第１の電源
電圧より低い第２の電源電圧または前記第１の増
幅素子の出力端電圧のうちの絶対値の大きい方の
電圧が供給され、制御入力端に増幅すべき信号が
供給され、かつ出力端は負荷を介して接地される
第２の増幅素子と、前記増幅すべき信号に所定の
電圧を加算して出力する電圧シフト回路と、前記
増幅すべき信号の電圧と前記第２の電源電圧より
絶対値の大きい一定電圧との間の分圧電圧を出力
する分圧回路と、前記増幅すべき信号の周波数が
低いときは、前記第１の増幅素子の制御入力端へ
前記シフト回路の出力を供給し、前記増幅すべき
信号の周波数が高いときは、前記第１の増幅素子
の制御入力端へ前記分圧回路の出力を供給する切
換回路とを具備したので、従来の電力増幅器に比
べて高い周波数の信号まで極めて高電力効率で増
幅することができると共に、出力増幅素子に印加
される電源電圧を、従来の電力増幅器における電
圧よりも減少させることができる。これは、ブー
トストラツプ式による電源電圧切換動作は、一波
毎に必ずスイツチング素子（トランジスタ７ａ，
７ｂ）のカツトオフ動作を伴い、このため、高域
周波数までこの動作を行うと必ず切換遅れ等によ
るノイズ発生、歪発生が生じ安くなるが、この発
明では高域で動作する場合には、カスケード増幅
動作となり、カツトオフを伴わないようにしてい
るので、この不都合が一掃されるからである。し
たがつてこの電力増幅器によれば出力増幅素子と
して、最大定格電圧が低いトランジスタ等を使用
することができ、これにより低コスト、大出力の
電力増幅器を実現することができる。

【図面の簡単な説明】

第１図および第２図は従来の電力増幅器の動作
を説明するための波形図、第３図は従来の電力増
幅器の動作を説明するための回路図、第４図は電
源電圧をブートストラツプ式に変化させる電力増
幅器の基本構成を示す回路図、第５図は同電力増
幅器の動作を説明するための波形図、第６図はカ
スケード増幅器の基本構成を示す回路図、第７図
はこの考案による電力増幅器の一実施の構成を示
す回路図、第８図は同実施例の動作を説明するた
めの波形図、第９図は同実施例の動作モードを説
明するための図、第１０図はこの考案による電力
増幅器の具体回路の一例を示す回路図である。１，２…第２の増幅素子（トランジスタ）、７
ａ，７ｂ…第１の増幅素子（トランジスタ）、１
５ａ，１５ｂ…電圧シフト回路、１６ａ…分圧回
路、１６ｂ…分圧回路、１７ａ，１７ｂ…切換回
路、１８…ハイパスフイルタ、１９ａ…正ピーク
ホールド回路、１９ｂ…負ピークホールド回路、
２０ａ，２０ｂ…ヒステリシスコンパレータ、±
V_H…第１の電源電圧、±V_L…第２の電源電圧。

Claims

【特許請求の範囲】１ (イ) 電源入力端に第１の電源電圧が供給され
る第１の増幅素子、 (ロ) 電源入力端に前記第１の電源電圧より低い第
２の電源電圧または前記第１の増幅素子の出力
端電圧のうちの絶対値の大きい方の電圧が供給
され、制御入力端に増幅すべき信号が供給さ
れ、かつ出力端は負荷を介して接地される第２
の増幅素子、 (ハ) 前記増幅すべき信号に所定電圧を加算して出
力する電圧シフト回路、 (ニ) 前記増幅すべき信号の電圧と前記第２の電源
電圧より絶対値の大きい一定電圧との間の分圧
電圧を出力する分圧回路、 (ホ) 前記増幅すべき信号の周波数が低いときは、
前記第１の増幅素子の制御入力端へ前記シフト
回路の出力を供給し、前記増幅すべき信号の周
波数が高いときは、前記第１の増幅素子の制御
入力端へ前記分圧回路の出力を供給する切換回
路、を具備してなることを特徴とする電力増幅器。