JPS6367157B2 - - Google Patents
Info
- Publication number
- JPS6367157B2 JPS6367157B2 JP53071801A JP7180178A JPS6367157B2 JP S6367157 B2 JPS6367157 B2 JP S6367157B2 JP 53071801 A JP53071801 A JP 53071801A JP 7180178 A JP7180178 A JP 7180178A JP S6367157 B2 JPS6367157 B2 JP S6367157B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- display
- day
- data
- holiday
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はカレンダ機能を備えた電子時計あるい
は小型電子式計算機等において、日曜日及び祝祭
日に対して休日表示を行うカレンダ情報表示方法
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a calendar information display method for displaying holidays for Sundays and public holidays in an electronic watch or a small electronic calculator having a calendar function.
電子時計あるいは計時機能付小型電子式計算機
の計時機能を有する小型電子機器では、計時機能
の延長として日付情報を得て表示し得るように構
成されたものが従来から実用化されている。ま
た、上記小型電子式計算機では、更に日付計算機
能を備えたものも実用化されており、任意の日か
ら所定日数前あるいは所定日数後が簡単に求めら
れ、表示されるようになされている。 BACKGROUND ART Small electronic devices having a timekeeping function, such as electronic watches or small electronic calculators with a timekeeping function, have been put into practical use so far that they are configured to obtain and display date information as an extension of the timekeeping function. Moreover, among the above-mentioned small electronic calculators, those equipped with a date calculation function have also been put into practical use, so that a predetermined number of days before or a predetermined number of days after an arbitrary date can be easily determined and displayed.
しかして、オペレータがこの種の小型電子機器
を使用するに当つて、上記日付情報よりもむしろ
各種予定等のために1ケ月のカレンダを必要とす
るものであり、上記小型電子機器でカレンダをも
表示し得るようになされたものも種種考えられて
はいるが、これ等は単に1ケ月のカレンダを表示
し、高々日曜日である日を表示するにとどまり、
祝祭日等に対する考慮はなされていなかつた。 However, when an operator uses this type of small electronic device, he or she needs a one-month calendar for various schedules, etc. rather than the above-mentioned date information, and it is difficult to use the above-mentioned small electronic device to have a calendar. Although there are various types of devices that can be used to display images, they only display one month's calendar, and at most only display days that are Sundays.
No consideration was given to holidays, etc.
本発明は上記の点に鑑みてなされたもので、計
時機能を備えた小型電子機器において、少なくと
も1ケ月のカレンダ表示部を備え、表示すべき月
の日曜日及び祝祭日を休日として所定の表示形態
で表示すると共に日曜日と祝祭日が重なつた際に
翌日を休日表示することができるカレンダ情報表
示方法を提供することを目的とする。 The present invention has been made in view of the above points, and is a small electronic device equipped with a timekeeping function, which includes a calendar display section for at least one month, and displays a predetermined display format with Sundays and public holidays of the month to be displayed as holidays. To provide a calendar information display method capable of displaying calendar information and displaying the next day as a holiday when a Sunday and a public holiday overlap.
以下図面を参照して本発明の一実施例を説明す
る。第1図は本発明を実施してカレンダー表示を
行う小型電子式計算機の外観を示すもので、ケー
ス本体1の上面にキーボード2及びデータ表示用
の表示窓3が設けられ、この表示窓3の内部に表
示装置4が配設されている。そして、上記キーボ
ード2には、数値データ入力用のテンキー及び演
算内容指定用のフアンクシヨンキーの他にカレン
ダを表示させるための「CAL」キー、年、月、
日あるいは月、日を入力する「DATE」キー、
上記カレンダとは異なる別カレンダをセツトする
ための「SET」キー、上記別カレンダをメモリ
から読出すための「REC」キーを備えている。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the external appearance of a small electronic calculator that displays a calendar by implementing the present invention.A keyboard 2 and a display window 3 for displaying data are provided on the top surface of a case body 1. A display device 4 is provided inside. The keyboard 2 includes a numeric keypad for inputting numerical data, a function key for specifying calculation details, a "CAL" key for displaying a calendar, year, month, etc.
"DATE" key to enter the day or month,
It is provided with a ``SET'' key for setting another calendar different from the above calendar, and a ``REC'' key for reading the above other calendar from the memory.
上記表示装置4は第2図に詳細を示すように例
えば液晶表示素子を用いて構成されるもので、置
数データ、演算結果、時刻データ等を表示するデ
ータ表示部5及びカレンダ表示部6からなつてい
る。上記データ表示部5は、例えば8桁の数字表
示体71〜78及びその上位桁方向の端部に形成さ
れる午前、午後の表示を行う「AM」,「PM」の
文字表示体8a,8bを備えている。また、カレ
ンダ表示部6は、データ表示部5の一側例えば下
側に31個の休日表示体91〜931が一列に形成さ
れ、各表示体91〜931の下側に1〜31の日付用
数値が印刷される。この場合、数値「29〜31」に
対する表示体929〜931には、液晶素子によるマ
スク用電極10a〜10cが形成され、月末の大
小に応じて表示体929〜931が選択的にマスクさ
れるようになつている。 The display device 4 is constructed using, for example, a liquid crystal display element, as shown in detail in FIG. It's summery. The data display section 5 includes, for example, 8-digit number display bodies 7 1 to 7 8 and character display bodies 8 a of "AM" and "PM" for displaying morning and afternoon, which are formed at the ends in the direction of the upper digits. , 8b. Further, in the calendar display section 6, 31 holiday display bodies 9 1 to 9 31 are formed in a row on one side, for example, the bottom side of the data display section 5, and 1 to 31 holiday display bodies 9 1 to 9 31 are formed in a row on the bottom side of each display body 9 1 to 9 31 . 31 date numbers are printed. In this case, mask electrodes 10a to 10c formed by liquid crystal elements are formed on the display bodies 929 to 931 corresponding to the numerical values " 29 to 31 ", and the display bodies 929 to 931 are selectively displayed depending on the size of the end of the month. It's starting to be masked.
第3図a,bは、上記表示装置4の電極構成を
示すもので、第3図aは第1電極、第3図bは第
2電極の構成を示している。まず、第1電極つま
りセグメント電極の構成について説明すると、各
数字表示体71〜78は、日の字状セグメント電極
S1〜S7及び小数点電極S8からなつている。そし
て、各数字表示体のセグメント電極S1〜S7、小数
点電極S8、「AM」,「PM」の文字表示体8a,8
b、休日表示体91〜931、マスク用電極10a
〜10cが第3図aに示すように外部接続端子a1
〜a9,b1〜b9,c1〜c9,d1〜d8に接続される。 FIGS. 3a and 3b show the electrode structure of the display device 4. FIG. 3a shows the structure of the first electrode, and FIG. 3b shows the structure of the second electrode. First, to explain the structure of the first electrode, that is, the segment electrode, each number display body 7 1 to 7 8 is a Japanese character segment electrode.
It consists of S 1 to S 7 and a decimal point electrode S 8 . Then, the segment electrodes S 1 to S 7 of each number display body, the decimal point electrode S 8 , and the character display bodies 8a and 8 of “AM” and “PM”
b, holiday display bodies 9 1 to 9 31 , mask electrode 10a
~10c is the external connection terminal a 1 as shown in Figure 3a.
Connected to ~ a9 , b1 ~ b9 , c1 ~ c9 , d1 ~ d8 .
そして、第3図aに示す各セグメント電極の裏
面には第3図bに示す第2電極つまりコモン電極
が形成される。数字表示体71〜78の各桁の日の
字電極は、それぞれ2つのコモン電極T1,T2に
分割される。そして、休日表示体91〜931及び
マスク用電極10a〜10cに対応するように1
つのコモン電極T9が形成される。しかして、各
数字表示体71〜78の一方のコモン電極T1と
「AM」の文字表示体8aのコモン電極が一括し
て外部接続端子Xに接続される。また、数字表示
体71〜78の他方のコモン電極T2と小数点コモン
電極T3及び「PM」の文字表示体8bはコモン電
極は一括して外部接続端子Yに接続され、コモン
電極T4は外部接続端子Zに接続される。 A second electrode, that is, a common electrode, shown in FIG. 3B, is formed on the back surface of each segment electrode shown in FIG. 3A. The Japanese character electrodes for each digit of the number display bodies 7 1 to 7 8 are divided into two common electrodes T 1 and T 2 , respectively. 1 so as to correspond to the holiday display bodies 9 1 to 9 31 and the mask electrodes 10 a to 10 c.
Two common electrodes T9 are formed. Thus, one common electrode T1 of each number display body 71 to 78 and the common electrode of the character display body 8a of "AM" are connected to the external connection terminal X at once. In addition, the common electrodes of the other common electrode T2 of the number display bodies 71 to 78 , the decimal point common electrode T3 , and the character display body 8b of "PM" are collectively connected to the external connection terminal Y. 4 is connected to external connection terminal Z.
次に第4図により本発明の回路構成について説
明する。21は計時クロツク及び各部の動作クロ
ツクを作成するための基準周波数発振器で、この
発振器21の出力はタイミング信号発生部22へ
送られると共に分周器23へ送られる。この分周
器23は発振器21からの信号を分周して0.5秒
信号及び1秒信号を得ており、0.5秒信号はフラ
ツシング信号を得るステータスカウンタ24へ入
力されると共にラツチ回路25を介してROM
(リードオンリメモリ)アドレス部(ROMA)2
6へ入力される。そして、分周器23から出力さ
れる1秒信号はラツチ回路27を介してROMア
ドレス部26へ入力される。上記ラツチ回路2
5,27は、インストラクシヨンデコーダ28か
らの信号によつてリセツトされる。また、上記タ
イミング信号発生部22は、発振器21から与え
られる信号を基準にしてt1〜t3の3相のタイミン
グ信号及びその他各種タイミング信号を発生する
もので、そのタイミング信号はインストラクシヨ
ンデコーダ28及び各回路へ送られる。しかし
て、上記ROMアドレス部26は各種制御プログ
ラムを記憶しているROM29のアドレスを指定
するもので、ROMアドレス部26には前記分周
器23からの信号の他、前記キーボード2のキー
操作信号、後述する判断部からの判断信号JL,JH
等がアドレスデータとして入力されると共に
ROM29から次アドレス(図示せず)及び
ROM29あるいは後述するRAM(ランダムアク
セスメモリ)30からジヤンプアドレスVが入力
される。上記ROM29は出力ライン29a〜2
9dを備えており、出力ライン29aからは行ア
ドレスデータが出力されるもので、このアドレス
データによつてRAM(ランダムアクセスメモリ)
30内の演算レジスタ及び被演算レジスタが指定
される。上記RAM30は例えば第5図に示すよ
うに演算レジスタ、A〜Dレジスタ、Sレジス
タ、Tレジスタ、X〜Zレジスタ、計時関連レジ
スタ、別カレンダメモリレジスタM1〜Moにより
構成される。そして、上記Aレジスタには日曜
日、Bレジスタには祝祭日、Cレジスタには任意
に作成される別カレンダ、Dレジスタには今日及
び演算結果日、Xレジスタには年、月、日、Yレ
ジスタには基準からの日数及び月末の消す日、Z
レジスタにはカレンダ表示データが夫々記憶され
る。また、Sレジスタ及びTレジスタは演算デー
タ一時記憶用として使用される。 Next, the circuit configuration of the present invention will be explained with reference to FIG. Reference numeral 21 denotes a reference frequency oscillator for creating a time clock and operation clocks for each section.The output of this oscillator 21 is sent to a timing signal generator 22 and also to a frequency divider 23. This frequency divider 23 divides the frequency of the signal from the oscillator 21 to obtain a 0.5 second signal and a 1 second signal. ROM
(Read-only memory) address section (ROMA) 2
6. The one second signal output from the frequency divider 23 is input to the ROM address section 26 via the latch circuit 27. The above latch circuit 2
5 and 27 are reset by a signal from the instruction decoder 28. Further, the timing signal generating section 22 generates three-phase timing signals t1 to t3 and various other timing signals based on the signal given from the oscillator 21, and the timing signals are sent to the instruction decoder. 28 and each circuit. The ROM address section 26 specifies the address of the ROM 29 that stores various control programs, and the ROM address section 26 includes signals from the frequency divider 23 as well as key operation signals from the keyboard 2. , judgment signals J L , J H from the judgment unit described later
etc. are input as address data, and
Next address (not shown) and
A jump address V is input from the ROM 29 or a RAM (random access memory) 30 which will be described later. The above ROM29 has output lines 29a to 2
9d, row address data is output from the output line 29a, and this address data causes RAM (random access memory)
The operation register and the operand register within 30 are specified. The RAM 30 is composed of, for example, arithmetic registers, A to D registers, S registers, T registers, X to Z registers, timekeeping related registers, and separate calendar memory registers M 1 to M o as shown in FIG. 5, for example. Then, Sundays are in the A register, holidays are in the B register, another calendar created arbitrarily is in the C register, today and the calculation result date are in the D register, the year, month, day is in the X register, and the Y register is is the number of days from the standard and the day to erase at the end of the month, Z
Calendar display data is stored in each register. Further, the S register and the T register are used for temporarily storing calculation data.
上記各種レジスタにより構成されるRAM30
は、上記したようにROM29の出力ライン29
aから出力される行アドレスによつて所定のレジ
スタが指定されるもので、この指定レジスタの列
アドレスは列アドレスコントローラ31によつて
与えられる。この列アドレスコントローラ31
は、ROM29から出力ライン29cを介して与
えられる列アドレスあるいは開始及び終了列アド
レスに従つて動作するもので、この列アドレスコ
ントローラ31は上記RAM30の他読込み制御
回路32へ列アドレス制御信号を与える。また、
上記ROM29の出力ライン29bからは、数値
コードあるいはアドレスデータ等が出力されるも
ので、ROMアドレス部26にジヤンプアドレス
Vを与えると共に、セレクタ33を介して演算部
34に数値コードを与える。さらに、上記ROM
29の出力ライン29dからは、各種インストラ
クシヨンが出力され、インストラクシヨンデコー
ダ28へ送られる。このインストラクシヨンデコ
ーダ28は、ROM29から与えられる各種イン
ストラクシヨンをデコードし、読出し/書込み命
令R/W、データ表示指令D、カレンダ表示指令
C、各種演算指令OP、表示タイミング信号発生
指令CD、ラツチ回路25,27へのリセツト信
号、間接アドレス制御信号I等を出力する。この
インストラクシヨンデコーダ28から出力される
読出し/書込み命令R/WはRAM30へ送ら
れ、読出しあるいは書込みを指令する。RAM3
0に読出し命令が与えられて内部レジスタからデ
ータが読出されると、この読出しデータはセレク
タ33を介して演算部34へ送られ適宜演算処理
される。そして、この演算回路34の出力は
RAM30へ書込みデータとして入力されると共
に間接アドレス用のアドレスバツフア35を介し
てRAM30の行アドレス指定端子へ入力される
(なお、このアドレスバツフア35は上記インス
トラクシヨンデコーダ28から間接アドレス制御
信号Iが出力された際に読み込み動作を行い、そ
の出力をRAM30の行アドレス指定端子へ入力
する)。上記演算部34の出力は判断部36によ
つてデータとキヤリーの有無が判断されており、
その判断出力JL,JHがROMアドレス部26へ送
られる。また、上記演算部34の出力は表示デコ
ーダ37及びセグメントエンコーダ38を介して
セグメント信号に変換され、表示データ用バツフ
ア391〜398へ一旦セツトされた後、組合せ論
理回路40へ転送される。上記表示デコーダ37
では表示データがデコードされる他小数点データ
がデコードされ、小数点バツフア41に一時記憶
されて組合わせ論理回路40へ転送される。ま
た、上記演算部34から出力される情報のうち、
カレンダ情報は、パツフアレジスタ42に一時記
憶された後、カレンダ情報用バツフア431〜4
39を介して組合せ論理回路40へ転送される。
上記表示データ用バツフア回路39及びカレンダ
情報バツフア回路43は、前記読込み制御回路3
2からの制御信号に従つて動作するもので、その
詳細は後述する。そして、上記組合せ論理回路4
0の出力は、ドライバ44へ送られ、このドライ
バ44により前記した表示装置4が駆動される。
上記組合せ論理回路40及び表示装置4は第2電
極駆動回路45から出力されるX,Y,Zのタイ
ミング信号あるいは駆動信号に従つて動作する。
上記第2電極駆動回路45はインストラクシヨン
デコーダ28から動作開始信号CDが与えられる
ことによつて動作を開始する。 RAM30 composed of the above various registers
is the output line 29 of the ROM29 as described above.
A predetermined register is designated by the row address output from a, and the column address of this designated register is given by the column address controller 31. This column address controller 31
operates according to the column address or start and end column addresses given from the ROM 29 via the output line 29c, and this column address controller 31 supplies column address control signals to the RAM 30 and the read control circuit 32. Also,
A numerical code or address data is output from the output line 29b of the ROM 29, and a jump address V is supplied to the ROM address section 26, and a numerical code is supplied to the arithmetic section 34 via the selector 33. Furthermore, the above ROM
Various instructions are outputted from the output line 29d of 29 and sent to the instruction decoder 28. This instruction decoder 28 decodes various instructions given from the ROM 29, including read/write commands R/W, data display commands D, calendar display commands C, various calculation commands OP, display timing signal generation commands CD, It outputs a reset signal to the latch circuits 25 and 27, an indirect address control signal I, etc. The read/write command R/W output from the instruction decoder 28 is sent to the RAM 30 to instruct reading or writing. RAM3
When a read command is given to 0 and data is read from the internal register, the read data is sent to the arithmetic unit 34 via the selector 33 and subjected to appropriate arithmetic processing. The output of this arithmetic circuit 34 is
It is input to the RAM 30 as write data and is also input to the row address designation terminal of the RAM 30 via the address buffer 35 for indirect address (note that this address buffer 35 receives the indirect address control signal from the instruction decoder 28). When I is output, a read operation is performed and the output is input to the row address designation terminal of the RAM 30). The output of the arithmetic unit 34 is judged by a judgment unit 36 as to whether there is data or carry.
The judgment outputs J L and J H are sent to the ROM address section 26 . Further, the output of the arithmetic unit 34 is converted into a segment signal via a display decoder 37 and a segment encoder 38, which is once set in display data buffers 39 1 to 39 8 and then transferred to a combinational logic circuit 40. The above display decoder 37
In addition to the display data being decoded, the decimal point data is also decoded, temporarily stored in the decimal point buffer 41, and transferred to the combinational logic circuit 40. Furthermore, among the information output from the arithmetic unit 34,
After the calendar information is temporarily stored in the buffer register 42, it is stored in the buffer register 43 1 to 4 for calendar information.
39 to the combinational logic circuit 40.
The display data buffer circuit 39 and the calendar information buffer circuit 43 are connected to the read control circuit 3.
It operates according to a control signal from 2, and the details will be described later. Then, the combinational logic circuit 4
The output of 0 is sent to the driver 44, and the above-mentioned display device 4 is driven by this driver 44.
The combinational logic circuit 40 and the display device 4 operate according to X, Y, and Z timing signals or drive signals output from the second electrode drive circuit 45.
The second electrode drive circuit 45 starts its operation upon receiving the operation start signal CD from the instruction decoder 28.
次に第6図により上記読込み制御回路32、表
示データ用バツフア391〜398、カレンダ情報
用バツフア431〜439、組合せ論理回路40の
詳細について説明する。読込み制御回路32は、
列アドレスコントローラ31から送られてくるア
ドレスデータをデコーするデコーダ51及びこの
デコーダ51の出力側に設けられるアンド回路5
21〜528,531〜539からなつている。そし
て、上記アンド回路521〜528にはクロツクパ
ルスφ1と共にインストラクシヨンデコーダ28
からデータ表示指令Dが印加され、デコーダ51
の出力に従つてアンド回路521〜528から表示
データ読込み用のタイミング信号φD0〜φD7が順次
出力されるようになつている。また、アンド回路
531〜539にはクロツクパルスφ1と共にインス
トラクシヨンデコーダ28からカレンダ表示指令
Cが印加され、デコーダ51の出力に従つてアン
ド回路531〜539からカレンダ情報読込み用の
タイミング信号φC0〜φC8が順次出力されるように
なつている。 Next, details of the read control circuit 32, display data buffers 39 1 to 39 8 , calendar information buffers 43 1 to 43 9 , and combinational logic circuit 40 will be explained with reference to FIG. The read control circuit 32 is
A decoder 51 that decodes address data sent from the column address controller 31, and an AND circuit 5 provided on the output side of this decoder 51.
It consists of 2 1 to 52 8 and 53 1 to 53 9 . The AND circuits 52 1 to 52 8 receive a clock pulse φ 1 and an instruction decoder 28 .
A data display command D is applied from the decoder 51.
Timing signals φ D0 to φ D7 for reading display data are sequentially outputted from AND circuits 52 1 to 52 8 in accordance with the outputs of . Further, a calendar display command C is applied from the instruction decoder 28 together with the clock pulse φ 1 to the AND circuits 53 1 to 53 9 , and according to the output of the decoder 51 , the AND circuits 53 1 to 53 9 provide timing for reading calendar information. Signals φ C0 to φ C8 are output in sequence.
上記アンド回路531〜539から出力されるタ
イミング信号φC0〜φC8は、カレンダ情報用バツフ
ア431〜439へ読込み信号として送られる。こ
のカレンダ情報用バツフア431〜439は438,
439の2段が3ビツト構成で、その他は全て4
ビツト構成となつており、バツフア431〜438
の各ビツトが前記休日表示体91〜931に対応し、
4ビツト構成のバツフア42を介して休日データ
がセツトされる。また、バツフア439は「29」,
「30」,「31」日のマスク用電極10a〜10cに
対応し、上記バツフア42を介してマスク用デー
タがセツトされる。また、上記アンド回路521
〜528から出力されるタイミング信号φD0〜φD7
は、表示データ用バツフア391〜398へデータ
読込み信号として送られる。この表示データ用バ
ツフア391〜398は、それぞれ7ビツト構成
で、セグメントデコーダ38からセグメント電極
S1〜S7に対する信号が与えられる。 The timing signals φC0 to φC8 outputted from the AND circuits 531 to 539 are sent as read signals to the calendar information buffers 431 to 439 . The calendar information buffers 43 1 to 43 9 are 43 8 ,
The second stage of 439 is 3 bits, and all others are 4 bits.
It has a bit configuration and has a buffer of 43 1 to 43 8.
each bit corresponds to the holiday indicator 9 1 to 9 31 ,
Holiday data is set via a 4-bit buffer 42. Also, Batsuhua 43 9 is "29",
Mask data is set via the buffer 42 corresponding to the mask electrodes 10a to 10c on days "30" and "31". In addition, the AND circuit 52 1
~52 Timing signal φ D0 ~φ D7 output from 8
is sent as a data read signal to the display data buffers 39 1 to 39 8 . The display data buffers 39 1 to 39 8 each have a 7-bit configuration, and are connected to the segment electrodes from the segment decoder 38.
Signals for S 1 -S 7 are provided.
そして、上記表示データ用バツフア391〜3
98及びカレンダ情報用バツフア431〜439の
出力は、組合せ論理回路40へ送られる。この組
合せ論理回路40は、トランスフアゲートにより
構成され、第2電極駆動回路45からのX,Y,
Zのタイミング信号により上記トランスフアゲー
トが開閉制御されて表示データ用バツフア391
〜398あるいはカレンダ情報用バツフア431〜
439の出力が選択され、表示装置4の各接続端
子a1〜a9,b1〜b9,c1〜c9,d1〜d8に対する信号
として出力され、ドライバ44へ送出される。す
なわち、組合せ論理回路40は、第3図の電極構
成図からも明らかなように出力a1は31日の休日表
示用電極小数点電極S8及びセグメントS1と結線さ
れており、この夫々の電極の点灯タイミングは31
日の休日表示体931がZ、小数点電極S8がY、セ
グメントS1がXとなつている。第6図の組合せ論
理回路40はこの関係に基づいているもので、セ
グメントS1に対応するバツフア391の出力は、
Xタイミングで開かれるトランスフアゲートを、
また、31の休日表示用信号を記憶するバツフア4
38の出力はZタイミングのトランスフアゲート
を夫々介してワイアードオアされ、上記バツフア
391又は438の対応ビツトに“1”が記憶され
ているときはXあるいはZのタイミングでa1に
“1”信号が出力され、ドライバ44により所定
の駆動信号となつて表示装置4の端子a1に印加さ
れる。なお、第6図では小数点については省略し
てある。同様に出力b1は31日のマスク用電極10
c、セグメントS2,S3と結線されており、これら
は夫々Z,X,Yのタイミングで点灯されるよう
になつている。従つて、組合せ論理回路40では
上記の関係に基づきトランスフアゲートが設けら
れている。以下同様にして各出力に対するトラン
スフアゲートが設けられる。 Then, the display data buffers 39 1 to 3
9 8 and the outputs of calendar information buffers 43 1 to 43 9 are sent to a combinational logic circuit 40 . This combinational logic circuit 40 is constituted by a transfer gate, and the X, Y,
The transfer gate is controlled to open and close by the Z timing signal, and the display data buffer 39 1
~39 8 or calendar information buffer 43 1 ~
The output of 439 is selected and output as a signal to each connection terminal a 1 to a 9 , b 1 to b 9 , c 1 to c 9 , d 1 to d 8 of the display device 4, and sent to the driver 44. . That is, in the combinational logic circuit 40, as is clear from the electrode configuration diagram in FIG. 3, the output a1 is connected to the 31st holiday display electrode decimal point electrode S8 and the segment S1 . The lighting timing is 31
The day/holiday indicator 931 is Z, the decimal point electrode S8 is Y, and the segment S1 is X. The combinational logic circuit 40 of FIG. 6 is based on this relationship, and the output of the buffer 39 1 corresponding to the segment S 1 is
A transfer gate that opens at X timing,
In addition, there is a buffer 4 that stores 31 holiday display signals.
The outputs of 3 and 8 are wired-ORed through the transfer gates of Z timing, respectively, and when "1" is stored in the corresponding bit of the buffer 391 or 438 , "1" is sent to a1 at the X or Z timing. ``signal is output, and the driver 44 converts it into a predetermined drive signal and applies it to the terminal a1 of the display device 4. In addition, in FIG. 6, the decimal point is omitted. Similarly, the output b 1 is the mask electrode 10 on the 31st.
c, and are connected to segments S 2 and S 3 , and these are designed to be lit at Z, X, and Y timings, respectively. Therefore, the combinational logic circuit 40 is provided with transfer gates based on the above relationship. Thereafter, transfer gates are provided for each output in the same manner.
次に上記のように構成された本発明の動作を第
7図のフローチヤートにより説明する。電源が投
入されると第7図のステツプAに示すように
ROM29の制御により、まず、表示及びキーサ
ンプリング状態となり、キー入力の有無を常にチ
エツクしている。一方、発振器21から出力され
る基準周波数信号は、分周器23で1秒周期の信
号に分周され、ラツチ回路27を介してROMア
ドレス部26へ入力される。この結果、ROMア
ドレス部26によりROM29のアドレスが新し
く指定されてステツプBに示す計時処理が行われ
る。この計時処理が行われる際、インストラクシ
ヨンデコーダ28からリセツト信号が出力されて
ラツチ回路27がリセツトされる。上記ステツプ
Bの計時処理では、RAM30内の計時レジスタ
に記憶されている現在時刻データを読出し、演算
部34において秒データに+1して再びRAM3
0に記憶させる。すなわち、上記の演算に際して
は、ROM29の出力ライン29aからRAM3
0の計時関連レジスタ内の計時用レジスタを指定
する行アドレスを指定すると共にROM29の出
力ライン29cから列アドレスを出力し、列アド
レスコントローラ31を介してRAM30に列ア
ドレスを与える。この時インストラクシヨンデコ
ーダ28からはRAM30に読出し命令Rを与え
る。この結果ROM30からは計時レジスタの内
容つまり列アドレスによつて指定される時刻デー
タが読出され、セレクタ33を介して演算部34
へ送られる。上記RAM30に対する読出しは、
タイミング信号発生部22から出力されるt1ある
いはt2のタイミングで行われる。また、上記
RAM30から秒データが読出されるタイミング
で、ROM29の出力ライン29bより数値
「1」のコード信号が出力され、セレクタ33を
介して演算部34へ送られ、「秒データ+1」の
演算が行われる。この演算部34で行われた演算
の結果は、判断部36において判断され、上記の
+1秒動作によつて秒時刻が60秒に達すれば、判
断部36の判断出力JL,JHに従つてROM29の
次のアドレスが指定され、この時ROM29から
出力され制御指令に従つて分データへの桁上げ処
理、更にはその時の分データに応じて時データへ
の桁上げ処理が行われる。上記演算部34で+1
秒された時刻データは、再びRAM30へ送ら
れ、タイミング信号発生部22から出力されるt3
のタイミングで、RAM30内の計時レジスタに
書込まれる。このデータ書込み時にはROM29
からRAM30に計時レジスタを指定する行アド
レス及びその桁を指定する列アドレスが与えられ
ると共にインストラクシヨンデコーダ28から書
込み命令Wが与えられる。また、上記計時処理が
行われた場合、判断部36の出力により日替り信
号の有無が判定され、日替り信号が出力されなけ
れば前記表示及びキーサンプリングのステツプA
に戻る。しかし、日替り信号が出力されれば、
年、月、日計数の処理ステツプCに進み、ROM
29からの制御指令に従つてRAM30の計時関
連レジスタ内の年、月、日記憶レジスタに対し
年、月、日、曜日等の日替り、曜日切換処理が行
われ、その後、上記ステツプAに戻る。なお、上
記計時関連レジスタ内の年、月、日記憶レジスタ
は、仮想基準日(後述)から今日までの日数の形
態(この日数を求める式については後述)で日付
のデータを記憶している。 Next, the operation of the present invention configured as described above will be explained with reference to the flowchart shown in FIG. When the power is turned on, as shown in step A in Figure 7,
Under the control of the ROM 29, the display and key sampling state is first entered, and the presence or absence of key input is constantly checked. On the other hand, the reference frequency signal outputted from the oscillator 21 is frequency-divided by a frequency divider 23 into a signal with a period of one second, and is inputted to the ROM address section 26 via the latch circuit 27. As a result, the ROM address unit 26 specifies a new address in the ROM 29, and the time measurement process shown in step B is performed. When this time counting process is performed, a reset signal is output from the instruction decoder 28 and the latch circuit 27 is reset. In the timekeeping process of step B, the current time data stored in the timekeeping register in the RAM 30 is read out, the second data is incremented by 1 in the arithmetic unit 34, and the data is read out from the RAM 30 again.
Store it as 0. That is, in the above calculation, the output line 29a of the ROM 29 is connected to the RAM 3.
A row address for specifying a clocking register in the clocking-related registers of 0 is specified, and a column address is output from the output line 29c of the ROM 29, and the column address is given to the RAM 30 via the column address controller 31. At this time, the instruction decoder 28 gives a read instruction R to the RAM 30. As a result, the contents of the time register, that is, the time data specified by the column address, are read out from the ROM 30 and sent to the arithmetic unit 34 via the selector 33.
sent to. Reading from the RAM 30 is as follows:
This is performed at the timing t 1 or t 2 output from the timing signal generator 22 . Also, above
At the timing when the second data is read from the RAM 30, a code signal with the numerical value "1" is output from the output line 29b of the ROM 29, and is sent to the calculation unit 34 via the selector 33, where the calculation of "second data + 1" is performed. . The result of the calculation performed by the calculation unit 34 is judged by the judgment unit 36, and when the second time reaches 60 seconds due to the above +1 second operation, the judgment outputs J L and J H of the judgment unit 36 are determined. Then, the next address of the ROM 29 is specified, and according to the control command output from the ROM 29 at this time, a carry process to minute data is carried out, and further a carry process to hour data is carried out according to the minute data at that time. +1 in the above calculation unit 34
The counted time data is sent to the RAM 30 again and is output from the timing signal generator 22 .
It is written to the clock register in the RAM 30 at the timing of . When writing this data, ROM29
A row address specifying the time register and a column address specifying the digit thereof are provided to the RAM 30, and a write command W is also provided from the instruction decoder 28. In addition, when the above-mentioned time counting process is performed, the presence or absence of a daily change signal is determined based on the output of the determining unit 36, and if the daily change signal is not output, the step A of the display and key sampling is performed.
Return to However, if the daily signal is output,
Proceed to step C to process year, month, and day counts, and ROM
In accordance with the control command from 29, the year, month, day, day storage registers in the timekeeping related registers of the RAM 30 are changed to the year, month, day, day of the week, etc., and day of the week switching processing is performed, and then the process returns to step A above. . Note that the year, month, and day storage registers in the timekeeping-related registers store date data in the form of the number of days from a virtual reference date (described later) to the present day (the formula for calculating this number of days will be described later).
この表示及びキーサンプリングのステツプAで
は、その時の表示モードに応じてカレンダ、日付
け、時刻、キー入力データ、演算結果等に対する
表示を行うと共にキー入力の有無を判定してお
り、キー入力が行われるとその操作キーに対応し
た処理ステツプにジヤンプする。すなわち、「0
〜9」のテンキーが操作された場合はステツプD
にジヤンプし、キー入力に応じた置数処理が行わ
れ、その後ステツプAに戻る。 In step A of this display and key sampling, the calendar, date, time, key input data, calculation results, etc. are displayed according to the display mode at that time, and the presence or absence of key input is determined, and the presence or absence of key input is determined. When a key is pressed, the process jumps to the processing step corresponding to that operation key. In other words, “0
If the numeric keypad “~9” is operated, go to step D.
The program jumps to step A, performs number entry processing according to the key input, and then returns to step A.
また、フアンクシヨンキーが操作された場合は
ステツプEにジヤンプし、操作キーの内容に応じ
て四則算、日付計算等の演算処理を行い、ステツ
プAに戻る。なお、このステツプEで日付計算を
行つた場合は詳細に後述するカレンダ系の処理ス
テツプに進む。 If a function key is operated, the program jumps to step E, performs arithmetic operations such as arithmetic operations, date calculations, etc. in accordance with the contents of the operated key, and then returns to step A. If the date is calculated in step E, the process proceeds to a calendar processing step which will be described in detail later.
別カレンダをセツトする「SET」キーを操作
した場合はステツプFにジヤンプし、別カレンダ
を別カレンダメモリにセツトしてステツプAに戻
る。 When the "SET" key for setting another calendar is operated, the process jumps to step F, sets another calendar in the other calendar memory, and returns to step A.
別カレンダを表示するために「REC」キーを
操作した場合はステツプGにジヤンプし、別カレ
ンダメモリから記憶内容の読出しを行い、その後
ステツプAに戻る。 If the "REC" key is operated to display another calendar, the process jumps to step G, reads the stored contents from the other calendar memory, and then returns to step A.
日付けデータを入力するために「DATE」キ
ーを操作した場合はステツプHにジヤンプし、置
数が有るか否かを判定し、置数が無ければステツ
プに進む。すなわち、このステツプに進んだ
時は「DATE」キーのみを操作した場合である
ので、今日のカレンダを表示させるために上記計
時関連レジスタ内の年、月、日記憶レジスタに記
憶されている日数を日数レジスタ(Yレジスタ)
にセツトし、その後詳細を後述するカレンダ系の
処理ステツプに進む。また、上記ステツプHにお
いて置数有と判定された場合は、ステツプJに進
み「DATE」キーの操作が3回目か否かを判定
する。「DATE」キーの操作が3回目に達してい
なければステツプKに進んで年、月、日の日付け
データの入力処理(Xレジスタに入力)を行い、
ステツプAに戻る。また、日付けデータを年、
月、日と全て入力して「DATE」キーが3回操
作された時はステツプJの判定結果がYESとな
り、後述するカレンダ系の処理ステツプに進んで
カレンダ表示を行う。 When the "DATE" key is operated to input date data, the process jumps to step H, and it is determined whether or not there is a numeric value. If there is no numeric value, the process advances to step H. In other words, when you proceed to this step, only the "DATE" key has been operated, so in order to display today's calendar, the number of days stored in the year, month, and day memory registers in the above-mentioned timekeeping registers must be Days register (Y register)
After that, proceed to the calendar processing step, which will be described in detail later. If it is determined in step H that a number has been entered, the program proceeds to step J and determines whether or not the "DATE" key has been operated for the third time. If the "DATE" key has not been pressed for the third time, proceed to step K and input the date data of the year, month, and day (input to the X register).
Return to step A. Also, change the date data to year,
When the month and day have all been entered and the "DATE" key has been pressed three times, the determination result in step J becomes YES, and the process proceeds to a calendar-related processing step, which will be described later, to display a calendar.
カレンダ表示を行うための「CAL」キーを操
作した場合は、ステツプLにより「DATE」キ
ーが操作された後か否かを判定する。カレンダ表
示を行う場合は、テンキー及び「DATE」キー
により表示するカレンダの年及び月を指定するの
で、「CAL」キーの前に「DATE」キーが操作さ
れていなければ、「CAL」キーの操作はノーフア
ンクシヨンとして処理され、ステツプAに戻る。
「CAL」キーの前に「DATE」キーが操作されて
いれば休日表示の第1工程に移行し、まずステツ
プMに進んでRAM30内のXレジスタに日デー
タとして「1」をセツトする。この時Xレジスタ
には最初のキー操作により表示すべきカレンダの
年及び月を指定するデータがセツトされている。
換言すれば、本実施例の場合年及び月のデータの
みを入力することによつて当該月のカレンダの表
示が可能となる様構成されているものである。そ
して、このステツプMを終了すると次いでステツ
プNに進み、上記Xレジスタにセツトされている
日付けを上記仮想基準日からその指定日までの日
数に変換してYレジスタにセツトする。前記ステ
ツプJで「DATE」キーの操作が3回目である
と判定された場合もこのステツプNに進む。そし
て、このステツプNの処理を終了するとステツプ
Oに進み、上記Yレジスタにセツトされた日数を
再び年、月、日に変換する。また、前記ステツプ
Eで日付け計算を行つた場合、あるいはステツプ
で上記仮想基準日から今日までの日数をYレジ
スタにセツトした場合もステツプOに進む。上記
ステツプN,Oは日数計算を行う場合等において
あり得ない日付けデータが入力された場合にその
データを補正するためのものである。例えば平年
において2月29日が指定された場合は、上記ステ
ツプN,Oの処理を行うことにより3月1日に日
付けが補正される。そして、これ等一連の処理を
終了すると次にステツプPに進み、その指定月に
おける1日の日数(基準からの)を求めるために
Yレジスタに記憶している日数から指定日を減算
し、その結果に1日を加える。次いでステツプQ
に進んで指定月の日曜日をセツトする。すなわ
ち、ステツプPで求めた日数をまず数値「7」で
除算してその余りに基づく曜日を求める。例えば
1978年2月1日の場合であれば、日曜日から土曜
日までを「0」〜「6」の数値で割当てた場合に
余り「3」が求められ、2月1日の曜日が水曜日
であることが算出される。一方、RAM30内に
設けられる日曜日記憶用の32ビツトのAレジスタ
に予め最下位ビツトを基準として7ビツト毎に
“1”をセツトし、その内容を先に求めた曜日デ
ータに応じてシフトする。2月1日が上記したよ
うに水曜日であつた場合には、水曜日に示す値
「3」のビツト数だけAレジスタの内容を下位方
向にシフトするか、あるいは「7―3」のビツト
数だけ上位方向にシフトする。この場合、Aレジ
スタの各ビツトは下位ビツトを基準として休日表
示体91〜931に対応しており、Aレジスタに7
ビツト毎に記憶されている“1”信号がZレジス
タに移されて休日表示体91〜931が選択的に表
示駆動され、日曜日の位置が示される。次に祝祭
日セツトフローRに進み、祝祭日がRAM30内
のBレジスタにセツトされると共にそのセツトデ
ータがZレジスタに移されて休日表示体91〜9
31が表示駆動され、祝祭日の表示が行われる。こ
のフローRについては詳細を後述する。次いで別
カレンダセツトフローSに進み別カレンダのセツ
ト処理を行う。上記別カレンダセツトフローSの
処理を終了するとステツプTに進んで「CAL」
キーが押されたか否かを判定し、「CAL」キーが
押されていれば、「年、月」のみの表示とするた
めにステツプLに示すように日データ(Xレジス
タに記憶されている)をブランク処理し、ステツ
プAに戻る。また、「CAL」キーが押されていな
ければステツプVに進んで今日あるいは演算結果
の表示日に対するカレンダ情報、即ち休日表示体
91〜931の位置をDレジスタにセツトし、ステ
ツプAに戻る。 When the "CAL" key for displaying a calendar is operated, it is determined in step L whether or not the "DATE" key has been operated. When displaying a calendar, specify the year and month of the calendar to be displayed using the numeric keypad and the "DATE" key, so if the "DATE" key is not operated before the "CAL" key, the "CAL" key operation is treated as a no-function and returns to step A.
If the ``DATE'' key is operated before the ``CAL'' key, the program moves to the first step of holiday display, and first proceeds to step M, where the X register in the RAM 30 is set to ``1'' as day data. At this time, data specifying the year and month of the calendar to be displayed is set in the X register by the first key operation.
In other words, the present embodiment is configured such that by inputting only the year and month data, the calendar for the month can be displayed. When this step M is completed, the process then proceeds to step N, in which the date set in the X register is converted into the number of days from the virtual reference date to the specified date, and the converted date is set in the Y register. If it is determined in step J that the "DATE" key has been operated for the third time, the process also proceeds to step N. When the process of step N is completed, the process proceeds to step O, where the number of days set in the Y register is again converted into year, month, and day. Further, if the date is calculated in step E, or if the number of days from the virtual reference date to today is set in the Y register in step E, the process also proceeds to step O. The above steps N and O are for correcting data when impossible date data is input, such as when calculating the number of days. For example, if February 29th is specified in a normal year, the date is corrected to March 1st by performing the processing in steps N and O above. When this series of processing is completed, the process proceeds to step P, in which the specified day is subtracted from the number of days stored in the Y register to find the number of days (from the standard) in the specified month. Add 1 day to the result. Next step Q
Go to and set the Sunday of the specified month. That is, the number of days determined in step P is first divided by the numerical value "7" and the day of the week is determined based on the remainder. for example
In the case of February 1, 1978, if Sunday to Saturday are assigned as numbers from 0 to 6, the remainder is 3, and the day of the week on February 1 is Wednesday. is calculated. On the other hand, in the 32-bit A register for Sunday storage provided in the RAM 30, "1" is set in advance for every 7 bits with the least significant bit as a reference, and the contents are shifted in accordance with the day of the week data obtained earlier. If February 1st falls on a Wednesday as described above, either shift the contents of the A register downward by the number of bits of the value ``3'' indicated on Wednesday, or by the number of bits of ``7-3''. Shift upward. In this case, each bit of the A register corresponds to a holiday indicator 9 1 to 9 31 based on the lower bit, and 7
The "1" signal stored for each bit is transferred to the Z register, and the holiday indicators 9 1 to 9 31 are selectively driven to display, thereby indicating the position of Sunday. Next, the program proceeds to the holiday set flow R, where the holiday is set in the B register in the RAM 30, and the set data is transferred to the Z register, and the holiday display bodies 91 to 9 are transferred to the Z register.
31 is driven to display, and holidays are displayed. The details of this flow R will be described later. Next, the process advances to another calendar set flow S to perform another calendar setting process. When the process of the above separate calendar set flow S is completed, proceed to step T and press "CAL".
It is determined whether or not the key has been pressed. If the "CAL" key has been pressed, the day data (stored in the ) and return to step A. If the "CAL" key has not been pressed, proceed to step V, set calendar information for today or the display date of the calculation result, that is, the positions of holiday indicators 91 to 931 , in register D, and return to step A. .
次に前記祝祭日セツトフローRの詳細について
第8図により説明する。まず、RAのフローによ
り閏年を検出するための処理を行う。すなわち、
最初のステツプRA1によりXレジスタの6桁目及
び7桁目X6,7に入つている年データの下2桁を
一時記憶用のTレジスタの6桁目及び7桁目
T6,7に入れ、続いてステツプRA2により一時記
憶用のSレジスタの6桁目S6に数値「4」を入れ
る。次いでステツプRA3に進み、Tレジスタの6
桁目及び7桁目T6,7からSレジスタにセツトし
た値「4」を減算する。この減算動作は減算結果
が正となつている間は繰返し行い、減算結果が負
数となつた時点(判断部36にて検出)で次のス
テツプRA4に進む。このステツプRA4では負数と
なつたTレジスタのT6,7桁にSレジスタの内容
「4」を加算し、ステツプRA3の減算動作により
マイナスになつた分の補正を行う。以上のフロー
RAにより求めたTレジスタの内容が閏年の判断
データとなり、後述するフローで使用される。 Next, details of the holiday set flow R will be explained with reference to FIG. First, processing for detecting a leap year is performed using the RA flow. That is,
The first step RA 1 transfers the last two digits of the year data stored in the 6th and 7th digits of the X register, X 6 and 7 , to the 6th and 7th digits of the T register for temporary storage.
Then , in step RA 2 , the value ` `4'' is placed in the 6th digit S 6 of the S register for temporary storage. Next, proceed to step RA 3 and register 6 of the T register.
Subtract the value "4" set in the S register from the 7th and 7th digits T 6 and 7 . This subtraction operation is repeated as long as the subtraction result is positive, and when the subtraction result becomes a negative number (detected by the judgment section 36), the process proceeds to the next step RA4 . In this step RA4 , the content "4" of the S register is added to the T6 , 7th digit of the T register, which has become a negative number, and the amount that has become negative is corrected by the subtraction operation in step RA3 . Above flow
The contents of the T register obtained by RA become leap year judgment data and are used in the flow described later.
上記のフローRAの処理を終了すると、休日表
示の第2工程であるステツプRB,RCに移行す
る。まずフローRBに進み、月データに従つてア
ドレス分岐の処理を行う。まず、ステツプRB1に
おいて年、月、日を記憶するXレジスタの4桁目
X4の内容、つまり月データ記憶部の上位桁の内
容が「0」か否かを判定する。すなわち、月デー
タの上位桁が「0」でなければ「10〜12」月、
「0」であれば「1〜9」月であると判定する。
そして、ステツプRB1において月の上位データが
「0」であると判定された場合はステツプRB2に
進み、Xレジスタの3桁目X3の内容つまり月の
下位桁のデータをROMアドレス部26へ送つて
1月〜9月に対するアドレスA〜Iを分岐させ
る。また、ステツプRB1で月の上位データが
「0」でないと判定された場合はステツプRB3に
進み、Xレジスタの3桁目X3に記憶している月
の下位データと数値「1」とを比較してその大小
関係により「10〜12」月の判定を行う。すなわ
ち、X3のデータが「1」より小さい場合は10月、
「1」に等しい場合は11月、「1」より大きい場合
は12月であると判定してそれぞれJ,K,Lのア
ドレスに分岐させる。 When the process of the above flow RA is completed, the process moves to steps RB and RC, which is the second step of holiday display. First, proceed to flow RB and perform address branch processing according to the monthly data. First, in step RB 1 , the 4th digit of the X register that stores the year, month, and day.
It is determined whether the contents of X4 , that is, the contents of the upper digits of the month data storage section, are "0". In other words, if the upper digit of the month data is not "0", the month is "10-12",
If it is "0", it is determined that the month is "1-9".
If it is determined in step RB 1 that the upper data of the month is "0", the process advances to step RB 2 , and the content of the third digit X3 of the X register, that is, the data of the lower digit of the month, is transferred to the ROM address section 26. and branches addresses A to I for January to September. If it is determined in step RB 1 that the upper month data is not "0", the process advances to step RB 3 , where the lower month data stored in the 3rd digit of the X register and the numerical value "1" are combined. 10-12 month is determined based on the size relationship. In other words, if the data of X 3 is less than "1", it is October,
If it is equal to "1", it is determined that it is November, and if it is greater than "1", it is determined that it is December, and branches to addresses J, K, and L, respectively.
次いで上記フローRBにより分岐されたアドレ
スに従つて指定月の祝祭日設定フローRCに入る。
現在日本国の祝祭日は第9図に示すように定めら
れており、1月では1月1日の元日、1月15日の
成人の日が設けられている。従つて1月の祝祭日
設定フローでは、まず、ステツプRC1に示すよう
に祝祭日を記憶するBレジスタのB0桁(第1桁
目)に「1」(0001)を書込み、元日に対する祝
祭日をセツトする。このBレジスタ及びその他の
各レジスタは1桁が4ビツト構成となつており、
Bレジスタの最下位桁B0に「1」(0001)を書込
むことによつて最下位ビツトに「1」がセツトさ
れる。上記Bレジスタは各ビツトが下位桁から順
に休日表示体91〜931に対応しており、Bレジ
スタの最下位ビツトに「1」がセツトされた場
合、Zレジスタにデータが転送されることによつ
て、1日の休日表示体91が表示駆動される。次
いでステツプRC2に進み、BレジスタのB3桁(第
4桁目)に「4」(0100)を書込み、成人の日に
対する祝祭日をセツトする。上記B3桁に「4」
(0100)を書込むとその桁内の3ビツト目、つま
りBレジスタの最下位ビツトから15ビツト目に
「1」が書込まれ、15日に対応する休日表示体9
15が表示駆動される。 Next, according to the address branched by the flow RB, the flow RC for setting public holidays for the designated month is entered.
Currently, public holidays in Japan are set as shown in Figure 9, with New Year's Day on January 1st and Coming of Age Day on January 15th in January. Therefore, in the January holiday setting flow, first, as shown in step RC 1 , write "1" (0001) to the B0 digit (first digit) of the B register that stores holidays, and set the holiday for New Year's Day. Set. This B register and each other register have 4 bits per digit.
By writing "1" (0001) to the least significant digit B0 of the B register, "1" is set to the least significant bit. In the above B register, each bit corresponds to the holiday indicator 9 1 to 9 31 in order from the lowest digit, and when the lowest bit of the B register is set to "1", the data is transferred to the Z register. Accordingly, the day off display body 91 is driven to display. Next, the program proceeds to step RC2 , where "4" (0100) is written in the B3 digit (4th digit) of the B register to set a public holiday for Coming of Age Day. "4" in the 3 digits of B above
When (0100) is written, "1" is written to the 3rd bit in that digit, that is, the 15th bit from the lowest bit of the B register, and the holiday indicator 9 corresponding to the 15th is written.
15 is displayed.
2月の祝祭日設定フローでは、ステツプRC3に
よりBレジスタのB2桁(3桁目)に「4」
(0100)を書込んで11ビツト目を「1」とし、2
月11日の建国記念日をセツトする。 In the February holiday setting flow, step RC 3 sets "4" to the B 2nd digit (3rd digit) of the B register.
(0100) and set the 11th bit to “1”, and
Set National Foundation Day on the 11th of the month.
3月は祝祭日として春分の日があるが、この春
分の日は第10図に示すようにその年によつて移
動する。なお、その他、年によつて変動する祝祭
日としては秋分の日がある。しかして、上記春分
の日は、第10図から分かるように西歴1924年か
ら1959年までは3月21日であつたが、1960年から
1978年の現在までは4年に1度、閏年の時に3月
20日となり、その他の年では3月21日となつてい
る。従つて今後もこの4年毎の変化が継続するも
のと仮定して3月の祝祭日設定フローでは春分の
日処理フローRC4を設け、閏年では3月20日、平
年では3月21日に春分の日を設定するようにして
いる。なお、この春分の日の設定に関しては上述
の如く予め設けることなく、オペレータが各年毎
にセツトする様にしてもよく、これは秋分の日に
ついても同様である。 The vernal equinox day is a public holiday in March, but the vernal equinox day moves depending on the year, as shown in Figure 10. Additionally, there is the Autumnal Equinox Day, which changes from year to year. As can be seen from Figure 10, the vernal equinox mentioned above was on March 21st from 1924 to 1959 in the Western calendar, but from 1960 onwards.
Until now in 1978, once every four years, in March during leap years.
It falls on March 20th, and in other years it falls on March 21st. Therefore, assuming that this change every four years will continue in the future, we will set up the vernal equinox day processing flow RC 4 in the March holiday setting flow, and the vernal equinox will be set on March 20th in leap years and March 21st in normal years. I am trying to set the day of the day. Note that the setting of the vernal equinox may not be set in advance as described above, but may be set by the operator each year, and the same applies to the autumnal equinox.
4月の祝祭日設定フローでは、ステツプRC5に
よりBレジスタのB7桁(8桁目)に「1」
(0001)を書込んで29ビツト目を「1」とし、4
月29日の天皇誕生日をセツトする。 In the April holiday setting flow, step RC 5 sets "1" to the B 7th digit (8th digit) of the B register.
Write (0001) and set the 29th bit to “1”, and
Set the Emperor's birthday on the 29th of the month.
5月の祝祭日設定フローでは、ステツプRC6に
示すようにBレジスタのB0桁(1桁目)に「4」
(0100)を書込んで3ビツト目を「1」とし、5
月3日の憲法記念日をセツトする。続いてステツ
プRC7に進み、BレジスタのB1桁(2桁目)に
「1」(0001)を書込んで5ビツト目を「1」と
し、5月5日のこごもの日をセツトする。 In the May holiday setting flow, as shown in step RC 6 , set "4" to the B0 digit (1st digit) of the B register.
(0100) and set the 3rd bit to “1”, 5
Establish Constitution Day on the 3rd of each month. Next, proceed to step RC 7 , write "1" (0001) to the B 1st digit (2nd digit) of the B register, set the 5th bit to "1", and set May 5th, Children's Day. do.
6月、7月、8月及び12月は祝祭日が無いの
で、祝祭日の設定は行われない。 Since there are no holidays in June, July, August, and December, no holidays are set.
9月の祝祭日には9月15日の敬老の日と秋分の
日があるが、この秋分の日は前記第10図に示し
たように年によつてその日が移動する。この秋分
の日は第10図から分かるように1947年以降は
1978年の現在まで、4年に1度だけ9月24日とな
り、その他の年は9月23日となつている。従つて
今後もこの4年毎の変化が継続するものと仮定し
て9月の祝祭日設定フローでは秋分の処理フロー
RC8を設けてその処理を行つている。すなわち、
この処理フローRC8では指定年(西歴年)を
「4」で除算し、その余りの数を判定して秋分の
日を9月23日あるいは9月24日に設定するように
している。そして、上記の処理フローを終了する
とステツプRC9に進み、BレジスタのB3桁(4桁
目)に「4」(0100)を書込んで、15ビツト目を
「1」とし、9月15日の敬老の日をセツトする。 National holidays in September include Respect for the Aged Day on September 15th and Autumn Equinox Day, but the date of the Autumn Equinox changes depending on the year, as shown in Figure 10 above. As you can see from Figure 10, this autumnal equinox has been around since 1947.
Until now, in 1978, it has fallen on September 24th only once every four years, and on September 23rd in other years. Therefore, assuming that this change every four years will continue, the autumn equinox processing flow will be used in the September holiday setting flow.
RC 8 is installed to handle this process. That is,
In this process flow RC 8 , the specified year (Western calendar year) is divided by 4, the remainder is determined, and the autumnal equinox is set on September 23rd or September 24th. Then, when the above processing flow is completed, the program proceeds to step RC 9 , writes "4" (0100) to the B third digit (fourth digit) of the B register, and sets the 15th bit to "1". Set Respect for the Aged Day.
10月の祝祭日設定フローではステツプRC10に
よりBレジスタのB2桁(3桁目)に「2」
(0010)を書込んで10ビツト目を「1」とし、10
月10日の体育の日をセツトする。 In the October holiday setting flow, step RC 10 sets "2" to the B 2nd digit (3rd digit) of the B register.
(0010) and set the 10th bit to “1”, 10
Set a sports day on the 10th of each month.
11月の祝祭日の設定フローでは、まずステツプ
RC11によりB0桁(1桁目)に「4」(0100)を書
込んで3ビツト目を「1」とし、11月3日の文化
の日をセツトする。続いてステツプRC12に進み、
BレジスタのB5桁(6桁目)に「4」(0100)を
書込んで23ビツト目を「1」とし、11月23日の勤
労感謝の日をセツトする。 In the flow for setting holidays in November, first step is
By RC 11 , write "4" (0100) in the B 0 digit (1st digit), set the 3rd bit to "1", and set November 3rd as Culture Day. Then proceed to step RC 12 ,
Write "4" (0100) to the B5 digit (6th digit) of the B register, set the 23rd bit to "1", and set November 23rd as Labor Thanksgiving Day.
そして、上記祝祭日のセツトフロー(第2工
程)を終了すると、月末の調整フローRDに入
る。2月においては前記ステツプRC3の処理を終
了した後、月末の調整フローRD内のステツプ
RD1に進み、前記RAのフローで求めたTレジス
タの6桁目T6の内容が「0」か否か、つまりそ
の年が閏年であるか平年であるかを判定する。T
レジスタのT6桁の内容が「0」であれば閏年で
あり、ステツプRD2に進んで日数及び消す日を記
憶するYレジスタのY8桁に「6」(0110)を書込
む。このYレジスタのY8桁は第1〜第3ビツト
がマスク用電極10a,10b,10cに対応し
て設けられており、上記したように「6」(0110)
が書込まれると、その2ビツト目及び3ビツト目
が「1」となる。この結果、マスク用電極10
b,10cが駆動され、30日及び31日の日付けが
マスクされて閏年の2月は29日までの表示とな
る。また、上記ステツプRD1で平年であると判定
された場合は、ステツプRD3に進んでYレジスタ
のY8桁に「7」(0111)を書込む。この結果、Y
レジスタのY8桁は1〜3ビツトに「1」がセツ
トされ、マスク用電極10a〜10cが駆動され
て29日、30日、31日の日付けがマスクされる。従
つて平年の2月は28日までの表示となる。 After completing the holiday set flow (second step), the end of the month adjustment flow RD is entered. In February, after finishing the process of step RC 3 , step in the adjustment flow RD at the end of the month
Proceeding to RD 1 , it is determined whether the content of the sixth digit T6 of the T register obtained in the flow of RA is "0", that is, whether the year is a leap year or a normal year. T
If the content of the T6 digit of the register is "0", it is a leap year, and the program proceeds to step RD 2 to write "6" (0110) into the Y8 digit of the Y register, which stores the number of days and the day to be erased. In the Y 8 digit of this Y register, the first to third bits are provided corresponding to the mask electrodes 10a, 10b, and 10c, and as described above, "6" (0110)
When written, the second and third bits become "1". As a result, the mask electrode 10
b and 10c are driven, the 30th and 31st dates are masked, and February in a leap year is displayed up to the 29th. If it is determined in step RD 1 that it is a normal year, proceed to step RD 3 and write "7" (0111) in the Y 8th digit of the Y register. As a result, Y
Bits 1 to 3 of the Y8 digit of the register are set to "1", and the masking electrodes 10a to 10c are driven to mask the dates of the 29th, 30th, and 31st. Therefore, in a normal year, February will be displayed until the 28th.
また、月末が30日の4月、6月、9月、11月の
場合は、祝祭日設定の処理ステツプあるいは前記
RBのフローからステツプRD4に進みYレジスタ
のY8桁に「4」(0100)を書込んで、その桁の第
3ビツトに「1」をセツトする。この結果、マス
ク用電極10cが駆動され、31日の日付けがマス
クされて月末が30日の表示となる。そして、上記
各ステツプRD2,RD3,RD4を終了するとステツ
プRD5に進む。また、フローRCにおいてRC2,
RC4,RC7,RC10の処理を終了した場合、及びフ
ローRBにおいて7月、8月、12月のアドレス分
岐された場合もステツプRD5に進む。このステツ
プRD5では日曜日を記憶するAレジスタのA7桁
の内容とYレジスタのY8桁の内容を加算して再
びYレジスタのY8桁に記憶させる。すなわち、
消すべき日を記憶しているYレジスタのY8桁の
内容を29日〜31日に対する日曜日を記憶している
AレジスタのA7桁にオア加算する。このオア加
算の場合には、加算時に生じるキヤリーを切捨て
るようにし、上位ビツトへの繰上げ加算は行わな
い。上記ステツプRD5はAレジスタのA7桁に記
憶している29日〜31日に対する日曜日データが消
すべき日、例えば小の月(月末が30日)の31日に
立つているのを消去するための前処理で、次のス
テツプRD6において、AレジスタのA7桁からY
レジスタのY8桁の内容を減算することにより不
要な日曜日データを消去する。 In addition, if the end of the month is 30th in April, June, September, or November, the processing step for setting holidays or the
Proceeding from the flow of RB to step RD 4 , "4" (0100) is written in the Y8 digit of the Y register, and "1" is set in the third bit of that digit. As a result, the masking electrode 10c is driven, the date of the 31st is masked, and the end of the month is displayed as the 30th. After completing each of the steps RD 2 , RD 3 and RD 4 , the process advances to step RD 5 . Also, in flow RC, RC 2 ,
If the processing of RC 4 , RC 7 , and RC 10 is completed, or if the addresses of July, August, and December are branched in flow RB, the process also proceeds to step RD 5 . In this step RD5 , the contents of the 7th digit A of the A register storing Sunday and the contents of the 8th digit Y of the Y register are added and stored again in the 8th digit Y of the Y register. That is,
OR the contents of the Y 8 digit of the Y register, which stores the days to be erased, to the A 7 digit of the A register, which stores Sundays for the 29th to 31st. In the case of this OR addition, the carry generated during the addition is discarded, and carry-over addition to the higher-order bits is not performed. The above step RD 5 erases the days that the Sunday data for the 29th to 31st stored in the A 7th digit of the A register is on the 31st of a small month (the last day is the 30th). In the preprocessing for
Delete unnecessary Sunday data by subtracting the contents of Y 8 digits of the register.
以上のステツプで日曜日の設定を終了し、次に
休日表示の第3工程に入る。まずステツプRE1に
よりAレジスタに記憶している日曜日データをカ
レンダ情報記憶用のZレジスタへオア加算する。
次いでステツプRE2に進み、祝祭日の表示モード
か否かを判定する。上記祝祭日の表示モードはキ
ー操作によつて設定されるもので、祝祭日を表示
しない場合はそこで日曜日設定及び祝祭日設定の
処理フローを終了するが、祝祭日を表示する場合
にはステツプRE3に進み、Bレジスタの内容とZ
レジスタの内容とを加算し、その加算結果をZレ
ジスタに記憶させる。このステツプRE3の処理を
実行する際、Zレジスタにはすでに日曜日が設定
され、またBレジスタには祝祭日が設定されてい
るため、これ等を加算することにより祝祭日と日
曜日が重ならない部分では夫々のビツト位置に
“1”が立ち、重なつた場合はキヤリーによつて
1ビツト上位(翌日)に“1”が書込まれる。次
いで休日表示の第4工程ステツプRE4に進み、今
度はBレジスタとZレジスタの内容とをオア加算
する。このステツプRE4では、前記ステツプRE3
において、上位ビツトへキヤリーが上つて空白と
なつてしまつたZレジスタのビツトに対し、Bレ
ジスタにセツトされている祝祭日をオア加算する
ことにより“1”をセツトする。上記RE3,RE4
のステツプを実行することにより、Zレジスタに
は日曜日データ及び祝祭日データがセツトされる
と共に日曜日と祝祭日が重なつた際には翌日の位
置に休日データがセツトされる。そして、このZ
レジスタのセツト内容に従つて休日表示体91〜
931が表示駆動され、日曜日及び祝祭日に対する
休日表示が行われると共に日曜日と祝祭日が重な
つた際はその翌日つまり月曜日に対して休日表示
が行われる。 The above steps complete the setting of Sunday, and then the third step of holiday display begins. First, in step RE1 , the Sunday data stored in the A register is OR-added to the Z register for storing calendar information.
Next, the process advances to step RE2 , and it is determined whether the display mode is for holidays. The above holiday display mode is set by key operation, and if you do not want to display holidays, the processing flow for Sunday setting and holiday setting ends here, but if you want to display holidays, proceed to step RE 3 . B register contents and Z
Add the contents of the register and store the addition result in the Z register. When executing the process in step RE 3 , Sunday has already been set in the Z register and holidays have been set in the B register, so by adding these, in the parts where holidays and Sundays do not overlap, each A "1" is set at the bit position of the two bits, and if they overlap, a "1" is written to the upper bit (the next day) by the carry. Next, the process proceeds to step RE4 of the fourth process for displaying holidays, and this time the contents of the B register and the Z register are OR-added. In this step RE 4 , the step RE 3
At this point, the bit of the Z register which has become blank due to the carry going up to the upper bit is set to "1" by ORing the holiday set in the B register. RE 3 and RE 4 above
By executing the steps, Sunday data and holiday data are set in the Z register, and when a Sunday and a holiday overlap, holiday data is set in the next day's position. And this Z
Holiday indicator 9 1 ~ according to the register set contents
9 31 is driven to display, holiday display is performed for Sundays and public holidays, and when Sunday and public holidays overlap, holiday display is performed for the following day, that is, Monday.
次にカレンダ表示を行わせる場合の詳細な動作
を第11A図、第11B図により説明する。第1
1A図、第11B図は1978年1月のカレンダを表
示させる場合の第7図におけるステツプL以降の
各ステツプと各レジスタの内容を対比させた状態
図を示したものである。1978年1月のカレンダを
表示させる場合は、第11A図に示すように、
「1」「9」「7」「8」「DATE」「1」「DATE」
「CAL」の順にキー操作を行う。1978年1月がキ
ー操作により指定されると、Xレジスタには
「1978=01−00」の日付けデータがセツトされる。
しかして、上記「CAL」キー操作されるとカレ
ンダ表示のフローに進み、まず、第7図で示した
ようにステツプLにおいて「DATE」キーの操
作後か否かの判定が行われる。この場合には
「DATE」キーが操作されているので、ステツプ
Lの判定結果はYESとなり、ステツプMに進ん
でXレジスタの「日」の記憶桁に「1」をセツト
する。すなわち、このステツプMにより1月1日
を指定し、その後ステツプNに進んで西暦0年3
月1日の仮想基準日から1978年1月1日までの日
数「722406」を求めYレジスタに記憶させる。す
なわち、上記ステツプNでは、a=年、b=月、
c=日として、
b≧3の場合は
X=〔365.25×a〕cut
+〔30.6×(b−3)〕5/4+C ……(1)
b<3の場合は
X=〔365.25×(a−1)〕cut
+〔30.6×(b+9)〕5/4+C ……(2)
の式で日数Xを求めている。なお、上記(1),(2)式
において、第1項では演算結果数の小数点以下の
切捨て〔cut〕を行い、第2項では演算結果数を
4捨五入〔5/4〕するようにしている。上記ステ
ツプNにおいて日数を求めた後、ステツプOに進
み、上記Yレジスタに記憶した日数から上記ステ
ツプNとは逆の処理により年、月、日を求め、そ
の演算結果1978年1月1日を再びXレジスタにセ
ツトし、前記したように有り得ない日等の入力を
修正する。次にステツプPに進み、上記ステツプ
Nで求めた日数から指定日を減算し、さらに
「1」を加えて「1日」における日数を求める。
すなわち、ステツプPで求めた日数から指定日を
減算するとその月の「0日」における日数となる
のでそれに「1」を加えて「1日」の日数とす
る。今回の処理ではもともと「1日」であるため
内容の変更はない。次いでステツプQに進んで指
定月の日曜日を第7図で説明したようにしてAレ
ジスタにセツトする。Aレジスタには予め下位ビ
ツトを基準として7ビツト毎に“1”がセツトさ
れているので、このセツトデータを曜日データに
応じてシフトする。1978年1月1日の曜日データ
は日曜日「0」であるので、Aレジスタの内容は
ものまま保持される。 Next, detailed operations for displaying a calendar will be explained with reference to FIGS. 11A and 11B. 1st
1A and 11B are state diagrams comparing each step after step L in FIG. 7 and the contents of each register when displaying the calendar for January 1978. To display the calendar for January 1978, as shown in Figure 11A,
"1""9""7""8""DATE""1""DATE"
Perform key operations in the order of "CAL". When January 1978 is designated by key operation, the date data "1978=01-00" is set in the X register.
When the "CAL" key is operated, the flow proceeds to a calendar display, and first, as shown in FIG. 7, in step L, it is determined whether or not the "DATE" key has been operated. In this case, since the "DATE" key has been operated, the determination result at step L is YES, and the process proceeds to step M, where "1" is set in the "day" storage digit of the X register. In other words, specify January 1st with this step M, then proceed to step N and set the date to 3rd year of the year 0.
Find "722406", the number of days from the virtual reference date of the month 1st to January 1st, 1978, and store it in the Y register. That is, in step N above, a=year, b=month,
If c=day, if b ≧3 then a-1)] cut + [30.6×(b+9)] 5/4 +C...The number of days X is calculated using the formula (2). In addition, in formulas (1) and (2) above, the first term cuts the number of operation results to the nearest whole number [5/4], and the second term rounds the number of operation results to the nearest whole number [5/4]. I have to. After finding the number of days in step N, proceed to step O, and use the reverse process of step N to find the year, month, and day from the number of days stored in the Y register. Set it in the X register again, and correct the input such as the impossible date as described above. Next, proceed to step P, and subtract the specified date from the number of days determined in step N, and further add "1" to determine the number of days in "one day."
That is, subtracting the designated day from the number of days found in step P yields the number of days on "0th" of the month, so "1" is added to it to obtain the number of days on "1st". In this processing, there is no change in the content since it is originally "1 day". Next, the program proceeds to step Q, where the Sunday of the designated month is set in the A register as explained in FIG. Since "1" is previously set in the A register every 7 bits with the lower bit as a reference, this set data is shifted in accordance with the day of the week data. Since the day of the week data for January 1, 1978 is Sunday "0", the contents of the A register are retained as they are.
次に祝祭日セツトの処理フローRに進む。この
処理フローRではまず、ステツプRA1によりXレ
ジスタに記憶されている年の下2桁の値「78」を
一時記憶用のTレジスタのT6,7桁に転送する。
次にステツプRA2で一時記憶用のSレジスタのS6
桁に「4」を書込み、ステツプRA3においてTレ
ジスタの内容「78」からSレジスタの内容「4」
をその結果が「0」以下になるまで引き続ける。
この減算の結果、Tレジスタの内容は「−2」と
なつて次のステツプRA4に進み、TレジスタにS
レジスタの内容「4」を加算する。この加算によ
りTレジスタの内容は「2」となる。すなわち、
ステツプRA3で引き過ぎた分をステツプRA4で補
正し、その結果が「0〜3」の間に入るようにす
る。 Next, the process proceeds to processing flow R for setting holidays. In this processing flow R, first, in step RA 1 , the value "78" of the last two digits of the year stored in the X register is transferred to the T 6 and 7 digits of the T register for temporary storage.
Next, in step RA 2 , S 6 of the S register for temporary storage is
Write "4" in the digit, and in step RA 3 , change the contents of the S register from "78" in the T register to "4" in the S register.
Continue subtracting until the result is less than or equal to 0.
As a result of this subtraction, the contents of the T register become "-2" and the process proceeds to the next step RA 4 , where the T register contains S
Add the register contents "4". As a result of this addition, the contents of the T register become "2". That is,
The amount subtracted too much in step RA 3 is corrected in step RA 4 so that the result falls between "0 and 3".
次に第11B図に示すステツプRB1に進み、X
レジスタのX4桁に記憶している月の上位桁が
「0」か否かを判定する。1月の場合は上位桁が
「0」であるので、ステツプRB1の判定結果は
YESとなり、ステツプRB2に進んで月の下位桁
X3の内容「1」をROMアドレス部26へ送り、
1月を指定するフローへジヤンプさせる。すなわ
ち、1月の場合はステツプRC1へ進み、Bレジス
タのB0桁(1桁目)に「1」(0001)を書込んで
1ビツト目に「1」をセツトし、元日に対する祝
祭日をセツトする。続いてステツプRC2に進み、
BレジスタのB3桁(4桁目)に「4」(0100)を
書込んで15ビツト目に「1」をセツトし、成人の
日に対する祝祭日をセツトする。 Next, proceed to step RB 1 shown in FIG. 11B, and
Determine whether the upper digit of the month stored in the X 4 digits of the register is "0". In the case of January, the upper digit is "0", so the judgment result of step RB 1 is
YES, proceed to step RB 2 and enter the lower digit of the month.
Sends the content “1” of X 3 to the ROM address section 26,
Jump to the flow that specifies January. That is, in the case of January, proceed to step RC 1 , write "1" (0001) to the B0 digit (first digit) of the B register, set "1" to the first bit, and set the holiday for New Year's Day. Set. Next, proceed to step RC 2 ,
Write "4" (0100) to the B third digit (fourth digit) of the B register, set "1" to the 15th bit, and set the holiday for Coming of Age Day.
これ等の処理が終了すると、次にステツプRD5
に進み、日曜日データを記憶しているAレジスタ
のA7桁の内容「1」(0001)とYレジスタのY8桁
の内容「0」(0000)とをオア加算し、その加算
結果「1」(0001)をAレジスタのA7桁に書込
む。続いてステツプRD6においてAレジスタの
A7桁の内容「1」(0001)からYレジスタのY8桁
の内容「0」(0000)を減算し、その減算結果
「1」(0001)を再びAレジスタのA7桁に書込む。
なお、これ等のステツプRD5,RD6は上記した如
く小の月あるいは2月等の月末等の消すべき日に
相当する日曜日データを消す為のものであるが、
本実施例は1月の場合であるのでAレジスタの内
容は何等変更されない。そして、次にステツプ
RE1に進み、Aレジスタに記憶している日曜日デ
ータをZレジスタにオア加算する。次にステツプ
RE2に進んで祝祭日表示モードか否かを判定し、
祝祭日モードであればステツプRE3に進み、Bレ
ジスタに記憶している祝祭日データとZレジスタ
に記憶している日曜日データとを加算し、その加
算結果をZレジスタに記憶させる。このステツプ
RE3によりZレジスタには祝祭日と日曜日が重な
らない部分では夫々のビツト位置に“1”が書込
まれ、重なつた場合はキヤリーによつて1ビツト
上位(翌日)に“1”が書込まれる。即ち、1978
年1月の場合は元日及び1月15日の成人の日が日
曜日と重なつているので、Zレジスタの1ビツト
目及び15ビツト目が空白となり、その1ビツト上
位の2ビツト目及び16ビツト目に“1”が書込ま
れる。次いでステツプRE4に進み、Bレジスタと
Zレジスタの内容とをオア加算する。このステツ
プRE4ではステツプRE3において上位ビツトへキ
ヤリーが上つて空白となつてしまつたZレジスタ
の1ビツト目及び15ビツト目に対し、Bレジスタ
の祝祭日データをオア加算することにより“1”
をセツトする。以上によりZレジスタには日曜日
データ及び祝祭日データがセツトされると共に日
曜日と祝祭日が重なつた際には翌日の位置に休日
データがセツトされる。 Once these processes are completed, proceed to step RD 5 .
Proceed to , OR-add the A 7 -digit content "1" (0001) of the A register that stores Sunday data and the Y 8 -digit content "0" (0000) of the Y register, and the addition result is "1". ” (0001) to the A 7th digit of the A register. Next, in step RD 6 , the A register is
Subtract the Y 8 -digit content “0” (0000) of the Y register from the 7 -digit A content “1” (0001), and write the subtraction result “1” (0001) again to the A 7- digit A register. .
As mentioned above, these steps RD 5 and RD 6 are for erasing Sunday data corresponding to the day to be erased such as the end of a small month or the end of February, etc.
Since this embodiment is for January, the contents of the A register are not changed in any way. Then step
Proceed to RE 1 and OR add the Sunday data stored in the A register to the Z register. Next step
Proceed to RE 2 and determine whether the mode is holiday display mode.
If it is the holiday mode, the process proceeds to step RE3 , where the holiday data stored in the B register and the Sunday data stored in the Z register are added, and the result of the addition is stored in the Z register. This step
RE 3 writes "1" to each bit position in the Z register when holidays and Sundays do not overlap, and when they do, "1" is written to the upper bit (the next day) by the carry. It will be done. i.e. 1978
In January 2017, New Year's Day and Coming of Age Day on January 15th coincide with Sunday, so the 1st and 15th bits of the Z register are blank, and the 2nd and 16th bits above the 1st bit are blank. “1” is written to the bit. Next, the process proceeds to step RE4 , where the contents of the B register and the Z register are OR-added. In this step RE 4 , the holiday data in the B register is OR-added to the 1st and 15th bits of the Z register, which became blank due to the carry going up to the upper bits in step RE 3 , to set them to "1".
Set. As described above, Sunday data and holiday data are set in the Z register, and when a Sunday and a holiday overlap, holiday data is set in the next day's position.
しかして、上記祝祭日セツトフローRを終了す
ると、次に別カレンダセツトフローS(省略)を
実行し、更にステツプTに進み、「CAL」キーが
操作されているか否かを判定する。この場合には
「CAL」がキー操作されているのでステツプUに
進み、日をブランクしてXレジスタの内容を「78
―01」とし、ステツプAに戻る。そして、このス
テツプAで第12図に示すようにデータ表示部5
に78年1月を示す「78―01」の表示を行うと共に
カレンダ表示部6に78年1月の日曜日及び祭日の
表示を行う。この場合1978年1月では、上記した
ように元日及び1月15日の成人の日が目曜日と重
なつているため、日曜日を示す休日表示体91,
98,915,922,929と共に休日表示体92,916
が表示駆動され、月曜日である2日及び16日が休
日として表示される。 When the holiday set flow R is completed, another calendar set flow S (omitted) is executed, and the process further advances to step T, where it is determined whether or not the "CAL" key has been operated. In this case, since "CAL" is key operated, proceed to step U, blank the day, and change the contents of the X register to "78".
-01” and return to step A. Then, in this step A, the data display section 5 is displayed as shown in FIG.
``78-01'' indicating January 1978 is displayed, and Sundays and holidays of January 1978 are displayed on the calendar display section 6. In this case, in January 1978, as mentioned above, New Year's Day and Coming of Age Day on January 15 overlap with the day of the week, so the holiday indicator 9 1 , which indicates Sunday,
Holiday indicators 9 2 , 9 16 along with 9 8 , 9 15 , 9 22 , 9 29
is displayed, and the 2nd and 16th, which are Mondays, are displayed as holidays.
なお、上記動作の説明に於ては本実施例に用い
られているROM29内に格納されるべきマイク
ロプログラムを、その動作順に従うフローチヤー
トの形で記述し説明したが、このフローチヤート
に記載された動作がその命令に対応するマイクロ
プログラムの格納されているROM29の制御の
もとに、インストラクシヨンデコーダ28、列ア
ドレスコントローラ31等が応動し、RAM30
演算部34及び判断部36等の各回路が動作する
ことによつて第11A,B図に示される如くの各
レジスタ状態、更には第12図に示される如くの
表示状態となることは当業者にとつては容易に理
解されるところであろう。 In the explanation of the above operation, the microprogram to be stored in the ROM 29 used in this embodiment was described and explained in the form of a flowchart following the order of its operation. The instruction decoder 28, column address controller 31, etc. respond under the control of the ROM 29 in which the microprogram corresponding to the instruction is stored.
It will be understood by those skilled in the art that the operation of each circuit such as the arithmetic section 34 and the judgment section 36 results in the register states as shown in FIGS. 11A and 11B, and also the display state as shown in FIG. It would be easy to understand.
また、前記実施例では、日付け用の「1」〜
「31」までの数字を印刷して表示するようにした
が、その他例え第13図に示すように「1」〜
「31」の表示電極を設け、液晶表示素子を用いて
日付けを表示するようにしても良い。この場合、
「1」〜「28」の表示電極は外部接続端子d9から
入力する信号により一括して表示駆動し、「29」
〜「31」の表示電極は外部接続端子b2,d1,b1か
ら入力する信号により選択的に表示駆動して月末
の日付けを指定月に対応させる。 In addition, in the above embodiment, "1" for the date -
The numbers up to "31" are printed and displayed, but other numbers as shown in Figure 13 are printed and displayed.
A "31" display electrode may be provided to display the date using a liquid crystal display element. in this case,
The display electrodes "1" to "28" are collectively driven for display by the signal input from the external connection terminal d9 , and the display electrodes "29"
The display electrodes 31 to 31 are selectively driven for display by signals input from the external connection terminals b 2 , d 1 , and b 1 to make the last date of the month correspond to the designated month.
さらに、前記実施例では日付け表示を横方向の
一列で表示するようにしたが、その他例えば第1
4図a,bに示すように、現在一般に使用されて
いる七曜表と同様にマトリクス状のカレンダ構成
としても良いことは勿論である。上記第14図a
は日付け順位を横方向に設定した場合、第14図
bは日付け順位を縦方向に設定した場合の例を示
したものである。 Further, in the above embodiment, the date display is displayed in one horizontal row, but in other cases, for example, the date display is displayed in one horizontal row.
As shown in FIGS. 4a and 4b, it is of course possible to use a matrix-like calendar structure similar to the Seven Days Table currently in common use. Figure 14a above
14b shows an example where the date order is set in the horizontal direction, and FIG. 14b shows an example where the date order is set in the vertical direction.
加えて前記実施例では、祝祭日を示す表示体を
点灯することによつて休日の表示を行うようにし
たが、祝祭日はフラツシングによつて表示するこ
とも可能であり、また、日曜日と祝祭日を夫々異
なる表示例えばフラツシング間隔を変えることに
よつて日曜日と祝祭日とを区分表示することも可
能である。更にまた、第13図のものにあつては
日付け表示体そのものをフラツシングさせること
も可能である。 In addition, in the above embodiment, holidays are indicated by lighting up the display body indicating holidays, but holidays can also be displayed by flashing, and Sundays and holidays can be displayed separately. It is also possible to separately display Sundays and public holidays by different displays, for example by changing the flashing interval. Furthermore, in the case of the one shown in FIG. 13, it is also possible to make the date display itself flash.
以上述べたように本発明によれば、カレンダ機
能を備えた小型電子機器において、上述した休日
表示の各工程を処理することによりカレンダには
日曜日と共に日曜日以外の祝祭日を休日として表
示できると共に日曜日と祝祭日が重なつた場合に
はその翌日を休日として表示することができる。
すなわち、実際のカレンダと全く同じカレンダを
表示することができるものであり、従つて例えば
会議、旅行等の各種予定を立てる場合に極めて有
効である。また、日曜日と祝祭日が重なつた場合
の翌日の日付を、「1」から「31」の1ケ月分の
日付に対応する少なくとも「31」ビツトの記憶容
量を有し対応ビツトに日曜日情報を記憶した第1
のレジスタと、同様の記憶容量を有し対応ビツト
に祝祭日情報を記憶した第2のレジスタとを各ビ
ツト同志加算して得られるキヤリー信号を上位ビ
ツトに付加するのみで算出できるので、簡単な回
路構成で短時間で算出できる。 As described above, according to the present invention, in a small electronic device equipped with a calendar function, by processing each step of holiday display described above, it is possible to display holidays other than Sunday as holidays on the calendar, as well as Sundays. If holidays overlap, the next day can be displayed as a holiday.
In other words, it is possible to display a calendar that is exactly the same as the actual calendar, and is therefore extremely effective when making various plans such as meetings and travel. In addition, it has a storage capacity of at least ``31'' bits, which corresponds to one month's worth of dates from ``1'' to ``31'', and stores Sunday information in the corresponding bits. The first
This register can be calculated simply by adding the carry signal obtained by adding each bit of the register and a second register having the same storage capacity and storing holiday information in the corresponding bits to the upper bits, so it can be calculated using a simple circuit. It can be calculated in a short time with the configuration.
第1図ないし第12図は本発明の一実施例を示
すもので、第1図は外観斜視図、第2図は表示装
置部分の詳細を示す正面図、第3図a,bは表示
装置の表示電極の構成及び接続関係を示す図、第
4図は全体の回路構成を示すブロツク図、第5図
は第4図におけるRAMのレジスタ構成図、第6
図は第4図における読込み制御回路、表示データ
用バツフア、カレンダ情報用バツフア、組合せ論
理回路の詳細を示す回路構成図、第7図は各操作
キーに対応する動作内容を示すフローチヤート、
第8図は祝祭日をセツトするための詳細な動作を
示すフローチヤート、第9図は日本国の祝祭日を
示す図、第10図は日本国の春分の日と秋分の日
の過去のデータを示す図、第11A図及び第11
B図は1978年1月のカレンダを表示させる場合の
処理ステツプと各レジスタの内容を対比させた状
態図、第12図は表示装置のカレンダ表示例を示
す図、第13図は本発明の他の実施例を示すカレ
ンダ表示部分の電極構成図、第14図a,bはさ
らに本発明の他の実施例におけるカレンダ構成例
を示す図である。
2…キーボード、3…表示窓、4…表示装置、
5…データ表示部、6…カレンダ表示部、91〜
931…休日表示体、10a〜10c…マスク用電
極、21…発振器、26…ROMアドレス部、2
9…ROM(リードオンリメモリ)、30…RAM
(ランダムアクセスメモリ)、391〜398…表示
データ用バツフア、431〜439…カレンダ情報
用バツフア。
1 to 12 show one embodiment of the present invention, in which FIG. 1 is an external perspective view, FIG. 2 is a front view showing details of the display device, and FIGS. 3a and 3b are the display device. 4 is a block diagram showing the overall circuit configuration, FIG. 5 is a diagram showing the configuration of the RAM register in FIG. 4, and FIG.
The figure is a circuit configuration diagram showing details of the read control circuit, display data buffer, calendar information buffer, and combinational logic circuit in FIG. 4, and FIG. 7 is a flowchart showing the operation contents corresponding to each operation key.
Figure 8 is a flowchart showing detailed operations for setting holidays, Figure 9 is a diagram showing holidays in Japan, and Figure 10 is past data on the vernal equinox and autumnal equinox in Japan. Figures 11A and 11
Figure B is a state diagram that compares the processing steps and the contents of each register when displaying a calendar for January 1978, Figure 12 is a diagram showing an example of a calendar display on a display device, and Figure 13 is a diagram showing an example of displaying a calendar of the present invention. Figures 14a and 14b are diagrams showing an example of the calendar configuration in another embodiment of the present invention. 2...keyboard, 3...display window, 4...display device,
5...Data display section, 6...Calendar display section, 9 1 ~
9 31 ... Holiday display body, 10a to 10c... Mask electrode, 21... Oscillator, 26... ROM address section, 2
9...ROM (read only memory), 30...RAM
(random access memory), 39 1 - 39 8 ... buffer for display data, 43 1 - 43 9 ... buffer for calendar information.
Claims (1)
ツトの記憶容量を有する第1と第2のレジスタを
備え、この夫々のレジスタに日曜情報、祝祭日情
報を書込み、この情報により休日表示を行う小型
電子機器のカレンダ表示方法において、 カレンダ表示月の第1日目の曜日算出結果より
定まる日曜情報を上記第1のレジスタに書込む第
1工程と、 カレンダ表示月固有の祝祭日情報を上記第2の
レジスタに書込む第2工程と、 上記各工程で得られた第1、第2のレジスタの
各日付に対応するビツト同志を加算すると共に、
該加算によるキヤリー信号を上位の日付に対応す
るビツトに書込む第3工程と、 上記第3工程で得られた加算結果と上記第2の
レジスタの内容とをオア加算する第4工程を有し
日曜日と祝祭日が重なつた場合にその翌日を休日
表示することを特徴とるカレンダ情報表示方法。[Claims] The first and second registers have a storage capacity of at least 31 bits corresponding to one month's worth of dates, and Sunday information and holiday information are written in the respective registers. A calendar display method for a small electronic device that displays holidays includes a first step of writing Sunday information determined from the day of the week calculation result of the first day of the calendar display month into the first register, and holiday information specific to the calendar display month. a second step of writing the above into the second register, and adding together the bits corresponding to each date in the first and second register obtained in each of the above steps,
It has a third step of writing the carry signal resulting from the addition into the bit corresponding to the upper date, and a fourth step of ORing the addition result obtained in the third step and the contents of the second register. A calendar information display method characterized by displaying the next day as a holiday when a Sunday and a public holiday overlap.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7180178A JPS54163073A (en) | 1978-06-14 | 1978-06-14 | Calender information display system |
| US06/044,631 US4274146A (en) | 1978-06-12 | 1979-06-01 | Calendar data display device for an electronic device |
| GB7919409A GB2026736B (en) | 1978-06-12 | 1979-06-04 | Calendar data display controller in electronic devices |
| DE19792923813 DE2923813A1 (en) | 1978-06-12 | 1979-06-12 | CALENDAR DATA DISPLAY CONTROL CIRCUIT FOR AN ELECTRONIC DEVICE |
| FR7915012A FR2428872B1 (en) | 1978-06-12 | 1979-06-12 | DEVICE FOR CONTROLLING THE DISPLAY OF CALENDAR DATA IN ELECTRONIC DEVICES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7180178A JPS54163073A (en) | 1978-06-14 | 1978-06-14 | Calender information display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54163073A JPS54163073A (en) | 1979-12-25 |
| JPS6367157B2 true JPS6367157B2 (en) | 1988-12-23 |
Family
ID=13471020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7180178A Granted JPS54163073A (en) | 1978-06-12 | 1978-06-14 | Calender information display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54163073A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125162U (en) * | 1990-03-31 | 1991-12-18 | ||
| JPH0463784A (en) * | 1990-07-02 | 1992-02-28 | Sanuki:Kk | Parking device for bicycle |
-
1978
- 1978-06-14 JP JP7180178A patent/JPS54163073A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125162U (en) * | 1990-03-31 | 1991-12-18 | ||
| JPH0463784A (en) * | 1990-07-02 | 1992-02-28 | Sanuki:Kk | Parking device for bicycle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54163073A (en) | 1979-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274146A (en) | Calendar data display device for an electronic device | |
| US4774697A (en) | Electronic timepiece including a schedule memory device | |
| GB2156560A (en) | Portable electronic memorandum device | |
| JPS6059553B2 (en) | timing device | |
| US4330840A (en) | Multi-function electronic digital watch | |
| US4300204A (en) | Time and date information correction in a combination timepiece and calculator utilizing a decimal point indicator display | |
| US4428681A (en) | Date display device | |
| US5596554A (en) | Set operation in a timepiece having an electrooptical display | |
| JPS6367157B2 (en) | ||
| JPS6158860B2 (en) | ||
| JPS6040066B2 (en) | Calendar information display method | |
| JPS6037437B2 (en) | calendar display device | |
| JP3328814B2 (en) | Timetable display device and timetable display control method | |
| JP2560279B2 (en) | Data storage device | |
| JPS5815797B2 (en) | calendar display device | |
| USRE34422E (en) | Portable electronic memorandum device | |
| JPS5912154B2 (en) | digital display electronic clock | |
| JPS6232432B2 (en) | ||
| JPH0615313Y2 (en) | Data storage device | |
| JPS6329238B2 (en) | ||
| JP3328815B2 (en) | Timetable display device and timetable display control method | |
| JPS5822719B2 (en) | Tokeisouchi | |
| JPH0625982B2 (en) | Electronic tide gauge | |
| JPH0726761Y2 (en) | Data storage | |
| JPS6310553Y2 (en) |