JPS6367357B2 - - Google Patents
Info
- Publication number
- JPS6367357B2 JPS6367357B2 JP59028812A JP2881284A JPS6367357B2 JP S6367357 B2 JPS6367357 B2 JP S6367357B2 JP 59028812 A JP59028812 A JP 59028812A JP 2881284 A JP2881284 A JP 2881284A JP S6367357 B2 JPS6367357 B2 JP S6367357B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- conductive
- connector
- layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/08—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は、放電破壊ヘツドの電極の付勢を制御
することによつて、作り出されるべき導電路
(線)に隣接した領域を焼尽する放電破壊技術を
使用して回路版を製造する方法に関する。
することによつて、作り出されるべき導電路
(線)に隣接した領域を焼尽する放電破壊技術を
使用して回路版を製造する方法に関する。
従来、1つ、2つ、又はそれより多くの層を有
する印刷回路版上にパツケージングされるべき回
路を作り出すには、電子計算機を利用してワイ
ヤ・リストを確立し、どのコネクタ・ピンが線す
なわちワイヤのよつて接続されるべきかを示すこ
のリストを印刷し、例えばワイヤ・ラツピング技
術を使用してこれらの接続を物理的に実現すると
いうやつかいな方法を採用している。この方法で
は、回路板のためのワイヤリング・リストを有す
る印刷出力を得てから回路板を完成できるまでか
なりの時間を要する。また、相互接続パターンを
偏向するには、全く別個のワイヤリング・リスト
を用意して新たな製造サイクルを作り出し全く新
たなワイヤリングを行うか又は少なくとも別個の
ワイヤリングを付加しなければならず、かなりの
時間を要することは避けられない。
する印刷回路版上にパツケージングされるべき回
路を作り出すには、電子計算機を利用してワイ
ヤ・リストを確立し、どのコネクタ・ピンが線す
なわちワイヤのよつて接続されるべきかを示すこ
のリストを印刷し、例えばワイヤ・ラツピング技
術を使用してこれらの接続を物理的に実現すると
いうやつかいな方法を採用している。この方法で
は、回路板のためのワイヤリング・リストを有す
る印刷出力を得てから回路板を完成できるまでか
なりの時間を要する。また、相互接続パターンを
偏向するには、全く別個のワイヤリング・リスト
を用意して新たな製造サイクルを作り出し全く新
たなワイヤリングを行うか又は少なくとも別個の
ワイヤリングを付加しなければならず、かなりの
時間を要することは避けられない。
回路板を製造するために自動ドラフテイング・
テーブルを使用した放電破壊技術が、IBM
Techmical Disclosure bulletin、vol.15、No.2、
July1976の第575頁及び第576頁に開示されてい
る。自動ドラフテイグ・テーブルは、インク・ペ
ンのかわりに放電破壊ヘツドを具備している。こ
のヘツドの電極は、発生されるべき線のまわりの
領域を放電破壊するように付勢される。ドラフテ
イング・テーブルの駆動装置がヘツドを動かすと
き放電破壊ヘツドの電極が回路板から銅を蒸発さ
せる。線の幅は隣接した非付勢電極の数に依存す
る。線の厚さは磨き上げられた銅線パターンに材
料を付加することによつて増大させることができ
る。この方法は、回路板のアートワークを得るの
に必要なサイクルを短縮することはできるが、回
路開発の設計サイクルを短縮するものではない。
テーブルを使用した放電破壊技術が、IBM
Techmical Disclosure bulletin、vol.15、No.2、
July1976の第575頁及び第576頁に開示されてい
る。自動ドラフテイグ・テーブルは、インク・ペ
ンのかわりに放電破壊ヘツドを具備している。こ
のヘツドの電極は、発生されるべき線のまわりの
領域を放電破壊するように付勢される。ドラフテ
イング・テーブルの駆動装置がヘツドを動かすと
き放電破壊ヘツドの電極が回路板から銅を蒸発さ
せる。線の幅は隣接した非付勢電極の数に依存す
る。線の厚さは磨き上げられた銅線パターンに材
料を付加することによつて増大させることができ
る。この方法は、回路板のアートワークを得るの
に必要なサイクルを短縮することはできるが、回
路開発の設計サイクルを短縮するものではない。
本発明の主目的は、回路開発の設計サイクルを
短縮することにある。
短縮することにある。
本発明の他の目的は、原形回路の相互接続を容
易にし、ブレツド・ボードに取つて代わることが
でき、ワイヤ・ラツピング実験ボードを不要にす
る方法を提供することにある。
易にし、ブレツド・ボードに取つて代わることが
でき、ワイヤ・ラツピング実験ボードを不要にす
る方法を提供することにある。
これらの目的を達成するために本発明は、例え
ばアルミが被着された多数の非導電性基体層上に
複数の絶縁された導電領域を形成するのに放電破
壊技術を使用する。各導電領域は少なくとも2つ
の孔を含む。放電破壊ステツプに入る前に、通常
格子状に配列されているすべての孔は電気的に接
続されている。放電破壊ステツプの後、選択され
た特定の孔のみの電気的接続が維持される。この
ようにして形成された層は、各層対の間に導電性
スペーサが挿入されるようにして積み重ねられ
る。積み重ねられた層間の電気的連続性が各孔を
通して得られるようにスペーサは各層の格子パタ
ーンに一致した格子パターンで配列された導電ピ
ンを有する。層に導電領域を選択的に形成するこ
とにより、最も外側の2つの層の格子パターンの
孔を相互接続することができる。そして、基体層
及び相互接続手段は終端ブロツクに一体的に押圧
される。然る後に、回路要素が装着される。
ばアルミが被着された多数の非導電性基体層上に
複数の絶縁された導電領域を形成するのに放電破
壊技術を使用する。各導電領域は少なくとも2つ
の孔を含む。放電破壊ステツプに入る前に、通常
格子状に配列されているすべての孔は電気的に接
続されている。放電破壊ステツプの後、選択され
た特定の孔のみの電気的接続が維持される。この
ようにして形成された層は、各層対の間に導電性
スペーサが挿入されるようにして積み重ねられ
る。積み重ねられた層間の電気的連続性が各孔を
通して得られるようにスペーサは各層の格子パタ
ーンに一致した格子パターンで配列された導電ピ
ンを有する。層に導電領域を選択的に形成するこ
とにより、最も外側の2つの層の格子パターンの
孔を相互接続することができる。そして、基体層
及び相互接続手段は終端ブロツクに一体的に押圧
される。然る後に、回路要素が装着される。
従つて、本発明によれば、新しく設計された層
を放電破壊し該層を古い層の代わりに使用するこ
とにより接続の変更を容易に行うことができる。
これは短時間で行うことができる。このようにタ
ーンアラウンド時間が短かくなるので、回路開発
の原形サイクルをかなり短縮できる。本発明は、
通常のブレツドボード手法の代わりに変更及び改
良を行える点で非常に有益な回路板構成を使用で
きるようにする手段を提供するものである。
を放電破壊し該層を古い層の代わりに使用するこ
とにより接続の変更を容易に行うことができる。
これは短時間で行うことができる。このようにタ
ーンアラウンド時間が短かくなるので、回路開発
の原形サイクルをかなり短縮できる。本発明は、
通常のブレツドボード手法の代わりに変更及び改
良を行える点で非常に有益な回路板構成を使用で
きるようにする手段を提供するものである。
本発明の好ましい実施例では、印刷回路におい
て通常使用される銅層の導電度に非常に近い導電
度を有するアルミニウム/黒鉛組み合わせ層が非
導電性基体に被着される。
て通常使用される銅層の導電度に非常に近い導電
度を有するアルミニウム/黒鉛組み合わせ層が非
導電性基体に被着される。
基体は標準的な回路要素に適合するように格子
パターン状に離間した複数の孔を含むことが好ま
しい。
パターン状に離間した複数の孔を含むことが好ま
しい。
以下、添付図面を参照して本発明の実施例につ
いて説明する。
いて説明する。
第1図にはシート1の一部が示されている。シ
ート1には所定のパターンに従つて配列されるよ
うに孔2が形成されている。図示されたパターン
では、孔2は1辺が約2.54mm(0.1インチ)の正
方形のかどに配置される。孔2の直径は約0.762
mm(0.03インチ)である。孔2はシート1全体に
わたつて格子パターン状に配列されている。
ート1には所定のパターンに従つて配列されるよ
うに孔2が形成されている。図示されたパターン
では、孔2は1辺が約2.54mm(0.1インチ)の正
方形のかどに配置される。孔2の直径は約0.762
mm(0.03インチ)である。孔2はシート1全体に
わたつて格子パターン状に配列されている。
シート1は非導電性担体を全体的に被覆する放
電破壊可能な導電層を含む。選択的放電破壊の
後、導電層3は後に詳細に説明するように選択さ
れた孔のみを接続する。導電層3はアルミニウム
と黒鉛の組合せから作られるのが好ましい、バイ
ンダ材が添加される。アルミニウム/黒鉛組み合
わせ層3は印刷回路板に広く使用される銅層の導
電度とほぼ等しい導電度を有する。シート材は、
最終製品を人が見る通常の場合のようにインク材
を含む必要はない。そのかわり、本発明では、導
電度が重要なフアクタとなる。
電破壊可能な導電層を含む。選択的放電破壊の
後、導電層3は後に詳細に説明するように選択さ
れた孔のみを接続する。導電層3はアルミニウム
と黒鉛の組合せから作られるのが好ましい、バイ
ンダ材が添加される。アルミニウム/黒鉛組み合
わせ層3は印刷回路板に広く使用される銅層の導
電度とほぼ等しい導電度を有する。シート材は、
最終製品を人が見る通常の場合のようにインク材
を含む必要はない。そのかわり、本発明では、導
電度が重要なフアクタとなる。
次に、第1図の孔2Aと2Bの間の導電路の形
成について説明する。この導電路には参照番号5
が付されており、またわかりやすくするために矢
印6が付されている。周囲の導電層3から線を絶
縁するために、積み重ねられる他のシート1と接
触する孔2の周囲において両側の導電材が放電破
壊される。第1図において、放電破壊され非導電
性とされた領域は実線で輪郭が描かれている。電
気的接触領域の外側直径は破線の円7で示されて
いる。領域8は孔2の周囲において正方形状に完
全に放電破壊された領域を示す。このような領域
が形成されることにより、孔2は導電層3の残り
の部分から完全に電気的に絶縁される。領域9は
右上の部分が導電路中に残されるように孔2Aの
周囲で放電破壊された3/4正方形領域を示す。領
域10は右下の部分が導電路に残されるように孔
2Bの周囲で放電破壊された別の3/4正方形領域
を示す。領域11は導電体5から孔を電気的に絶
縁するように左上の部分が放電破壊された1/4正
方形領域を示す。領域12は放電破壊された正方
形の左下の部分であり、領域13は放電破壊され
た正方形の右上の部である。領域14及び15は
それぞれ放電破壊された正方形の左半分及び右半
分を示す。領域16及び17はそれぞれ放電破壊
された正方形の下半分及び上半分を示す。4つの
異なつた向きをそれぞれ有する1/4、1/2及び3/4
正方形部分は1つの完全な正方形とともに孔2を
囲むすべての放電破壊領域の形態を示す。上述の
態様で選択された放電破壊は、孔2A及び2Bを
接続する導電体から残りの孔2を絶縁するために
使用される。
成について説明する。この導電路には参照番号5
が付されており、またわかりやすくするために矢
印6が付されている。周囲の導電層3から線を絶
縁するために、積み重ねられる他のシート1と接
触する孔2の周囲において両側の導電材が放電破
壊される。第1図において、放電破壊され非導電
性とされた領域は実線で輪郭が描かれている。電
気的接触領域の外側直径は破線の円7で示されて
いる。領域8は孔2の周囲において正方形状に完
全に放電破壊された領域を示す。このような領域
が形成されることにより、孔2は導電層3の残り
の部分から完全に電気的に絶縁される。領域9は
右上の部分が導電路中に残されるように孔2Aの
周囲で放電破壊された3/4正方形領域を示す。領
域10は右下の部分が導電路に残されるように孔
2Bの周囲で放電破壊された別の3/4正方形領域
を示す。領域11は導電体5から孔を電気的に絶
縁するように左上の部分が放電破壊された1/4正
方形領域を示す。領域12は放電破壊された正方
形の左下の部分であり、領域13は放電破壊され
た正方形の右上の部である。領域14及び15は
それぞれ放電破壊された正方形の左半分及び右半
分を示す。領域16及び17はそれぞれ放電破壊
された正方形の下半分及び上半分を示す。4つの
異なつた向きをそれぞれ有する1/4、1/2及び3/4
正方形部分は1つの完全な正方形とともに孔2を
囲むすべての放電破壊領域の形態を示す。上述の
態様で選択された放電破壊は、孔2A及び2Bを
接続する導電体から残りの孔2を絶縁するために
使用される。
正方形及び正方形の一部を選んだのは、放電破
壊とともに使用するのに最も簡単な形状だからで
ある。他の形状を使用できるのはもちろんであ
る。また、第1図には小さなストライプ状の放電
破壊領域が参照番号18及び19によつて示され
ている。ストライプ18及び19は導電路5を導
電体の非孔領域中の層3の残りの部分から分離す
る。従つて、放電破壊されたストライプ18及び
19は導電路5を形成するために導電路内に含ま
れるべきでない孔の周囲の放電破壊領域を接続す
る。
壊とともに使用するのに最も簡単な形状だからで
ある。他の形状を使用できるのはもちろんであ
る。また、第1図には小さなストライプ状の放電
破壊領域が参照番号18及び19によつて示され
ている。ストライプ18及び19は導電路5を導
電体の非孔領域中の層3の残りの部分から分離す
る。従つて、放電破壊されたストライプ18及び
19は導電路5を形成するために導電路内に含ま
れるべきでない孔の周囲の放電破壊領域を接続す
る。
異なつた形状及び向きの領域8,9,10,1
1,12,13,14,15,16,17,18
及び19の放電破壊すなわち焼尽は放電破壊技術
によつて前述のように行なわれる。このため、シ
ート1は放電破壊ヘツド20を通るように矢印2
1の方向に給送される。ヘツド20は、位置合わ
せの問題を無くすためにシート1の幅全体にわた
つて延びている。従つて、シート1の幅全体にわ
たる領域のうち放電破壊されるべきすべての領域
が、ヘツド20の適当な電極(詳細は図示しな
い)をシート1を横切るヘツド20の軸に沿つて
適当な形態で且つ適当な時間長の間付勢すること
によつて焼尽される。この目的のために使用でき
るページ幅放電破壊ヘツドの一例が、特願昭56―
137889号に開示されている。電極を選択的に付勢
することは周知であり、本発明の一部を構成する
ものではない。
1,12,13,14,15,16,17,18
及び19の放電破壊すなわち焼尽は放電破壊技術
によつて前述のように行なわれる。このため、シ
ート1は放電破壊ヘツド20を通るように矢印2
1の方向に給送される。ヘツド20は、位置合わ
せの問題を無くすためにシート1の幅全体にわた
つて延びている。従つて、シート1の幅全体にわ
たる領域のうち放電破壊されるべきすべての領域
が、ヘツド20の適当な電極(詳細は図示しな
い)をシート1を横切るヘツド20の軸に沿つて
適当な形態で且つ適当な時間長の間付勢すること
によつて焼尽される。この目的のために使用でき
るページ幅放電破壊ヘツドの一例が、特願昭56―
137889号に開示されている。電極を選択的に付勢
することは周知であり、本発明の一部を構成する
ものではない。
上述の領域を焼尽することによつて線5が絶縁
されると、孔2Aに関連した接点領域22と孔2
Bに関連した接点領域23が残る。これらの接点
領域は、後に詳述するように、異なつた面に重ね
られる他のシート1と孔2A及び2Bを通して電
気的に接触できる。
されると、孔2Aに関連した接点領域22と孔2
Bに関連した接点領域23が残る。これらの接点
領域は、後に詳述するように、異なつた面に重ね
られる他のシート1と孔2A及び2Bを通して電
気的に接触できる。
重ね合わされたシートの電気的接触を実現する
ために、両間スペーサ・コネクタ層24が設けら
れる。これは第2図に平面図の形でまた第3図に
第2図の線3―3に沿う断面図の形で示されてい
る。層24は、適当な剛性及び弾性を有するプラ
スチツク材を型に入れて造つた構造体であること
が好ましい本体コア部25を含む。コア部25の
一方の側には、シート1の孔2の配列パターンと
同じパターンでスタツド26が設けられる。円形
スタツド26の直径は、これらのスタツド26が
孔2に嵌合しシート1内に入り込むことができる
ように孔2の直径よりわずかに小さくされてい
る。層24の主面に平行なスタツド26の外面
は、小さな接点領域27を形成するために例えば
銅や金のような導電度の高い材料で被覆される。
スタツド26の小さな接点領域27とちようど反
対側にあたる層24の他の側にはより大きな接点
領域28が設けられる。これらの接点領域28も
またシート1の孔2の配列と同じパターンで配列
される。接点領域28も領域27と同様に銅及
び/又は金の薄い層で作られる。両間電気接続を
行うために、これらの接点領域27と28は電気
的に接続される。これは、スタツド26を中空に
形成し内壁を銅及び/又は金で被覆するか又はこ
のような中空スタツドを銅のような導電材で完全
に満たしこれを領域27及び28の両導電層に接
続することによつて行なわれる。
ために、両間スペーサ・コネクタ層24が設けら
れる。これは第2図に平面図の形でまた第3図に
第2図の線3―3に沿う断面図の形で示されてい
る。層24は、適当な剛性及び弾性を有するプラ
スチツク材を型に入れて造つた構造体であること
が好ましい本体コア部25を含む。コア部25の
一方の側には、シート1の孔2の配列パターンと
同じパターンでスタツド26が設けられる。円形
スタツド26の直径は、これらのスタツド26が
孔2に嵌合しシート1内に入り込むことができる
ように孔2の直径よりわずかに小さくされてい
る。層24の主面に平行なスタツド26の外面
は、小さな接点領域27を形成するために例えば
銅や金のような導電度の高い材料で被覆される。
スタツド26の小さな接点領域27とちようど反
対側にあたる層24の他の側にはより大きな接点
領域28が設けられる。これらの接点領域28も
またシート1の孔2の配列と同じパターンで配列
される。接点領域28も領域27と同様に銅及
び/又は金の薄い層で作られる。両間電気接続を
行うために、これらの接点領域27と28は電気
的に接続される。これは、スタツド26を中空に
形成し内壁を銅及び/又は金で被覆するか又はこ
のような中空スタツドを銅のような導電材で完全
に満たしこれを領域27及び28の両導電層に接
続することによつて行なわれる。
面間スペーサ・コネクタ24のコア部25の一
方の側のスタツド26の間にはエラストマー29
が設けられる。これらのエラストマー29は、非
圧縮状態ではスタツド26の接点領域27の面を
越えて突出しスタツド26のまわりの線30で終
わる。シート1及び他の両間スペーサ・コネクタ
層24が積み重ねられて圧縮状態となると、他の
手段と同様に、これらのエラストマー29はシー
ト1に必要な剛性を与えるとともにシート1の接
点領域3と接点領域28との間に必要な接触力を
与える。第2図においてスタツド26の外周と円
7との間の陰影が付されたリング31によつて示
されているように、大きな接点領域28はシート
1の導電層3と接触できる。リング31の中心に
おいて、面間スペーサ・コネクタ層24の小さな
接点領域27はシート1を貫通して他の面間スペ
ーサ・コネクタ層24の大きな領域28と接触で
きる。
方の側のスタツド26の間にはエラストマー29
が設けられる。これらのエラストマー29は、非
圧縮状態ではスタツド26の接点領域27の面を
越えて突出しスタツド26のまわりの線30で終
わる。シート1及び他の両間スペーサ・コネクタ
層24が積み重ねられて圧縮状態となると、他の
手段と同様に、これらのエラストマー29はシー
ト1に必要な剛性を与えるとともにシート1の接
点領域3と接点領域28との間に必要な接触力を
与える。第2図においてスタツド26の外周と円
7との間の陰影が付されたリング31によつて示
されているように、大きな接点領域28はシート
1の導電層3と接触できる。リング31の中心に
おいて、面間スペーサ・コネクタ層24の小さな
接点領域27はシート1を貫通して他の面間スペ
ーサ・コネクタ層24の大きな領域28と接触で
きる。
第4図は終端ブロツク32の上であつて且つ圧
力付与ガイド・ブロツク33の下に配置された2
つの面間スペーサ・コネクタ層24が介挿された
2つのシート1を側方から見た断面図である。終
端ブロツク32及びガイド・ブロツク33は図示
しない手段によつてこの位置に保持される。終端
ブロツク32は、シート1の孔2の配列と同じパ
ターンで配列された接触パツド34を含む。終端
ブロツク32は、受け口35を含むことができ
る。これらの受け口35もまた孔2の配列と同じ
パターンで配列される。各受け口35は1つの接
触パツド34に連結される。図示しない回路要素
の端子が受け口35内に挿入され適当な位置に保
持される。ガイド・ブロツク33は、シート1の
孔2の配列と同じパターンで配列されたピストン
状ピン36を含む。各ピン36はブロツク33内
で移動可能であり、ピン36をブロツク33から
矢印38の方向に押し出す傾向にあるばね37に
よつて個別的にバイアスされる。ピン36は導電
材36から作ることができ、ガイド・ブロツク3
3の頂部から外に延びる。従つて、これらの端部
36Eは別のワイヤリング手段として使用でき
る。
力付与ガイド・ブロツク33の下に配置された2
つの面間スペーサ・コネクタ層24が介挿された
2つのシート1を側方から見た断面図である。終
端ブロツク32及びガイド・ブロツク33は図示
しない手段によつてこの位置に保持される。終端
ブロツク32は、シート1の孔2の配列と同じパ
ターンで配列された接触パツド34を含む。終端
ブロツク32は、受け口35を含むことができ
る。これらの受け口35もまた孔2の配列と同じ
パターンで配列される。各受け口35は1つの接
触パツド34に連結される。図示しない回路要素
の端子が受け口35内に挿入され適当な位置に保
持される。ガイド・ブロツク33は、シート1の
孔2の配列と同じパターンで配列されたピストン
状ピン36を含む。各ピン36はブロツク33内
で移動可能であり、ピン36をブロツク33から
矢印38の方向に押し出す傾向にあるばね37に
よつて個別的にバイアスされる。ピン36は導電
材36から作ることができ、ガイド・ブロツク3
3の頂部から外に延びる。従つて、これらの端部
36Eは別のワイヤリング手段として使用でき
る。
次に、第4図を参照して型押し回路板の構築に
ついて説明する。終端ブロツク32の頂部には大
きな接触領域28が終端ブロツク32の領域28
と同寸法の接触パツド34上に載置されるように
第1の面間スペーサ・コネクタ層24が配置され
る。この第1の面間スペーサ・コネクタ層24の
頂部には非導電性基体4が下のスペーサ・コネク
タ層24と対向するように第1のシート1が配置
される。小さな接点領域27を有するスタツド2
6はシート1の孔2に入り込む。次ぎに、第1の
面間スペーサ・コネクタ層24と終端ブロツク3
2との関係と同様に第2のスペーサ・コネクタ2
4が第1のシート1の頂部に配置される。第2載
面間スペーサ・コネクタ層24の大きな接点領域
28と第1の面間スペーサ・コネクタ層24の小
さな接点領域27が接触する。これら2つの層の
間には、導電領域と放電破壊領域を有する第1の
シート1が介挿される。第2の面間スペーサ・コ
ネクタ層24の頂部には、非導電性基体4が下の
面間スペーサ・コネクタ層24と対向するように
第2のシート1が配置される。この第2の面間ス
ペーサ・コネクタ層24のスタツド26は第2の
シート1の孔2に入り込むことができる。
ついて説明する。終端ブロツク32の頂部には大
きな接触領域28が終端ブロツク32の領域28
と同寸法の接触パツド34上に載置されるように
第1の面間スペーサ・コネクタ層24が配置され
る。この第1の面間スペーサ・コネクタ層24の
頂部には非導電性基体4が下のスペーサ・コネク
タ層24と対向するように第1のシート1が配置
される。小さな接点領域27を有するスタツド2
6はシート1の孔2に入り込む。次ぎに、第1の
面間スペーサ・コネクタ層24と終端ブロツク3
2との関係と同様に第2のスペーサ・コネクタ2
4が第1のシート1の頂部に配置される。第2載
面間スペーサ・コネクタ層24の大きな接点領域
28と第1の面間スペーサ・コネクタ層24の小
さな接点領域27が接触する。これら2つの層の
間には、導電領域と放電破壊領域を有する第1の
シート1が介挿される。第2の面間スペーサ・コ
ネクタ層24の頂部には、非導電性基体4が下の
面間スペーサ・コネクタ層24と対向するように
第2のシート1が配置される。この第2の面間ス
ペーサ・コネクタ層24のスタツド26は第2の
シート1の孔2に入り込むことができる。
異なつた面間の接触すなわち主面に垂直な方向
の接触を行うために、ガイド・ブロツク33及び
終端ブロツク32はばね37のバイアス力の下に
ピン36がすべてのエラストマー29を第4図に
示された位置に押すように配置される。この位置
において、大きな接点領域接触28はパツド34
に接触し、小さな接点領域27及び大きな接点領
域28は互に接触し、大きな接点領域28はシー
ト1の導電材3の非放電破壊領域に接触し、ガイ
ド・ブロツク33のピン36はシート1の導電材
3だけでなく上部の面間スペーサ・コネクタ層2
4の小さな接触領域27に接触する。小さな接点
領域27と大きな接点領域28との間又は大きな
接点領域28と等しい圧力領域を有するピン36
と小さな接点領域27との間にクランプされたシ
ート1は、これらのシートが配置される面間の電
気的連続性の形成に寄与することもあればしない
こともある。これはクランプされた領域にシート
1の導電層3が存在するか否かに依存する。
の接触を行うために、ガイド・ブロツク33及び
終端ブロツク32はばね37のバイアス力の下に
ピン36がすべてのエラストマー29を第4図に
示された位置に押すように配置される。この位置
において、大きな接点領域接触28はパツド34
に接触し、小さな接点領域27及び大きな接点領
域28は互に接触し、大きな接点領域28はシー
ト1の導電材3の非放電破壊領域に接触し、ガイ
ド・ブロツク33のピン36はシート1の導電材
3だけでなく上部の面間スペーサ・コネクタ層2
4の小さな接触領域27に接触する。小さな接点
領域27と大きな接点領域28との間又は大きな
接点領域28と等しい圧力領域を有するピン36
と小さな接点領域27との間にクランプされたシ
ート1は、これらのシートが配置される面間の電
気的連続性の形成に寄与することもあればしない
こともある。これはクランプされた領域にシート
1の導電層3が存在するか否かに依存する。
開発中の回路のためのいわゆるワイヤリング・
リストが開発者によつて設計され、どのピンとど
のピンを接続しなければならないかを示す適当な
値が示されれば、シート1に所要の導電路を作り
出すために該導電路に隣接した領域を選択的に放
電破壊するようにヘツド20の適当な電極を付勢
するとともにヘツド20の下のシート1を給送す
る制御は、容易に変更でき、新たに別の異なつた
層を容易に作り出すことができる。従つて、回路
要素間の接続の変更は、1枚のシート、数枚のシ
ート又はシートの組全体を再印刷しこれらを終端
ブロツク32とガイド・ブロツク33との間で再
組立することにより簡単に行うことができる。従
つて、最初の回路設計と最後の回路設計の間のタ
ーンアラウンド時がより短かくなる。
リストが開発者によつて設計され、どのピンとど
のピンを接続しなければならないかを示す適当な
値が示されれば、シート1に所要の導電路を作り
出すために該導電路に隣接した領域を選択的に放
電破壊するようにヘツド20の適当な電極を付勢
するとともにヘツド20の下のシート1を給送す
る制御は、容易に変更でき、新たに別の異なつた
層を容易に作り出すことができる。従つて、回路
要素間の接続の変更は、1枚のシート、数枚のシ
ート又はシートの組全体を再印刷しこれらを終端
ブロツク32とガイド・ブロツク33との間で再
組立することにより簡単に行うことができる。従
つて、最初の回路設計と最後の回路設計の間のタ
ーンアラウンド時がより短かくなる。
ガイド・ブロツク33、面間スペーサ・コネク
タ24は1回だけ組立ればよく再使用可能であ
る。異なつた回路接続に従つて異なつた線形態を
示すシート1は変更でき、各変更毎に置換され
る。しかし、前述のように、これらの変更は新た
なシートをプリントすなわち放電破壊することに
よつて容易に行うことができる。シート1中の孔
2の配列パターンは通常使用される印刷回路板の
孔の配列パターンであることが好ましい。このこ
とは、通常の回路要素の端子がこのパターンに一
致することを意味する。面間スペーサ・コネクタ
層中のコネクタ、ガイド・ブロツク33中のピン
36、終端ブロツク32中のコネクタ・パツド3
4及び受け口35は同じパターンで配列される。
タ24は1回だけ組立ればよく再使用可能であ
る。異なつた回路接続に従つて異なつた線形態を
示すシート1は変更でき、各変更毎に置換され
る。しかし、前述のように、これらの変更は新た
なシートをプリントすなわち放電破壊することに
よつて容易に行うことができる。シート1中の孔
2の配列パターンは通常使用される印刷回路板の
孔の配列パターンであることが好ましい。このこ
とは、通常の回路要素の端子がこのパターンに一
致することを意味する。面間スペーサ・コネクタ
層中のコネクタ、ガイド・ブロツク33中のピン
36、終端ブロツク32中のコネクタ・パツド3
4及び受け口35は同じパターンで配列される。
シート1の孔2は、その直径が0.762mm(0.03
インチ)で2.54mm(0.1インチ)離隔される。ス
タツド26及び小さな接点領域27の直径は、孔
2の直径よりわずかに小さい。大きな接点領域2
8の直径は1.27mm(0.05インチ)に選択され、正
方形状の焼尽領域8の1辺の長さは約1.78mm
(0.07インチ)であり、ストライプ18及び19
の幅は0.254mm(0.01インチ)に選択される。こ
れらはいずれも一例であり、本発明はこれに限定
されるわけではない。
インチ)で2.54mm(0.1インチ)離隔される。ス
タツド26及び小さな接点領域27の直径は、孔
2の直径よりわずかに小さい。大きな接点領域2
8の直径は1.27mm(0.05インチ)に選択され、正
方形状の焼尽領域8の1辺の長さは約1.78mm
(0.07インチ)であり、ストライプ18及び19
の幅は0.254mm(0.01インチ)に選択される。こ
れらはいずれも一例であり、本発明はこれに限定
されるわけではない。
例えば、終端ブロツク32は面間スペーサ・コ
ネクタ層24のスタツド26を担持する側と同じ
である回路要素の反対側に構成を有することがで
きるので、第1のシート1を終端ブロツク32上
に直接配置することができる。
ネクタ層24のスタツド26を担持する側と同じ
である回路要素の反対側に構成を有することがで
きるので、第1のシート1を終端ブロツク32上
に直接配置することができる。
第1図は格子パターン状に配列された孔、及び
2つの孔の間の導電体を形成する絶縁領域を形成
するように焼尽される導電層部分を含む本発明に
より作り出され使用されるシートの例の一部を示
す平面図、第2図は第1図と同様の格子パターン
で配列されたコネクタとその間の弾性エラストマ
ー領域を有する面間スペーサ・コネクタ層を示す
平面図、第3図はコネクタの異なつた寸法の接点
領域、面間スペーサ・コネクタ層の担持体及びこ
れに取り付けられたエラストマーを示す第2図の
線3―3に沿う断面図、第4図は導電層が2つの
面間スペーサ・コネクタ層と組み合わされる絶縁
領域を担持する2つのシートの積層体が接触パツ
ド及び受け口を有する終端ブロツクと個別的にバ
イアスされたピンを有する圧力ブロツクとの間に
保持されているところを示す断面図である。 1……シート、2……孔、3……導電層、5…
…導電路、20……放電破壊ヘツド、22,23
……接点領域、24……面間スペーサ・コネクタ
層、25……本体コア部、26……スタツド、2
7……小接点領域、28……大接点領域。
2つの孔の間の導電体を形成する絶縁領域を形成
するように焼尽される導電層部分を含む本発明に
より作り出され使用されるシートの例の一部を示
す平面図、第2図は第1図と同様の格子パターン
で配列されたコネクタとその間の弾性エラストマ
ー領域を有する面間スペーサ・コネクタ層を示す
平面図、第3図はコネクタの異なつた寸法の接点
領域、面間スペーサ・コネクタ層の担持体及びこ
れに取り付けられたエラストマーを示す第2図の
線3―3に沿う断面図、第4図は導電層が2つの
面間スペーサ・コネクタ層と組み合わされる絶縁
領域を担持する2つのシートの積層体が接触パツ
ド及び受け口を有する終端ブロツクと個別的にバ
イアスされたピンを有する圧力ブロツクとの間に
保持されているところを示す断面図である。 1……シート、2……孔、3……導電層、5…
…導電路、20……放電破壊ヘツド、22,23
……接点領域、24……面間スペーサ・コネクタ
層、25……本体コア部、26……スタツド、2
7……小接点領域、28……大接点領域。
Claims (1)
- 【特許請求の範囲】 1 非導電性基体上に形成された放電破壊可能な
導電層と、前記非導電性基体及び導電層の双方を
貫通する孔とをそれぞれ有する1枚又はそれより
多くのシートから回路板を製造する方法におい
て、 (a) 前記各シートの少なくとも2つの孔の間を接
続するほかから絶縁された導電領域を形成する
ために、面間接続には使用されない前記孔の縁
部に隣接した所定領域と該接続される少なくと
も2つの孔の縁部に隣接した所定領域の前記導
電層を焼尽させる工程と、 (b) 前記シートの孔内に入りこむことができるよ
うに突出した頂部をもつコネクタを有するスペ
ーサ・コネクタ層を、上記工程により焼尽され
たシート間に、該コネクタの頂部が前記シート
の孔内に入りこむように介在配置する工程とを
含み、 (c) 前記コネクタの頂部とは反対側の端部は、対
接する前記シートの前記導電層のうち前記孔に
隣接した領域に接触するように前記孔よりも大
きく形成され、 (d) 前記シートの前記孔の縁部に隣接した焼尽さ
れた所定領域は、前記コネクタの頂部とは反対
側の端部が、前記シートの前記ほかから絶縁さ
れた導電領域以外の導電領域に接触しないよう
な広さにわたつて形成される、 回路板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/510,540 US4587727A (en) | 1983-07-05 | 1983-07-05 | System for generating circuit boards using electroeroded sheet layers |
| US510540 | 1983-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6021590A JPS6021590A (ja) | 1985-02-02 |
| JPS6367357B2 true JPS6367357B2 (ja) | 1988-12-26 |
Family
ID=24031168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59028812A Granted JPS6021590A (ja) | 1983-07-05 | 1984-02-20 | 回路板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4587727A (ja) |
| EP (1) | EP0130430B1 (ja) |
| JP (1) | JPS6021590A (ja) |
| DE (1) | DE3469982D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050273999A1 (en) * | 2004-06-09 | 2005-12-15 | General Electric Company | Method and system for fabricating components |
| CN101795531A (zh) * | 2010-03-11 | 2010-08-04 | 深圳和而泰智能控制股份有限公司 | 邮票孔连接结构、电路板及电路板分割方法 |
| JP6541837B1 (ja) * | 2018-05-01 | 2019-07-10 | 億奇生物科技責任有限公司Aidmics Biotechnology (Hk) Co., Limited | 手作りの回路基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484935A (en) * | 1965-07-28 | 1969-12-23 | Western Electric Co | Method of producing electrical circuit assemblies having through connectors |
| US3470612A (en) * | 1966-11-14 | 1969-10-07 | Texas Instruments Inc | Method of making multilayer circuit boards |
| FR1541719A (fr) * | 1967-07-17 | 1968-10-11 | Csf | éléments magnétiques intégrés à structure feuilletée |
| JPS5026021A (ja) * | 1973-07-06 | 1975-03-18 | ||
| LU72278A1 (ja) * | 1975-04-14 | 1977-02-03 | ||
| DE2553385A1 (de) * | 1975-11-27 | 1977-06-08 | Siemens Ag | Verfahren zum herstellen von praezisen mustern in duennen metallisierungen auf kunststoffolien |
| US4056773A (en) * | 1976-08-25 | 1977-11-01 | Sullivan Donald F | Printed circuit board open circuit tester |
| JPS55138291A (en) * | 1979-04-11 | 1980-10-28 | Alps Electric Co Ltd | Substrate for mounting electric parts |
| JPS56101672U (ja) * | 1979-12-28 | 1981-08-10 | ||
| JPS5780793A (en) * | 1980-11-07 | 1982-05-20 | Mitsubishi Electric Corp | Method of producing printed circuit board |
| FR2512315A1 (fr) * | 1981-09-02 | 1983-03-04 | Rouge Francois | Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application |
-
1983
- 1983-07-05 US US06/510,540 patent/US4587727A/en not_active Expired - Fee Related
-
1984
- 1984-02-20 JP JP59028812A patent/JPS6021590A/ja active Granted
- 1984-06-15 EP EP84106836A patent/EP0130430B1/en not_active Expired
- 1984-06-15 DE DE8484106836T patent/DE3469982D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130430A2 (en) | 1985-01-09 |
| EP0130430B1 (en) | 1988-03-16 |
| US4587727A (en) | 1986-05-13 |
| JPS6021590A (ja) | 1985-02-02 |
| EP0130430A3 (en) | 1986-04-30 |
| DE3469982D1 (en) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3903594A (en) | Method of making electrographic recording heads employing printed circuit techniques | |
| US5459500A (en) | Charge plate connectors and method of making | |
| JPH0250589B2 (ja) | ||
| JPH06283839A (ja) | 支持された突出した構造の電気相互接続 | |
| US3267485A (en) | Electrode printing assembly | |
| KR100397388B1 (ko) | 라인형서멀프린트헤드및라인형서멀프린트헤드장치 | |
| US6217373B1 (en) | Thin-film electrical termination and method for making | |
| US3235942A (en) | Electrode assemblies and methods of making same | |
| US3808675A (en) | Method of making pin electrodes for electrostatic recording | |
| JPS6367357B2 (ja) | ||
| US4074109A (en) | Thermal print bar | |
| US3485934A (en) | Circuit board | |
| GB2050948A (en) | Writing head for an electrostatic point printer | |
| CA1089919A (en) | Electrographic recording head | |
| EP0001158B1 (en) | Electro-erosion print head assembly and method of manufacture thereof | |
| US4052714A (en) | Electrographic recording head having an integral recording electrode cleaning means | |
| US20030000820A1 (en) | Membrane switch circuit layout and method for manufacturing | |
| JP3167262B2 (ja) | ライン型サーマルプリントヘッド | |
| CA1073960A (en) | Thermal print bar | |
| US4502062A (en) | Apparatus for recording data on a recording carrier | |
| US5170189A (en) | Electrostatic latent image forming device with integral feeder terminal connection | |
| JP2829402B2 (ja) | チップキャリヤ用コネクタ | |
| JPH0682572B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH061821Y2 (ja) | 熱印刷装置 | |
| JP3844188B2 (ja) | アクチュエータユニット及びインクジェット式記録ヘッド |