Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS637045B2 - - Google Patents
[go: Go Back, main page]

JPS637045B2 - - Google Patents

Info

Publication number
JPS637045B2
JPS637045B2 JP54052042A JP5204279A JPS637045B2 JP S637045 B2 JPS637045 B2 JP S637045B2 JP 54052042 A JP54052042 A JP 54052042A JP 5204279 A JP5204279 A JP 5204279A JP S637045 B2 JPS637045 B2 JP S637045B2
Authority
JP
Japan
Prior art keywords
transistors
transistor
bias
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54052042A
Other languages
Japanese (ja)
Other versions
JPS55145409A (en
Inventor
Shigero Sumida
Mamoru Yamaguchi
Isamu Okui
Ryuji Kishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Denzai KK
Original Assignee
Toshiba Denzai KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Denzai KK filed Critical Toshiba Denzai KK
Priority to JP5204279A priority Critical patent/JPS55145409A/en
Publication of JPS55145409A publication Critical patent/JPS55145409A/en
Publication of JPS637045B2 publication Critical patent/JPS637045B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、出力側から電圧を印加されたときに
トランジスタに過大な電流が流れることを防止す
る電力増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power amplifier that prevents excessive current from flowing through a transistor when a voltage is applied from the output side.

従来、放送システムに於いてスピーカーの数が
多い場合など、出力の大きな電力増幅器が要求さ
れるときは、一個の電力増幅器によつて上記要求
を満たすのではなく、小容量の電力増幅器を複数
個並列に接続することによつて、上記要求に応じ
ることが一般におこなわれている。このようなも
のは、増幅器単体の重量を小さくできるので、製
造、管理、運搬等において有利である。
Conventionally, when a large output power amplifier is required, such as when a broadcast system has a large number of speakers, multiple small-capacity power amplifiers are used instead of a single power amplifier to satisfy the above requirements. The above requirements are generally met by connecting them in parallel. Such a device is advantageous in manufacturing, management, transportation, etc. because the weight of the amplifier itself can be reduced.

しかしながら、この複数個の増幅器を並列に接
続したものには次のような欠点がある。すなわ
ち、複数個のうちの一部の電力増幅器が故障等に
より、所期の信号を出力しなくなると、他の正常
な増幅器の出力が故障した増幅器の出力側から加
えられて(以下これを逆ドライブという。)電力
増幅用素子としてのトランジスタは大きな電力を
消費する。これにより正常な電力増幅器にとつて
は負荷インピーダンスが減少し過負荷となるの
で、この正常な増幅器も故障するという欠点があ
つた。特に負帰還回路を有する増幅器であると、
出力端から信号を加えられた場合、出力端に加え
られた信号と、負帰環回路を介して増幅器で増幅
された信号とは逆の位相であるから、この増幅器
の出力側からみた内部インピーダンスは非常に低
くなり、他の正常な増幅器にとつて異常な過負荷
になるものであつた。
However, this configuration in which a plurality of amplifiers are connected in parallel has the following drawbacks. In other words, if some of the power amplifiers out of multiple power amplifiers fail to output the desired signal due to a malfunction or the like, the outputs of the other normal amplifiers are added from the output side of the failed amplifier (hereinafter referred to as reverse). Transistors as power amplification elements consume a large amount of power. As a result, the load impedance of a normal power amplifier decreases and overload occurs, resulting in a problem that even this normal amplifier breaks down. Especially if it is an amplifier with a negative feedback circuit,
When a signal is applied from the output end, the signal applied to the output end and the signal amplified by the amplifier via the negative feedback loop are in opposite phase, so the internal impedance seen from the output side of this amplifier was so low that it would overload an otherwise normal amplifier.

また、故障した増幅器を切離すことによつて、
上記欠点を解決しようとするものが特公昭44−
15254号公報に示されている。しかし、このもの
は、増幅器の故障を検知する構成に問題がある。
すなわち、増幅器の故障はたとえば増幅用素子の
故障、ヒユーズ断線、電源回路の故障あるいは入
力部の故障等あらゆるものが起り得るが、これら
全ての故障を一種類の故障検知器(たとえば電流
制限リレー)で検知するこことは困難であり、自
然各種の故障検知器が必要となり、構成の複雑化
はまぬがれないものである。
Also, by disconnecting the failed amplifier,
The one that attempts to solve the above drawbacks is
This is shown in Publication No. 15254. However, this method has a problem with the configuration for detecting amplifier failure.
In other words, amplifier failures can be caused by a variety of things, such as failures in the amplification elements, blown fuses, failures in the power supply circuit, or failures in the input section, but all of these failures can be detected by one type of failure detector (for example, a current-limiting relay). However, it is difficult to detect this problem by using various fault detectors, and the configuration inevitably becomes complicated.

本発明は、上記従来装置の欠点を解消するため
になされたもので、構成が簡単でありながら電力
増幅器のあらゆる故障に対応して、故障した増幅
器が他の正常な電力増幅器にとつて過負荷となら
ず、したがつて正常な他の電力増幅器を故障させ
ることのない電力増幅器を提供することを目的と
するものである。
The present invention has been made in order to eliminate the drawbacks of the above-mentioned conventional devices, and while having a simple configuration, it can cope with any failure of a power amplifier and prevents a failed amplifier from overloading other normal power amplifiers. Therefore, it is an object of the present invention to provide a power amplifier that does not cause failure of other normal power amplifiers.

本発明は故障した電力増幅器が所期の信号を出
力し得ず、逆ドライブを加えられたとき、トラン
ジスタに流れようとする短絡電流を制限すること
により、並列接続された他の正常な電力増幅器に
とつて過負荷にならないようにしたことを特徴と
するものである。
When a failed power amplifier fails to output the desired signal and is reverse driven, the present invention limits the short-circuit current that tends to flow through the transistor, thereby allowing other normal power amplifiers connected in parallel to It is characterized by the fact that it does not overload the vehicle.

以下本発明の一実施例を図を参照して説明す
る。A1,A2,……Anはそれぞれ電力増幅器
であり、並列接続されている。これら増幅器A
1,A2,……Anは全て同じものであるので、
A1のみ構成を詳細に示し、他に省略してある。
1は入力信号端子であり、2は出力端子である。
3は前記入力信号端子1に接続したドライバ増幅
回路であり、この増幅回路3の出力端子をドライ
バトランス4の1次巻線に接続している。これら
ドライバ増幅回路3およびドライバトランス4は
入力信号回路Iを形成している。前記増幅回路3
は、ヒユーズF1を介して電源5に接続されてい
る。6,7は第1のトランジスタで、それぞれの
コレクタを前記電源5のプラス極に接続されてい
る。また、それぞれのエミツタにはインピーダン
ス素子8,9出力トランス10の1次巻線を順次
接続し、この1次巻線の中間点を前記電源5のマ
イナス極におのおのヒユーズF2,F3を介して
接続している。これら第1のトランジスタ6,7
のベース・エミツタには前記入力信号回路Iから
入力信号が供給される。11,12はそれぞれバ
イアス回路で、前記各第1のトランジスタ6,7
に対応して設けられている。これらバイアス回路
11,12は前記電源5から各第1のトランジス
タ6,7に常時所定量のバイアスを供給すること
によつて、前記第1のトランジスタ6,7をその
VBE―IC特性が直線となる領域で作動させ、もつ
て、クロスオーバひずみをなくすためのものであ
る。したがつて、トランジスタ6,7に入力信号
回路Iから入力信号が供給されていないときで
も、これらバイアス回路11,12によつてわず
かな、ベース電流が流れ、このため、わずかなコ
レクタ電流が流れる。しかしながら、このバイア
ス値はわずかでよく、トランジスタ6,7が図示
極性の入力信号を供給されてオンし、出力トラン
ス10の1次巻線に電圧が生じているとき(たと
えば図において、トランジスタ6がオンして1次
巻線に図示極性の電圧が生じているとき)には、
図示C点(D点)の電位がA点(B点)の電位を
超えることはないようになされているものであ
る。これら各バイアス回路11,12はそれぞれ
抵抗13,14と、互いに共通の抵抗15と、逆
流防止用の第1のダイオード16,17とで構成
されている。18,19は第2のダイオードで、
前記第1のトランジスタ6,7のコレクタ・エミ
ツタ間に、コレクタ・エミツタと逆極性となるよ
うに接続されている。なお、本実施例ではトラン
ジスタ6,7およびインピーダンス素子8,9の
直列回路と並列に第2のダイオード18,19を
接続しているもので、本発明は本実施例のものを
含むものである。このような第2のダイオード1
8,19は、前記第1のトランジスタ6,7のコ
レクタ・エミツタ間に逆電圧が加わるのを防ぎ、
電源5にバイパスさせるためのものである。2
0,21は第2のトランジスタで、前記第1のト
ランジスタ6,7に対応して設けられている。す
なわち、これら第2のトランジスタ20,21
は、コレクタ・エミツタを前記出力トランス10
の1次巻線およびインピーダンス素子8,9の接
続点A点(B点)と、前記バイアス回路11,1
2によるバイアス供給点C点(D点)との間に設
けられている。また、ベースを第1のトランジス
タ6,7のベースに接続されている。22,23
は逆流防止用の第3のダイオードである。そし
て、前述のように入力信号回路Iから入力信号を
供給されて、電力増幅器A1が正常に作動し第1
のトランジスタ6または7がオンしているとき
は、出力トランス10の1次巻線にはピーク値が
電源5の電圧に近い電圧が生じるから、図のC点
またはD点の電位が図のA点またはB点の電位よ
り高くならないように設定されている。
An embodiment of the present invention will be described below with reference to the drawings. A1, A2, . . . An are power amplifiers, and are connected in parallel. These amplifiers A
1, A2, ...An are all the same, so
Only A1 shows the configuration in detail, and the others are omitted.
1 is an input signal terminal, and 2 is an output terminal.
3 is a driver amplifier circuit connected to the input signal terminal 1, and the output terminal of this amplifier circuit 3 is connected to the primary winding of a driver transformer 4. These driver amplifier circuit 3 and driver transformer 4 form an input signal circuit I. The amplifier circuit 3
is connected to power supply 5 via fuse F1. Reference numerals 6 and 7 indicate first transistors, each having its collector connected to the positive terminal of the power source 5. In addition, impedance elements 8 and 9 are connected to the primary windings of an output transformer 10 in sequence, and the intermediate point of the primary windings is connected to the negative pole of the power source 5 via fuses F2 and F3, respectively. are doing. These first transistors 6, 7
An input signal is supplied from the input signal circuit I to the base emitter of. 11 and 12 are bias circuits, respectively, and each of the first transistors 6 and 7
It is set up correspondingly. These bias circuits 11 and 12 constantly supply a predetermined amount of bias to each of the first transistors 6 and 7 from the power supply 5, thereby controlling the first transistors 6 and 7.
This is to operate in a region where the V BE - I C characteristics are linear, thereby eliminating crossover distortion. Therefore, even when the transistors 6 and 7 are not supplied with an input signal from the input signal circuit I, a small base current flows through these bias circuits 11 and 12, and therefore a small collector current flows. . However, this bias value may be small, and when transistors 6 and 7 are turned on by being supplied with an input signal of the polarity shown, and a voltage is present in the primary winding of output transformer 10 (for example, in the figure, transistor 6 is (when it is turned on and a voltage of the polarity shown is occurring in the primary winding),
This is done so that the potential at point C (point D) in the figure does not exceed the potential at point A (point B). Each of these bias circuits 11 and 12 includes resistors 13 and 14, a common resistor 15, and first diodes 16 and 17 for preventing backflow. 18 and 19 are second diodes,
It is connected between the collectors and emitters of the first transistors 6 and 7 so that the polarity is opposite to that of the collectors and emitters. In this embodiment, second diodes 18 and 19 are connected in parallel with the series circuit of transistors 6 and 7 and impedance elements 8 and 9, and the present invention includes this embodiment. A second diode 1 like this
8 and 19 prevent a reverse voltage from being applied between the collector and emitter of the first transistors 6 and 7;
This is for bypassing the power supply 5. 2
Reference numerals 0 and 21 designate second transistors, which are provided corresponding to the first transistors 6 and 7. That is, these second transistors 20, 21
The collector emitter is connected to the output transformer 10.
and the connection point A (point B) between the primary winding and the impedance elements 8 and 9, and the bias circuits 11 and 1.
2 and the bias supply point C (point D). Further, its base is connected to the bases of the first transistors 6 and 7. 22, 23
is the third diode for backflow prevention. Then, as described above, the input signal is supplied from the input signal circuit I, and the power amplifier A1 operates normally.
When transistor 6 or 7 is on, a voltage whose peak value is close to the voltage of power supply 5 is generated in the primary winding of output transformer 10, so that the potential at point C or D in the figure is equal to A in the figure. It is set so that the potential does not become higher than the potential at point or point B.

次に本実施例の作用を述べる。すべての増幅器
A1,……Anが正常であるときは、入力信号端
子1からの信号に応じてドライバトランス4の2
次巻線には正、負交互に入力信号が発生し、第1
のトランジスタ6,7は交互に作動し、出力トラ
ンス10に増幅信号を発生させる。すなわち、ド
ライバトランス4に図示極性の信号があらわれる
と、一方の第1のトランジスタ6のベースにはエ
ミツタに対し正方向の信号が加わるので作動し、
電源5―ヒユーズF1―第1のトランジスタ6―
インピーダンス素子8―出力トランス10の1次
巻線―ヒユーズF2―電源5の回路に電流が流れ
る。他方の第1のトランジスタ7は、ベースにエ
ミツタに対して負方向の信号を加えられるので作
動しない。また、このとき、第2のトランジスタ
20もオンしてそのコレクタ・エミツタに電流が
流れようとするが、そのコレクタ電位は、バイア
ス回路11によつて固定されているとともに、そ
のエミツタ電位は第1のトランジスタ6が作動す
ることにより、出力トランス10の1次巻線の図
中A点の電位が高くなつて、図中C点の電位より
高くなるので、前記コレクタ・エミツタ電流は流
れない。つぎに、ドライバトランス4に逆極性の
信号があらわれると、今度は一方の第1のトラン
ジスタ6が不作動となり、他方の第1のトランジ
スタ7が作動する。このようにして、すべての電
力増幅器A1,……Anが作動して所期の信号を
出力するから、出力端子2には合計の出力があら
われる。
Next, the operation of this embodiment will be described. When all amplifiers A1, ...An are normal, driver transformer 4's 2
Positive and negative input signals are generated alternately in the next winding, and the first
The transistors 6 and 7 operate alternately to cause the output transformer 10 to generate an amplified signal. That is, when a signal of the polarity shown appears in the driver transformer 4, a signal in the positive direction is applied to the base of the first transistor 6 to the emitter, so it is activated.
Power supply 5 - Fuse F1 - First transistor 6 -
A current flows through the impedance element 8 - the primary winding of the output transformer 10 - the fuse F2 - the power supply 5 circuit. The other first transistor 7 does not operate because a negative signal is applied to its base and emitter. At this time, the second transistor 20 is also turned on and a current attempts to flow between its collector and emitter, but its collector potential is fixed by the bias circuit 11, and its emitter potential is the same as that of the first transistor. When transistor 6 operates, the potential at point A in the figure of the primary winding of output transformer 10 becomes higher than the potential at point C in the figure, so that the collector-emitter current does not flow. Next, when a signal of the opposite polarity appears on the driver transformer 4, one first transistor 6 becomes inactive, and the other first transistor 7 becomes active. In this way, all the power amplifiers A1, . . . An operate and output the desired signals, so that a total output appears at the output terminal 2.

ついで、たとえば電力増幅器A1がドライバ増
幅回路3の故障により信号を出力しなくなると、
その出力トランス10の2次巻線には他の正常な
電力増幅器の出力が加わる。たとえば図示極性の
電圧が加わると、1次巻線にも電圧があらわれ、
各トランジスタ6,7に印加されることになる。
したがつて、一方の第1のトランジスタ6はオン
しないが、他方の第1のトランジスタ7はエミツ
タがバイアス回路12により固定されているベー
スの電位より低電位となるためオンしようとす
る。このため、電源5―ヒユーズF1―第1のト
ランジスタ7―インピーダンス素子9―出力トラ
ンス10の1次巻線―ヒユーズF3―電源5の閉
回路が形成され、多大な電流が流れようとする。
しかしながら、このとき、第2のトランジスタ2
1は、第1のトランジスタ7のエミツタ電位がそ
のベース電位より低下すると同様に、エミツタ電
位がベース電位より低下するから、オンする。こ
の結果、電源5―ヒユーズF1―抵抗14―ダイ
オード23―第2のトランジスタ21―出力トラ
ンス10の1次巻線―ヒユーズF3―電源5の回
路を形成する。この結果、第1のトランジスタ7
のバイアスを低下させ、ベース電流を制限する。
したがつて、第1のトランジスタ7に多大な電流
が流れることを防止できる。なお、第2のトラン
ジスタ21に流れる電流については、抵抗14が
限流作用を行なう。図示と逆極性の電圧があらわ
れた場合は、一方の第1のトランジスタ6におい
て同様な作用により、多大な電流の通流を防止す
るものである。したがつて、故障している電力増
幅器A1において消費電力はわずかであり、他の
正常な電力増幅器にとつて過負荷となることはな
いのである。
Then, for example, if the power amplifier A1 stops outputting a signal due to a failure in the driver amplifier circuit 3,
The output of another normal power amplifier is applied to the secondary winding of the output transformer 10. For example, when a voltage with the polarity shown is applied, voltage also appears in the primary winding,
It will be applied to each transistor 6, 7.
Therefore, one first transistor 6 does not turn on, but the other first transistor 7 tries to turn on because its emitter has a lower potential than the base fixed by the bias circuit 12. Therefore, a closed circuit of power supply 5 - fuse F1 - first transistor 7 - impedance element 9 - primary winding of output transformer 10 - fuse F3 - power supply 5 is formed, and a large amount of current tends to flow.
However, at this time, the second transistor 2
1 turns on because the emitter potential of the first transistor 7 falls below its base potential, similarly to when the emitter potential of the first transistor 7 falls below its base potential. As a result, a circuit including power supply 5 - fuse F1 - resistor 14 - diode 23 - second transistor 21 - primary winding of output transformer 10 - fuse F3 - power supply 5 is formed. As a result, the first transistor 7
bias and limit base current.
Therefore, it is possible to prevent a large amount of current from flowing through the first transistor 7. Note that the resistor 14 performs a current limiting effect on the current flowing through the second transistor 21. When a voltage with a polarity opposite to that shown in the figure appears, a similar effect occurs in one of the first transistors 6 to prevent a large amount of current from flowing. Therefore, power consumption in the failed power amplifier A1 is small, and other normal power amplifiers are not overloaded.

またたとえば第1のトランジスタ6,7のコレ
クタ・エミツタ間が破壊して、短絡した場合は、
ヒユーズF2,F3が断線し、その増幅器を保護
するとともに、逆ドライブ信号を断にでき、正常
な増幅器に対し過負荷とならない。
For example, if the collector-emitter of the first transistors 6 and 7 is broken and short-circuited,
Fuses F2 and F3 are disconnected to protect the amplifier, and the reverse drive signal can be disconnected, so that normal amplifiers are not overloaded.

なお、他の電力増幅器が故障しても同様に作用
することは明らかである。また、故障の内容も、
ドライバ増幅回路の故障でなく、たとえばいずれ
かの増幅用素子の破壊、電源回路の故障、あるい
はヒユーズ断線であつても、要するに所期の信号
を出力し得なくなり、これによつて、出力端から
他の電力増幅器からの出力信号を加えられる点は
同じであり、上述のように作用して、過負荷にな
ることを防止できるのである。
Note that it is clear that the same effect will occur even if other power amplifiers fail. In addition, the details of the failure are
Even if it is not a failure of the driver amplifier circuit, for example, one of the amplification elements is destroyed, the power supply circuit is broken, or a fuse is blown, the expected signal cannot be output, and as a result, the output terminal It is the same in that output signals from other power amplifiers can be added to it, and it functions as described above to prevent overloading.

なお、本発明は上記実施例に限定されず、種々
の変形を可とするものである。たとえば、本発明
の電力増幅器は単体で用いてもさしつかえないも
ので、単体で用いる場合および複数個を並列接続
して用いる場合の両方に適用可能なものである。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be modified in various ways. For example, the power amplifier of the present invention can be used alone, and is applicable both when used alone and when a plurality of power amplifiers are connected in parallel.

以上詳述したように、本発明は、出力トランス
に外部から電圧を印加されたとき、第1のトラン
ジスタのバイアスを低下させて、第1のトランジ
スタに多大な電流が流れるのを防止できるもので
ある。このため、複数個を並列接続した場合にお
いて、複数個のうちの1個が故障したときでも、
他の正常な電力増幅器にとつて過負荷になること
がなく、正常な他の電力増幅器を故障させること
がないものである。しかも、構成が頗る簡単で、
あらゆる故障に対応できるものである。
As detailed above, the present invention is capable of reducing the bias of the first transistor and preventing a large amount of current from flowing through the first transistor when a voltage is applied to the output transformer from the outside. be. Therefore, even if one of the multiple units fails when multiple units are connected in parallel,
It does not overload other normal power amplifiers and does not cause other normal power amplifiers to malfunction. Moreover, the configuration is extremely simple,
It can handle any kind of breakdown.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を示す一部を省略した回
路図である。 A1,……An…電力増幅器、6,7…第1の
トランジスタ、8,9…インピーダンス素子、1
0…出力トランス、11,12…バイアス回路、
16,17…第1のダイオード、18,19…第
2のダイオード、20,21…第2のトランジス
タ、I…入力信号回路。
The figure is a partially omitted circuit diagram showing an embodiment of the present invention. A1,... An... Power amplifier, 6, 7... First transistor, 8, 9... Impedance element, 1
0... Output transformer, 11, 12... Bias circuit,
16, 17...First diode, 18, 19... Second diode, 20, 21... Second transistor, I... Input signal circuit.

Claims (1)

【特許請求の範囲】 1 それぞれのエミツタ側にインピーダンス素子
および出力トランスの1次巻線を順次接続すると
ともに、それぞれのコレクタ・エミツタを上記イ
ンピーダンス素子および上記1次巻線を介して電
源に互いに並列的に接続された一対の第1のトラ
ンジスタと; それぞれ逆流防止用の第1のダイオードを含み
上記電源から上記各第1のトランジスタのベース
に常時所定量のバイアスを供給する一対のバイア
ス回路と; 上記各第1のトランジスタのベースに入力信号
を供給する入力信号回路と; 上記各第1のトランジスタのコレクタ・エミツ
タと並列にこれらコレクタ・エミツタと逆極性に
接続された一対の第2のダイオードと; 上記各1次巻線およびインピーダンス素子の接
続点と、上記各第1のトランジスタへの上記バイ
アス回路によるバイアス供給点との間にコレク
タ・エミツタを設けられるとともに、ベースを上
記第1のトランジスタのベースに接続され、上記
出力トランスに外部から電圧を印加されて上記1
次巻線に電圧が誘起されたときオンして上記第1
のトランジスタのバイアスを低下させる一対の第
2のトランジスタと; を具備したことを特徴とする電力増幅器。
[Claims] 1. An impedance element and a primary winding of an output transformer are sequentially connected to each emitter side, and each collector/emitter is connected in parallel to a power supply via the impedance element and the primary winding. a pair of bias circuits each including a first diode for backflow prevention and constantly supplying a predetermined amount of bias from the power supply to the base of each of the first transistors; an input signal circuit that supplies an input signal to the base of each of the first transistors; a pair of second diodes connected in parallel with the collector and emitter of each of the first transistors and having opposite polarity; ; A collector-emitter is provided between the connection point of each of the primary windings and the impedance element and a bias supply point of the bias circuit to each of the first transistors, and the base is connected to the base of the first transistor. It is connected to the base, and a voltage is applied to the output transformer from the outside.
When a voltage is induced in the next winding, it turns on and the first
A power amplifier comprising: a pair of second transistors that reduce the bias of the transistors;
JP5204279A 1979-04-28 1979-04-28 Power amplifier Granted JPS55145409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5204279A JPS55145409A (en) 1979-04-28 1979-04-28 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5204279A JPS55145409A (en) 1979-04-28 1979-04-28 Power amplifier

Publications (2)

Publication Number Publication Date
JPS55145409A JPS55145409A (en) 1980-11-13
JPS637045B2 true JPS637045B2 (en) 1988-02-15

Family

ID=12903751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5204279A Granted JPS55145409A (en) 1979-04-28 1979-04-28 Power amplifier

Country Status (1)

Country Link
JP (1) JPS55145409A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868383A (en) * 1988-09-08 1989-09-19 Eastman Kodak Company Linear integrating cavity light source used for generating an intense beam of light

Also Published As

Publication number Publication date
JPS55145409A (en) 1980-11-13

Similar Documents

Publication Publication Date Title
US6215356B1 (en) Power amplifier arrangement
JP3320486B2 (en) Power amplifier protection circuit
US5029299A (en) Power amplifier with current limiting means
JPS637045B2 (en)
JP3470695B2 (en) Switching power supply device and electronic device using the same
JP2008035596A (en) Protective circuit
US6879213B2 (en) Rail to rail class AB output for an amplifier
JP2873643B2 (en) Series regulator protection circuit
JPH0794958A (en) Overload detecting circuit for power amplifier
JP2001284969A (en) Power amplifier
JPH0744400B2 (en) Power amplifier
JP2564637Y2 (en) Protection circuit for load drive circuit
JPS5864517A (en) Control circuit device
JPS6017938Y2 (en) Push-pull amplifier output transistor protection circuit
JPH0431613Y2 (en)
JPH0346579Y2 (en)
JPH04282907A (en) Current limit circuit
JP3354616B2 (en) Integrated circuit with inductive characteristic load control unit
JP2542934Y2 (en) Protection circuit
JP3036980B2 (en) amplifier
JPH0215380Y2 (en)
JPS6110336Y2 (en)
JPH07327355A (en) Protective circuit for switching regulator
JP3578941B2 (en) Fault detection circuit in multiple output low voltage circuit
JPS6231522B2 (en)