Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS637464B2 - - Google Patents
[go: Go Back, main page]

JPS637464B2 - - Google Patents

Info

Publication number
JPS637464B2
JPS637464B2 JP56114716A JP11471681A JPS637464B2 JP S637464 B2 JPS637464 B2 JP S637464B2 JP 56114716 A JP56114716 A JP 56114716A JP 11471681 A JP11471681 A JP 11471681A JP S637464 B2 JPS637464 B2 JP S637464B2
Authority
JP
Japan
Prior art keywords
layer
contact electrode
forming
wiring body
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56114716A
Other languages
English (en)
Other versions
JPS5815250A (ja
Inventor
Kazunori Imaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56114716A priority Critical patent/JPS5815250A/ja
Priority to DE8282303828T priority patent/DE3273569D1/de
Priority to EP82303828A priority patent/EP0070737B1/en
Publication of JPS5815250A publication Critical patent/JPS5815250A/ja
Publication of JPS637464B2 publication Critical patent/JPS637464B2/ja
Priority to US07/165,367 priority patent/US4801559A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半
導体素子表面の平坦化の方法に関する。
LSI、超LSI等のようにパターンがますます微
細化し高集積化された半導体装置の多層配線を形
成する際に、配線の断線や絶縁膜の膜切れの発生
を防止するため素子表面を平坦化することがきわ
めて重要な課題となる。
この目的から第１図ａに示すようにシリコン基
板１上に配設されたアルミニウム等よりなるコン
タクト電極２と、これの周囲に形成された燐シリ
ケートガラス（PSG）層のような絶縁膜３をほ
ぼ同等の高さとして、表面を平坦化することが試
みられた。このような構造を有する微細パターン
を形成するには、リフトオフ法が多く用いられる
が、その場合には図示のようにコンタクト電極２
と絶縁膜３の間に楔状の隙間４が生じる。そのた
めこの上に配線層等を形成した場合には、上記隙
間４の所で配線層の断線を招く。
この難点を除去するため、上記隙間４を液状の
熱硬化性絶縁材料を塗布法により埋める方法が提
唱されている。即ち第１図ｂに見られるごとく、
ポリイミド或いはポリラダー、オルガノシロキサ
ン樹脂のような熱硬化性の樹脂を塗布し、これを
加熱硬化せしめて樹脂膜５を形成し、次いでこれ
をリアクテイブ・スパツタエツチング法のような
ドライエツチング法により丁度その厚さ分程度を
除去して、同図ｃに見られる如くコンタクト電極
２及び絶縁膜３表面を露出させる。
上記処理により隙間４は上述の樹脂層５′によ
り充填され、表面は略平坦化される。そこで同図
ｄに示すようにこの上にアルミニウム（Al）等
よりなる配線体６を形成すれば、配線体６の断線
を生じる恐れはない。
所が上記方法では配線体６とコンタクト電極２
との接触面積が小さいため、この部分の抵抗値が
大きなものとなる。もともと接触面積の小さい微
細パターンにあつてはこの点は特に問題となる。
本発明の目的はコンタクト電極と配線体との接
触面積を減少することなく上記隙間を充填し得る
半導体装置の製造方法を提供することにある。
本発明の特徴は、上記コンタクト電極材料にモ
リブデン、タンタル、チタン、タングステン、白
金並びにこれらの硅化物の中から選ばれた少なく
とも一つを用い、且つ上記隙間をシリコン多結晶
により充填し、しかる後配線体を形成する工程
と、上記シリコン多結晶層と少なくとも前記配線
体とを反応させ一体化する工程とを含むことにあ
る。
以下本発明の一実施例を図面により説明する。
第２図は上記一実施例を製造工程の順に示す要
部断面図であつて、先ず同図ａに示すようにシリ
コン基板１上を被覆する絶縁膜例えばPSG層３
に、所定のパターンに従つて形成されたホトレジ
スト膜１０をマスクとしてコンタクト窓１１を開
口し、次いで上記ホトレジスト膜１０をマスクと
してスパツタ法によりモリブデン（Mo）のよう
な高融点金属を上記コンタクト窓１１内に被着せ
しめ、コンタクト電極１２を形成する。このとき
ホトレジスト膜１０上に被着したMo層１２′は、
ホトレジスト膜１０を除去することにより同図ｂ
に見られる如く同時に除去され、前記第１図ａと
同じ状態が得られる。なお上記コンタクト電極１
２の厚さはPSG層３の厚さとほぼ同等に形成し
ておく。
以上の工程ではコンタクト電極材料をMoのよ
うな高融点金属としたことが従来の製造方法と異
なるのみで、コンタクト電極１２とPSG層３と
の間に楔状の隙間４を生じる点は従来と変りはな
い。
次いで第２図ｃに示すようにコンタクト電極１
２及びPSG層３上に減圧化学気相成長（CVD）
法によりシリコン多結晶層１３を被着せしめる。
コンタクト電極１２は前述の如く高融点材料で構
成されているので多結晶シリコン成長温度下でも
十分耐える。本工程において用いた減圧CVD法
によれば、微小間隙にもシリコン多結晶を成長さ
せることができるので、上記楔状の隙間４にシリ
コン多結晶が充填される。
次いで、即ちリアクテイブ・スパツタエツチン
グ法のようなドライエツチング法により、第２図
ｄに見られるようにコンタクト電極１２及び
PSG層３表面が露出するまでシリコン多結晶層
１３を除去する。以上により前記楔状の隙間４は
残留せるシリコン多結晶層１３′により埋められ
てコンタクト電極１２及びPSG層３よりなる層
（後工程で配線体を形成する際の下地層）の表面
は略平坦面に形成された。
次いで同図ｅに示すように所定のパターンに従
つてアルミニウム（Al）よりなる配線体６を形
成し、更に凡そ400［℃］の温度で加熱処理を施こ
す。これにより上記配線体のAlと隙間に充填さ
れたSiとが反応して両者は一体化する。なお本工
程においてコンタクト電極１２は高融点金属によ
り形成されているので何ら影響を受けない。
以上により得られた本実施例の半導体装置にお
いては、配線体６とシリコン多結晶層１３′と一
体化してコンタクト電極１２とオーミツク接触し
ているので、両者の接触面積が従来例のように小
さくなることはなく、従つて当該部分における抵
抗値の増大は生じない。しかも配線層６は予め表
面が平坦化された下地層の上に形成するので断線
する危険はなく、この点は前記第１図ｃ，ｄによ
り説明した樹脂層により〓間を充填した従来例と
変わりはない。
本発明は上記一実施例に限定されることなく更
に種々変形して実施し得る。
例えば本発明は半導体基板に直接接触する第１
層の電極及び配線のみならず更にその上層の配
線、即ち多層配線を形成する場合にも用い得る。
またコンタクト電極材料はMoのみならず、タ
ンタル（Ta）、チタン（Ti）、及びタングステン
（Ｗ）、白金（Pt）並びにこれらの硅化物を用い
てもよい。
更に楔状の隙間５′にシリコン多結晶を充填す
るための工程は本実施例に限定されるものではな
く、種々変形し得るものである。例えば第３図ａ
に示すようにPSG層３をフオトリソグラフイ法
により開口した後、Moのような高融点金属層１
２，１２′をスパツタ法により被着せしめ、次い
で同図ｂに示すように減圧CVD法によりシリコ
ン多結晶層１３を形成し、これの不要部分及び
Mo層１２′をドライエツチング法により除去し
て同図ｃに示すように平坦面を形成することもで
きる。
以上説明した如く本発明によれば、上層配線体
を形成する際の下地層表面を予め平坦化するの
で、素子表面を平坦化できるばかりでなく、楔状
の〓間を充填する材料をシリコン多結晶としたの
で、他に影響を及ぼす危険のない低温の加熱処理
により、上記シリコン多結晶を少なくとも上層配
線体とを反応させ一体化させることができ、従つ
て電極・配線の抵抗を増大させることがない。
【図面の簡単な説明】
第１図は従来の製造方法の説明に供するための
要部断面図、第２図及び第３図はそれぞれ本発明
の一実施例及び変形例を示す要部断面図である。 図において、１は半導体基板、３は絶縁膜、４
はコンタクト電極と絶縁膜の間の隙間、６は配線
体、１２は高融点金属よりなるコンタクト電極を
示す。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に所定の開口を有する絶縁膜を
    形成する工程と、 前記開口内にモリブデン、タンタル、チタン、
    タングステン、白金、並びにこれらの硅化物の中
    から選ばれた少なくとも一つからなるコンタクト
    電極を形成する工程と、 シリコン多結晶層を被着させ、しかる後前記シ
    リコン多結晶層を除去して、前記コンタクト電
    極、前記絶縁膜及びこの両者間の〓間を充填する
    シリコン多結晶からなり、その表面が平坦化され
    た下地層を形成する工程と、 該下地層上に配線体を形成する工程と、 加熱処理を施して前記シリコン多結晶層と少な
    くとも前記配線体とを反応させ一体化する工程 とを含むことを特徴とする半導体装置の製造方
    法。
JP56114716A 1981-07-21 1981-07-21 半導体装置の製造方法 Granted JPS5815250A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56114716A JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法
DE8282303828T DE3273569D1 (en) 1981-07-21 1982-07-21 Semiconductor device having an electrode, and method for producing the same
EP82303828A EP0070737B1 (en) 1981-07-21 1982-07-21 Semiconductor device having an electrode, and method for producing the same
US07/165,367 US4801559A (en) 1981-07-21 1988-02-29 Process for forming planar wiring using polysilicon to fill gaps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56114716A JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5815250A JPS5815250A (ja) 1983-01-28
JPS637464B2 true JPS637464B2 (ja) 1988-02-17

Family

ID=14644827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56114716A Granted JPS5815250A (ja) 1981-07-21 1981-07-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4801559A (ja)
EP (1) EP0070737B1 (ja)
JP (1) JPS5815250A (ja)
DE (1) DE3273569D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
WO1986004447A1 (en) * 1985-01-29 1986-07-31 Ramtron Corporation Method of making an integrated ferroelectric device, and device produced thereby
JPS62126632A (ja) * 1985-11-27 1987-06-08 Toshiba Corp 半導体装置の製造方法
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
JP2954263B2 (ja) * 1990-03-22 1999-09-27 沖電気工業株式会社 半導体装置の製造方法
IT1252056B (it) 1991-11-22 1995-05-29 St Microelectronics Srl Procedimento per la realizzazione di contatti metallici ad alta stabilita' in un circuito integrato ad uno o piu' livelli di metallizzazione
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5950099A (en) * 1996-04-09 1999-09-07 Kabushiki Kaisha Toshiba Method of forming an interconnect
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6774488B2 (en) * 2001-10-22 2004-08-10 Winbond Electronics Corp. Low leakage and low resistance for memory and the manufacturing method for the plugs
CN1301551C (zh) * 2002-12-13 2007-02-21 华邦电子股份有限公司 存储器制造方法及装置
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US20070052047A1 (en) * 2005-09-01 2007-03-08 Costas Hadjiloucas Metal contact systems for semiconductor-based pressure sensors exposed to harsh chemical and thermal environments
US7579232B1 (en) * 2008-07-11 2009-08-25 Sandisk 3D Llc Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask
US20100068275A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Personalizable dosage form
US20100069821A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo modifiable medicament release-sites final dosage form
US20100068152A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo modifiable particle or polymeric based final dosage form
US20100068254A1 (en) * 2008-09-16 2010-03-18 Mahalaxmi Gita Bangera Modifying a medicament availability state of a final dosage form
US20100068233A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Modifiable dosage form
US20100068235A1 (en) * 2008-09-16 2010-03-18 Searete LLC, a limited liability corporation of Deleware Individualizable dosage form
US20100068153A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo activatable final dosage form
US20100068266A1 (en) * 2008-09-16 2010-03-18 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Ex vivo-modifiable multiple-release state final dosage form

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1806980A1 (de) * 1967-11-15 1969-06-19 Fairchild Camera Instr Co Halbleiter-Bauelement
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
US3946476A (en) * 1975-01-22 1976-03-30 Dracon Industries Automatic multi-conductor quick connect termination tool
JPS522166A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Method of pulling out wiring from highly inpure dope layer
JPS5228868A (en) * 1975-08-29 1977-03-04 Hitachi Ltd Semiconductor device
US4045594A (en) * 1975-12-31 1977-08-30 Ibm Corporation Planar insulation of conductive patterns by chemical vapor deposition and sputtering
JPS52106675A (en) * 1976-03-05 1977-09-07 Toshiba Corp Manufacturing method of semiconductor device
JPS5317393A (en) * 1976-07-31 1978-02-17 Mitsubishi Heavy Ind Ltd Commodities delivery detector
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
JPS5917852B2 (ja) * 1977-02-07 1984-04-24 日本電気株式会社 半導体装置
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5585042A (en) * 1978-12-21 1980-06-26 Mitsubishi Electric Corp Semiconductor device
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
JPS5932151A (ja) * 1982-08-18 1984-02-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0070737A3 (en) 1984-06-06
JPS5815250A (ja) 1983-01-28
DE3273569D1 (en) 1986-11-06
EP0070737A2 (en) 1983-01-26
EP0070737B1 (en) 1986-10-01
US4801559A (en) 1989-01-31

Similar Documents

Publication Publication Date Title
JPS637464B2 (ja)
US3900944A (en) Method of contacting and connecting semiconductor devices in integrated circuits
JPH0332215B2 (ja)
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPS58116751A (ja) 半導体装置の製造方法
JPS59167058A (ja) 半導体装置
JPH073834B2 (ja) 半導体装置の製造方法
JPS60157237A (ja) 半導体装置の製造方法
JPS63272064A (ja) 薄膜抵抗体を有する半導体装置
JPH0342834A (ja) 半導体装置
JPS59163822A (ja) 半導体装置の製造方法
JPS60115265A (ja) 半導体装置及びその製造方法
JPS6360542B2 (ja)
JPS6194346A (ja) 半導体装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPH0272629A (ja) 半導体装置の製造方法
JPS5918632A (ja) 半導体装置の電極形成方法
JPS62222654A (ja) 半導体装置の製造方法
JPS6216547A (ja) 半導体装置の製造方法
JPS59181017A (ja) 半導体装置の製造方法
JPS596560A (ja) 半導体装置の製造方法
JPS62163342A (ja) 半導体装置
JPH01206622A (ja) 半導体装置の製造方法
JPH05152243A (ja) 半導体装置の製造方法