JPS637517B2 - - Google Patents
Info
- Publication number
- JPS637517B2 JPS637517B2 JP55003333A JP333380A JPS637517B2 JP S637517 B2 JPS637517 B2 JP S637517B2 JP 55003333 A JP55003333 A JP 55003333A JP 333380 A JP333380 A JP 333380A JP S637517 B2 JPS637517 B2 JP S637517B2
- Authority
- JP
- Japan
- Prior art keywords
- filters
- address information
- signal
- outputs
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は無線搬送手段を用いてワイヤレス化し
たリモコンシテムであつてかつ多チヤンネル化
し、多数の受信機のうちの任意の受信機を個別に
選択して遠隔制御できるようにした多チヤンネル
リモコンシステムに関するものである。
たリモコンシテムであつてかつ多チヤンネル化
し、多数の受信機のうちの任意の受信機を個別に
選択して遠隔制御できるようにした多チヤンネル
リモコンシステムに関するものである。
まず本発明の前提となる多チヤンネルリモコン
システムの従来例について説明する。なおこの従
来例は発信機１と受信機２とを対として一対一で
対応させたものを多数対設け、任意の一の発信機
１から、その対応する受信機２を選択するアドレ
ス情報信号を無線搬送手段により送出し、これを
受信した当該受信機２において自己のアドレス設
定データと一致するか否かを判別し負荷３の制御
を行なうように構成したものであるが、一の発信
機１に対して複数の受信機２を対応させ、発信機
１において各受信機２毎のアドレス情報信号を作
成して夫々個別に受信機２を呼出し制御すること
も、以下の従来例と同様の回路により実現されて
いた。発信機１は、例えば周波数f1とf2との２種
の周波数信号を変調用信号として発生し、これを
時間長にTwのユニツト切換周期を有する各ユニ
ツト時間に夫々一周波づつ組合せ割当ててアドレ
ス情報信号を作成し、これにより例えば300MHz
程度の搬送波信号を変調し、アンテナ４より無線
信号として送出するものである。しかして上記ア
ドレス情報信号は第１図に示すように、周波数f1
とf2との信号を各ユニツト時間毎に一周波づつ組
合せて形成した時系列周波数信号として形成され
ており、第１図の例ではこのアドレス情報信号が
６ユニツトで構成されている場合を示す。一方受
信機２は、例えばトランジスタ２個の超再生回路
により構成されるフロントエンド５と、利得80dB
程度に設定されたゲインアンプ６と、夫々中心周
波数を前記f1及びf2に設定した帯域通過型のフイ
ルタ７1，７2と、ピンボードのようなもので形成
されたアドレス設定部８と、マイクロコンピユー
タのような演算処理LSIで形成され上記フイルタ
７1，７2の出力及びアドレス設定部８の出力を入
力する判別回路９とにより構成され、上記フイル
タ７1，７2の出力（実際はこのフイルタ７1，７2
出力をコンパレータでデジタル化した出力）を、
発信機１側のユニツト切換周期Twに対応したク
ロツク信号に同期して読み込み一旦記憶するシフ
トレジスタ１０がこの判別回路９に内蔵されてお
り、このシフトレジスタ１０の記憶内容とアドレ
ス設定部８の設定内容を記憶するメモリ１１の記
憶内容とを比較回路１２で比較することにより自
己の呼び出しを検出するのである。かくて呼び出
しを検出した判別回路９はさらに必要に応じて付
加された制御データの弁別も行ない、負荷３とし
てのスピーカを駆動してチヤイム音を発音した
り、適宜の外部負荷を制御するリレーを有するリ
レー出力回路を駆動制御したりするようにしてあ
る。従つて発信アンテナ１３で受信された変調搬
送波信号よりなるアドレス情報信号はフロントエ
ンド５で増巾及び復調され、ゲインアンプ６を介
して各フイルタ７1，７2に並列に入力される。フ
イルタ７1，７2は２個の周波数f1、f2の夫々に対
応しており、そのとき受信された復調信号の周波
数に合致するフイルタ７1，７2から出力を生じ、
コンパレータのようなデジタル化手段により各対
応するフイルタ７1，７2の出力がデジタル化さ
れ、第３図ａ，ｂに示すようなアドレス情報信号
の周波数f1、f2に対応した出力が生じて判別回路
９に入力されることになる。判別回路９は第４図
に示すような機能動作を行うように構成されてい
るものであつて、周波数f1、f2に対応する各フイ
ルタ７1，７2の出力を信号入力回路１４から入力
し、第３図ａ及びｂに示すような入力デジタル信
号を夫々同図ｃ及びｄに示すようなデータとして
読み込み、シフトレジスタ１０に同図ｅに示すよ
うなアドレス情報を一旦記憶することになる。ま
たアドレス設定部８により設定されたアドレス設
定データはアドレス入力回路１５により判別回路
９に入力され、メモリ１１に記憶されている。か
くして判別回路９においては、シフトレジスタ１
０に一旦記憶されている受信アドレス情報と、メ
モリ１１に記憶されているアドレス設定データと
を比較回路１２で比較し、両者が一致したとき出
力回路１６を作動し、外部の負荷３を制御するの
である。
システムの従来例について説明する。なおこの従
来例は発信機１と受信機２とを対として一対一で
対応させたものを多数対設け、任意の一の発信機
１から、その対応する受信機２を選択するアドレ
ス情報信号を無線搬送手段により送出し、これを
受信した当該受信機２において自己のアドレス設
定データと一致するか否かを判別し負荷３の制御
を行なうように構成したものであるが、一の発信
機１に対して複数の受信機２を対応させ、発信機
１において各受信機２毎のアドレス情報信号を作
成して夫々個別に受信機２を呼出し制御すること
も、以下の従来例と同様の回路により実現されて
いた。発信機１は、例えば周波数f1とf2との２種
の周波数信号を変調用信号として発生し、これを
時間長にTwのユニツト切換周期を有する各ユニ
ツト時間に夫々一周波づつ組合せ割当ててアドレ
ス情報信号を作成し、これにより例えば300MHz
程度の搬送波信号を変調し、アンテナ４より無線
信号として送出するものである。しかして上記ア
ドレス情報信号は第１図に示すように、周波数f1
とf2との信号を各ユニツト時間毎に一周波づつ組
合せて形成した時系列周波数信号として形成され
ており、第１図の例ではこのアドレス情報信号が
６ユニツトで構成されている場合を示す。一方受
信機２は、例えばトランジスタ２個の超再生回路
により構成されるフロントエンド５と、利得80dB
程度に設定されたゲインアンプ６と、夫々中心周
波数を前記f1及びf2に設定した帯域通過型のフイ
ルタ７1，７2と、ピンボードのようなもので形成
されたアドレス設定部８と、マイクロコンピユー
タのような演算処理LSIで形成され上記フイルタ
７1，７2の出力及びアドレス設定部８の出力を入
力する判別回路９とにより構成され、上記フイル
タ７1，７2の出力（実際はこのフイルタ７1，７2
出力をコンパレータでデジタル化した出力）を、
発信機１側のユニツト切換周期Twに対応したク
ロツク信号に同期して読み込み一旦記憶するシフ
トレジスタ１０がこの判別回路９に内蔵されてお
り、このシフトレジスタ１０の記憶内容とアドレ
ス設定部８の設定内容を記憶するメモリ１１の記
憶内容とを比較回路１２で比較することにより自
己の呼び出しを検出するのである。かくて呼び出
しを検出した判別回路９はさらに必要に応じて付
加された制御データの弁別も行ない、負荷３とし
てのスピーカを駆動してチヤイム音を発音した
り、適宜の外部負荷を制御するリレーを有するリ
レー出力回路を駆動制御したりするようにしてあ
る。従つて発信アンテナ１３で受信された変調搬
送波信号よりなるアドレス情報信号はフロントエ
ンド５で増巾及び復調され、ゲインアンプ６を介
して各フイルタ７1，７2に並列に入力される。フ
イルタ７1，７2は２個の周波数f1、f2の夫々に対
応しており、そのとき受信された復調信号の周波
数に合致するフイルタ７1，７2から出力を生じ、
コンパレータのようなデジタル化手段により各対
応するフイルタ７1，７2の出力がデジタル化さ
れ、第３図ａ，ｂに示すようなアドレス情報信号
の周波数f1、f2に対応した出力が生じて判別回路
９に入力されることになる。判別回路９は第４図
に示すような機能動作を行うように構成されてい
るものであつて、周波数f1、f2に対応する各フイ
ルタ７1，７2の出力を信号入力回路１４から入力
し、第３図ａ及びｂに示すような入力デジタル信
号を夫々同図ｃ及びｄに示すようなデータとして
読み込み、シフトレジスタ１０に同図ｅに示すよ
うなアドレス情報を一旦記憶することになる。ま
たアドレス設定部８により設定されたアドレス設
定データはアドレス入力回路１５により判別回路
９に入力され、メモリ１１に記憶されている。か
くして判別回路９においては、シフトレジスタ１
０に一旦記憶されている受信アドレス情報と、メ
モリ１１に記憶されているアドレス設定データと
を比較回路１２で比較し、両者が一致したとき出
力回路１６を作動し、外部の負荷３を制御するの
である。
上述のように判別回路９で受信アドレス情報信
号を発信処理するに際しては、受信機２内部で作
成されたクロツク信号に基き、前記フイルタ７1，
７2の出力をサンプリングして判別回路９に入力
しているのであるが、従来は第５図ａに示すフイ
ルタ７1，７2からの周波数f1、f2に対応する出力
を第５図ｂに示すクロツク信号によりサンプリン
グをしてそのデータを第５図ｃに示すアドレス情
報としてシフトレジスタ１０に読み込ませてい
た。しかしながら夫々の回路自体が有するたとえ
ばインダクタンスなどの遅れ要素やノイズ等によ
り判別回路９が誤判断をする欠点があつた。即ち
正常な状態では、上述の第５図ａに示すようにフ
イルタ７1，７2の周波数f1、f2に対応した出力が
必ず何れかのフイルタ７1，７2の出力に出てい
て、アドレス情報は第５図ｃに示すように常に
「01」あるいは「10」であるが、第６図ａに示す
ように、第１ユニツト目に周波数f2に対応するフ
イルタ７2の出力にノイズＮが生じた時、丁度そ
のノイズＮの発生した時刻と第６図ｂに示すクロ
ツク信号とが同時の場合に、アドレス情報として
は第５図ｃに示すように「11」となつて判別回路
９は誤判断をしてしまう。また同様に、第２、第
３のユニツト目に回路の遅れ要素によつて周波数
f1に対応するフイルタ７1の出力が遅れると、ア
ドレス情報はサンプリングをするクロツク信号に
応じて、「11」、「00」といつた誤判断をして、こ
のアドレス情報が判別回路９に入力されるとアド
レス情報信号とは異つた信号として入力されるの
で、第４図に示す比較回路１２では正確なデータ
として比較されずに誤判断、誤動作を生じさせる
欠点を有していた。
号を発信処理するに際しては、受信機２内部で作
成されたクロツク信号に基き、前記フイルタ７1，
７2の出力をサンプリングして判別回路９に入力
しているのであるが、従来は第５図ａに示すフイ
ルタ７1，７2からの周波数f1、f2に対応する出力
を第５図ｂに示すクロツク信号によりサンプリン
グをしてそのデータを第５図ｃに示すアドレス情
報としてシフトレジスタ１０に読み込ませてい
た。しかしながら夫々の回路自体が有するたとえ
ばインダクタンスなどの遅れ要素やノイズ等によ
り判別回路９が誤判断をする欠点があつた。即ち
正常な状態では、上述の第５図ａに示すようにフ
イルタ７1，７2の周波数f1、f2に対応した出力が
必ず何れかのフイルタ７1，７2の出力に出てい
て、アドレス情報は第５図ｃに示すように常に
「01」あるいは「10」であるが、第６図ａに示す
ように、第１ユニツト目に周波数f2に対応するフ
イルタ７2の出力にノイズＮが生じた時、丁度そ
のノイズＮの発生した時刻と第６図ｂに示すクロ
ツク信号とが同時の場合に、アドレス情報として
は第５図ｃに示すように「11」となつて判別回路
９は誤判断をしてしまう。また同様に、第２、第
３のユニツト目に回路の遅れ要素によつて周波数
f1に対応するフイルタ７1の出力が遅れると、ア
ドレス情報はサンプリングをするクロツク信号に
応じて、「11」、「00」といつた誤判断をして、こ
のアドレス情報が判別回路９に入力されるとアド
レス情報信号とは異つた信号として入力されるの
で、第４図に示す比較回路１２では正確なデータ
として比較されずに誤判断、誤動作を生じさせる
欠点を有していた。
本発明は上述の点に鑑みて提供したものであつ
て、ノイズや回路の遅れ要素による誤動作を防止
することを目的として提供したものである。
て、ノイズや回路の遅れ要素による誤動作を防止
することを目的として提供したものである。
以下本発明の実施例を図面により詳述する。第
７図に示すように、第４図の判別回路９の信号入
力回路１４とシフトレジスタ１０との間にアドレ
ス情報判断回路１７を挿入し、このアドレス情報
判断回路１７の判断結果を信号入力回路１４に帰
還しているものである。即ち、第８図ａに示すよ
うに、第１のユニツト目に周波数f2に対応するフ
イルタ７2の出力にノイズＮが生じた時、また第
２、第３のユニツト目には回路の遅れ要素によ
り、周波数f1に対応するフイルタ７1の出力が遅
れた場合に、第８図ｂに示すクロツク信号により
サンプリングされて従来例のようにアドレス情報
として第８図ｃのように「11」といつたフイルタ
７1，７2の出力を同時に検知したり、「00」とい
つたフイルタ７1，７2の出力を両方共に検知しな
い時に、「11」「00」を検知したそのクロツク信号
の時刻より例えば0.2ｍsec後に第８図ｂに示すサ
ンプリング信号Ssにより再度フイルタ７1，７2の
出力のアドレス情報信号を検知する。するとノイ
ズＮや回路の遅れ要素による遅れを脱して正常な
フイルタ７1，７2の出力を検知するのである。そ
して正常なデータをシフトレジスタ１０に読み込
ませて前述と同様な正常な働きをする。
７図に示すように、第４図の判別回路９の信号入
力回路１４とシフトレジスタ１０との間にアドレ
ス情報判断回路１７を挿入し、このアドレス情報
判断回路１７の判断結果を信号入力回路１４に帰
還しているものである。即ち、第８図ａに示すよ
うに、第１のユニツト目に周波数f2に対応するフ
イルタ７2の出力にノイズＮが生じた時、また第
２、第３のユニツト目には回路の遅れ要素によ
り、周波数f1に対応するフイルタ７1の出力が遅
れた場合に、第８図ｂに示すクロツク信号により
サンプリングされて従来例のようにアドレス情報
として第８図ｃのように「11」といつたフイルタ
７1，７2の出力を同時に検知したり、「00」とい
つたフイルタ７1，７2の出力を両方共に検知しな
い時に、「11」「00」を検知したそのクロツク信号
の時刻より例えば0.2ｍsec後に第８図ｂに示すサ
ンプリング信号Ssにより再度フイルタ７1，７2の
出力のアドレス情報信号を検知する。するとノイ
ズＮや回路の遅れ要素による遅れを脱して正常な
フイルタ７1，７2の出力を検知するのである。そ
して正常なデータをシフトレジスタ１０に読み込
ませて前述と同様な正常な働きをする。
上述のように本発明は、複数個のフイルタの出
力を検知した際に、２以上のフイルタの出力を検
知した時、あるいは何れのフイルタの出力をも検
知しない時に、そのクロツク信号によりある時間
の後に別のサンプリング信号によりアドレス情報
信号を再度検知するようにしたので、ノイズや回
路の遅れ要素によりアドレス情報信号を誤判断、
誤動作を可及的に無くすという極めて優れた効果
を奏する。
力を検知した際に、２以上のフイルタの出力を検
知した時、あるいは何れのフイルタの出力をも検
知しない時に、そのクロツク信号によりある時間
の後に別のサンプリング信号によりアドレス情報
信号を再度検知するようにしたので、ノイズや回
路の遅れ要素によりアドレス情報信号を誤判断、
誤動作を可及的に無くすという極めて優れた効果
を奏する。
第１図は従来のアドレス情報信号の説明図、第
２図は同上の全体構成を示すブロツク図、第３図
ａ〜ｅは同上の判別回路へのデータ読み込みの説
明図、第４図は同上の判別回路の機能動作を説明
するブロツク図、第５図ａ〜ｃは同上の正常動作
時のデータ読み込み動作の説明図、第６図ａ〜ｃ
は同上の非正常動作時のデータ読み込み動作の説
明図、第７図は本発明の判別回路の機能動作を説
明するブロツク図、第８図ａ〜ｃは同上のアドレ
ス情報信号をノイズや遅れが生じた時に正常にデ
ータを読み込ませる状態の説明図で、１は発信
機、２は受信機、３は負荷、７1，７2はフイル
タ、９は判別回路、１０はシフトレジスタ、Tw
はユニツト切換周期、Ssはサンプリング信号で
ある。
２図は同上の全体構成を示すブロツク図、第３図
ａ〜ｅは同上の判別回路へのデータ読み込みの説
明図、第４図は同上の判別回路の機能動作を説明
するブロツク図、第５図ａ〜ｃは同上の正常動作
時のデータ読み込み動作の説明図、第６図ａ〜ｃ
は同上の非正常動作時のデータ読み込み動作の説
明図、第７図は本発明の判別回路の機能動作を説
明するブロツク図、第８図ａ〜ｃは同上のアドレ
ス情報信号をノイズや遅れが生じた時に正常にデ
ータを読み込ませる状態の説明図で、１は発信
機、２は受信機、３は負荷、７1，７2はフイル
タ、９は判別回路、１０はシフトレジスタ、Tw
はユニツト切換周期、Ssはサンプリング信号で
ある。
Claims (1)
- １ １個乃至複数個の発信機と複数個の受信機と
を設け、複数種の周波数信号を複数ユニツトの各
ユニツト時間の夫々に必らず一周波づつ組合せ割
当てて作成したアドレス情報信号を任意の一の発
信機から送出し、上記アドレス情報信号により選
択された任意の受信機でこれを受信し、アドレス
情報信号に含まれる各周波数信号の周波数成分を
夫々弁別する複数個のフイルタと、受信機側での
ユニツト切換周期と略同一周期で発生するクロツ
ク信号に同期して上記各フイルタの出力状態を読
み取り記憶するシフトレジスタと、これらシフト
レジスタに記憶された受信データと自己の受信機
に割当てられたアドレス設定データとが一致した
ことを検出して負荷を作動する判別回路とを具備
した多チヤンネルリモコンシステムにおいて、あ
る１個のクロツク信号により、上記複数個のフイ
ルタの出力を検知した際に、２以上のフイルタの
出力を同時に検知した時、あるいは何れのフイル
タの出力をも検知しない時に、そのクロツク信号
よりある時間の後に別のサンプリング信号により
アドレス情報信号を再度検知するようにして成る
ことを特徴とする多チヤンネルリモコンシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP333380A JPS56100592A (en) | 1980-01-15 | 1980-01-15 | Multichannel remote control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP333380A JPS56100592A (en) | 1980-01-15 | 1980-01-15 | Multichannel remote control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56100592A JPS56100592A (en) | 1981-08-12 |
| JPS637517B2 true JPS637517B2 (ja) | 1988-02-17 |
Family
ID=11554418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP333380A Granted JPS56100592A (en) | 1980-01-15 | 1980-01-15 | Multichannel remote control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56100592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052905U (ja) * | 1991-06-28 | 1993-01-19 | 宇部興産株式会社 | パネルの製造装置 |
-
1980
- 1980-01-15 JP JP333380A patent/JPS56100592A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052905U (ja) * | 1991-06-28 | 1993-01-19 | 宇部興産株式会社 | パネルの製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56100592A (en) | 1981-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MX9704092A (es) | Aparato y metodo para comunicacion de datos en serie usando microcomputadora general. | |
| JPS637517B2 (ja) | ||
| GB1536911A (en) | Information transmission | |
| JPS635335Y2 (ja) | ||
| JPS637516B2 (ja) | ||
| JPH08279803A (ja) | バースト信号検出回路 | |
| JPS6313587B2 (ja) | ||
| JPS60141025A (ja) | 通信機器におけるト−ン信号発生方式 | |
| JP2749195B2 (ja) | Ｄｔｍｆ信号受信回路 | |
| JPH0117336B2 (ja) | ||
| JP2508890B2 (ja) | 無線選択呼出受信機 | |
| JPS5953755B2 (ja) | 多チヤンネルリモコンシステム | |
| JPH0131336B2 (ja) | ||
| JP3306393B2 (ja) | インタフェース回路 | |
| JP2993134B2 (ja) | 監視制御データ伝送方式 | |
| JPS6035667U (ja) | 留守番電話装置 | |
| JPS60180148U (ja) | ラジオ受信機 | |
| JPH0783284B2 (ja) | 受信装置 | |
| JPH04102263A (ja) | 受信信号記録装置 | |
| JPS5936636U (ja) | シンセサイザ受信器 | |
| JPH01232413A (ja) | 端末装置 | |
| JPS60180150U (ja) | ラジオ受信機 | |
| WO1990003087A3 (de) | Schaltungsanordnung zum frequenzselektiven erkennen von tonsignalen | |
| JPS62216427A (ja) | スケルチ回路 | |
| JPH05207008A (ja) | フレーム同期回路 |