JPS638487B2 - - Google Patents
Info
- Publication number
- JPS638487B2 JPS638487B2 JP57102688A JP10268882A JPS638487B2 JP S638487 B2 JPS638487 B2 JP S638487B2 JP 57102688 A JP57102688 A JP 57102688A JP 10268882 A JP10268882 A JP 10268882A JP S638487 B2 JPS638487 B2 JP S638487B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- signal
- analog
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
この発明はアナログ信号をコンピユータで処理
するために使用されるインターフエイス装置に関
する。
するために使用されるインターフエイス装置に関
する。
この種インターフエイス装置の従来例は第１図
に示すように構成されていた。第１図において、
１はアナログ信号A1〜Aoが入力されるアナログ
信号入力部で、この入力部１に入力されたアナロ
グ信号はアナログマルチプレクサ２に入力され
る。このマルチプレクサ２は第１バスインターフ
エイス部５からの制御信号で制御され、入力され
るアナログ信号から所定の信号を選択してサンプ
ルホールド部３に入力される。サンプルホールド
部３にも第１バスインターフエイス部５から制御
信号が入力され、この制御信号によつてサンプル
ホールド部３からアナログ・デジタル（以下Ａ／
Ｄと称す）コンバータ部４にアナログ信号が入力
される。Ａ／Ｄコンバータ部４も第１バスインタ
ーフエイス部５から制御信号が与えられ、コンバ
ータ部４の出力にはデジタル信号が送出される。
このデジタル信号は第２バスインタフエイス部６
を介して図示しない例えばコンピユータに入力さ
れる。なお、第１バスインターフエイス部５は図
示しない例えばコンピユータに接続される。
に示すように構成されていた。第１図において、
１はアナログ信号A1〜Aoが入力されるアナログ
信号入力部で、この入力部１に入力されたアナロ
グ信号はアナログマルチプレクサ２に入力され
る。このマルチプレクサ２は第１バスインターフ
エイス部５からの制御信号で制御され、入力され
るアナログ信号から所定の信号を選択してサンプ
ルホールド部３に入力される。サンプルホールド
部３にも第１バスインターフエイス部５から制御
信号が入力され、この制御信号によつてサンプル
ホールド部３からアナログ・デジタル（以下Ａ／
Ｄと称す）コンバータ部４にアナログ信号が入力
される。Ａ／Ｄコンバータ部４も第１バスインタ
ーフエイス部５から制御信号が与えられ、コンバ
ータ部４の出力にはデジタル信号が送出される。
このデジタル信号は第２バスインタフエイス部６
を介して図示しない例えばコンピユータに入力さ
れる。なお、第１バスインターフエイス部５は図
示しない例えばコンピユータに接続される。
上述のような第１、第２バスインターフエイス
部５，６のうち特に、第１バスインターフエイス
部５は前記マルチプレクサ２、サンプルホールド
部３及びＡ／Ｄコンバータ部４に与える制御信号
を得るのにコンピユータ等のプログラムを用いる
必要がある。このため、コンピユータ等のプログ
ラムが煩雑になる欠点がある。また、制御信号で
前述の各部２〜４を制御する際、各部２〜４にお
いてアナログ信号が落ちつくまで待つ時間管理を
コンピユータで行なう必要があるため、コンピユ
ータのプログラム手法が高度になる欠点がある。
さらに、第１図に示すようなインターフエイス装
置は普通１枚のプリント板に形成されるが、この
装置の試験を１枚のプリント板だけで行なうには
困難があつた。
部５，６のうち特に、第１バスインターフエイス
部５は前記マルチプレクサ２、サンプルホールド
部３及びＡ／Ｄコンバータ部４に与える制御信号
を得るのにコンピユータ等のプログラムを用いる
必要がある。このため、コンピユータ等のプログ
ラムが煩雑になる欠点がある。また、制御信号で
前述の各部２〜４を制御する際、各部２〜４にお
いてアナログ信号が落ちつくまで待つ時間管理を
コンピユータで行なう必要があるため、コンピユ
ータのプログラム手法が高度になる欠点がある。
さらに、第１図に示すようなインターフエイス装
置は普通１枚のプリント板に形成されるが、この
装置の試験を１枚のプリント板だけで行なうには
困難があつた。
この発明は上記の欠点を除去し、プログラムの
簡素化を図るようにするとともに試験調整が容易
にできるようにしたインターフエイス装置を提供
することを目的とする。
簡素化を図るようにするとともに試験調整が容易
にできるようにしたインターフエイス装置を提供
することを目的とする。
以下図面を参照してこの発明の一実施例を説明
するに、第１図と同一部分は同一符号を付して示
す。
するに、第１図と同一部分は同一符号を付して示
す。
第２図において、１１は詳細を後述する第１イ
ンターフエイス部５からの制御信号が入力される
第１ホトカプラ部で、この第１ホトカプラ部１１
で前記制御信号を電気的に絶縁してそれぞれアナ
ログマルチプレクサ２とサンプルホールド部３に
供給する。なおＡ／Ｄコンバータ部４に供給され
る制御信号は第１ホトカプラ部１１から波形修正
部１２を介して与えられる。Ａ／Ｄコンバータ部
４は波形修正部１２の出力が供給されると出力に
デジタル信号を送出するが、この信号は第２ホト
カプラ部１３により電気的に絶縁されて第２イン
ターフエイス部６に入力される。第２インターフ
エイス部６に入力されたデジタル信号は図示しな
いコンピユータ等に供給されて処理される。前記
デジタル信号が第２インターフエイス部６から送
出されるとき、発光ダイオードによる出力表示部
１４が発光してデジタル信号が送出されているこ
とが識別できる。１５はフリツプフロツプで、こ
のフリツプフロツプ１５には第１ホトカプラ部１
１から送出されるＡ／Ｄコンバータ部４のスター
ト信号と、そのコンバータ部４から出力される制
御終了信号とが供給される。フリツプフロツプ１
５は制御終了信号を受けると、その出力を第２ホ
トカプラ部１３を介して第１インターフエイス部
５に入力する。なお、第１インターフエイス部５
から送出されるデータラツチ信号DL、レーデイ
信号RY及びチヤンネル選択信号CHは第２イン
ターフエイス部６に供給される。
ンターフエイス部５からの制御信号が入力される
第１ホトカプラ部で、この第１ホトカプラ部１１
で前記制御信号を電気的に絶縁してそれぞれアナ
ログマルチプレクサ２とサンプルホールド部３に
供給する。なおＡ／Ｄコンバータ部４に供給され
る制御信号は第１ホトカプラ部１１から波形修正
部１２を介して与えられる。Ａ／Ｄコンバータ部
４は波形修正部１２の出力が供給されると出力に
デジタル信号を送出するが、この信号は第２ホト
カプラ部１３により電気的に絶縁されて第２イン
ターフエイス部６に入力される。第２インターフ
エイス部６に入力されたデジタル信号は図示しな
いコンピユータ等に供給されて処理される。前記
デジタル信号が第２インターフエイス部６から送
出されるとき、発光ダイオードによる出力表示部
１４が発光してデジタル信号が送出されているこ
とが識別できる。１５はフリツプフロツプで、こ
のフリツプフロツプ１５には第１ホトカプラ部１
１から送出されるＡ／Ｄコンバータ部４のスター
ト信号と、そのコンバータ部４から出力される制
御終了信号とが供給される。フリツプフロツプ１
５は制御終了信号を受けると、その出力を第２ホ
トカプラ部１３を介して第１インターフエイス部
５に入力する。なお、第１インターフエイス部５
から送出されるデータラツチ信号DL、レーデイ
信号RY及びチヤンネル選択信号CHは第２イン
ターフエイス部６に供給される。
ここで第１インターフエイス回路５の具体的な
構成を第３図により述べる。第３図において、３
１は読み込データ入力部で、この入力部３１には
図示しないコンピユータ等から上位及び下位デー
タUDR及びLDRが入力される。入力部３１に供
給されたデータはフリツプフロツプから形成され
る制御信号発生部３２に入力され、その出力に
Ａ／Ｄコンバータ部４のスタート信号STとサン
プルホールド部３へ供給されるサンプルホールド
信号SHが送出される。３３はクロツク信号発生
部で、このクロツク信号発生部３３の出力は前記
データ入力部３１に供給される。このクロツク信
号は試験時のみスイツチ３３ａをオンにすること
により送出される。３４はイニシヤライズ信号及
び外部リセツト信号入力部で、この入力部３４の
出力は前記制御信号発生部３２に供給される。３
５はＡ／Ｄコンバータ部４の信号処理が終了した
ことを報知する終了信号END入力部で、この入
力部３５に入力される信号は第２ホトカプラ部１
３から供給される。この終了信号入力部３５の出
力は制御信号発生部３２に供給されるとともに１
部はデータラツチ信号DLとして第２インターフ
エイス部６に供給される。３６はチヤンネル更新
部で、この更新部３６はアナログ信号入力チヤン
ネル数に応じて設定可能なDIP型スイツチ３６ａ
と、このスイツチ３６ａの出力が供給されるコン
パレータ３６ｂと、サンプルホールド信号SHが
入力されるフリツプフロツプ３６ｃとからなり、
フリツプフロツプ３６ｃの出力がコンパレータ３
６ｂに供給され、その出力が前記スイツチ３６ａ
で設定された値と一致するとチヤンネル数がリセ
ツトされる。
構成を第３図により述べる。第３図において、３
１は読み込データ入力部で、この入力部３１には
図示しないコンピユータ等から上位及び下位デー
タUDR及びLDRが入力される。入力部３１に供
給されたデータはフリツプフロツプから形成され
る制御信号発生部３２に入力され、その出力に
Ａ／Ｄコンバータ部４のスタート信号STとサン
プルホールド部３へ供給されるサンプルホールド
信号SHが送出される。３３はクロツク信号発生
部で、このクロツク信号発生部３３の出力は前記
データ入力部３１に供給される。このクロツク信
号は試験時のみスイツチ３３ａをオンにすること
により送出される。３４はイニシヤライズ信号及
び外部リセツト信号入力部で、この入力部３４の
出力は前記制御信号発生部３２に供給される。３
５はＡ／Ｄコンバータ部４の信号処理が終了した
ことを報知する終了信号END入力部で、この入
力部３５に入力される信号は第２ホトカプラ部１
３から供給される。この終了信号入力部３５の出
力は制御信号発生部３２に供給されるとともに１
部はデータラツチ信号DLとして第２インターフ
エイス部６に供給される。３６はチヤンネル更新
部で、この更新部３６はアナログ信号入力チヤン
ネル数に応じて設定可能なDIP型スイツチ３６ａ
と、このスイツチ３６ａの出力が供給されるコン
パレータ３６ｂと、サンプルホールド信号SHが
入力されるフリツプフロツプ３６ｃとからなり、
フリツプフロツプ３６ｃの出力がコンパレータ３
６ｂに供給され、その出力が前記スイツチ３６ａ
で設定された値と一致するとチヤンネル数がリセ
ツトされる。
第４図は第２インターフエイス部６の具体的な
構成図で、この第２インターフエイス部６はフリ
ツプフロツプから形成されている。
構成図で、この第２インターフエイス部６はフリ
ツプフロツプから形成されている。
次に上記実施例の動作を述べる。アナログ信号
入力部１に入力されたアナログ信号はアナログマ
ルチプレクサ２に供給される。このマルチプレク
サ２には第１インターフエイス部５のチヤンネル
更新部３６で設定されたチヤンネル数の制御信号
であるチヤンネル番号CHo〜CHnが供給される。
このチヤンネル番号CHo〜CHnに従つて、マル
チプレクサ２からアナログ信号がサンプルホール
ド部３に入力され、サンプルホールド信号によつ
て順次Ａ／Ｄコンバータ部４に入力される。Ａ／
Ｄコンバータ部４にも第１インターフエイス部５
からスタート信号STが第１ホトカプラ部１１を
介して供給され、その出力にデジタル信号を得
る。このデジタル信号は第２ホトカプラ部１３を
介して第２インターフエイス部６に入力される。
第２インターフエイス部６は入力されたデジタル
信号をコンピユータ等に供給して信号処理を行な
う。
入力部１に入力されたアナログ信号はアナログマ
ルチプレクサ２に供給される。このマルチプレク
サ２には第１インターフエイス部５のチヤンネル
更新部３６で設定されたチヤンネル数の制御信号
であるチヤンネル番号CHo〜CHnが供給される。
このチヤンネル番号CHo〜CHnに従つて、マル
チプレクサ２からアナログ信号がサンプルホール
ド部３に入力され、サンプルホールド信号によつ
て順次Ａ／Ｄコンバータ部４に入力される。Ａ／
Ｄコンバータ部４にも第１インターフエイス部５
からスタート信号STが第１ホトカプラ部１１を
介して供給され、その出力にデジタル信号を得
る。このデジタル信号は第２ホトカプラ部１３を
介して第２インターフエイス部６に入力される。
第２インターフエイス部６は入力されたデジタル
信号をコンピユータ等に供給して信号処理を行な
う。
上述のように第１インターフエイス部５の制御
信号をホトカプラを介して各部に供給しているの
で、雑音等による誤動作が極めて少なくなる。
信号をホトカプラを介して各部に供給しているの
で、雑音等による誤動作が極めて少なくなる。
以上述べたようにこの発明によれば第１インタ
ーフエイス部内にアナログ信号のチヤンネル数に
応じて変更可能なチヤンネル更新部を設けたの
で、プログラムによる変更信号を作る必要がなく
なつたため、プログラムの簡素化が図れ、かつ制
御信号発生部に試験用のクロツク信号を供給でき
るようにしたので、このクロツク信号を用いるこ
とによつて試験調整が容易にできるなどの利点が
ある。
ーフエイス部内にアナログ信号のチヤンネル数に
応じて変更可能なチヤンネル更新部を設けたの
で、プログラムによる変更信号を作る必要がなく
なつたため、プログラムの簡素化が図れ、かつ制
御信号発生部に試験用のクロツク信号を供給でき
るようにしたので、このクロツク信号を用いるこ
とによつて試験調整が容易にできるなどの利点が
ある。
第１図は従来例を示すブロツク図、第２図はこ
の発明の一実施例を示すブロツク図、第３図及び
第４図は第２図の要部の具体的な構成図である。 ５……第１インターフエイス部、６……第２イ
ンターフエイス部、１１……第１ホトカプラ部、
１３……第２ホトカプラ部、３２……制御信号発
生部、３３……試験用クロツク信号発生部、３６
……チヤンネル更新部。
の発明の一実施例を示すブロツク図、第３図及び
第４図は第２図の要部の具体的な構成図である。 ５……第１インターフエイス部、６……第２イ
ンターフエイス部、１１……第１ホトカプラ部、
１３……第２ホトカプラ部、３２……制御信号発
生部、３３……試験用クロツク信号発生部、３６
……チヤンネル更新部。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号が入力されるアナログマルチプ
レクサと、このマルチプレクサの出力が供給され
るサンプルホールド回路部と、この回路部の出力
が供給され、出力にデジタル信号を得るアナロ
グ・デジタル変換部と、コンピユータからのプロ
グラム指令が供給され、それら指令により前記マ
ルチプレクサ、サンプルホールド回路部及びアナ
ログ・デジタル変換部に制御信号を与える第１イ
ンターフエイス部と、この第１インターフエイス
部からの制御信号により制御されて前記アナロ
グ・デジタル変換部に出力されるデジタル信号を
コンピユータに入力する第２インターフエイス部
とを備えたアナログ信号処理装置において、 前記第１インターフエイス部は、 上位及び下位データが入力される読み込みデー
タ入力部と、このデータ入力部に試験時にのみク
ロツク信号を供給するクロツク信号発生部と、前
記データ入力部からのデータが入力され、出力に
前記サンプルホールド回路とアナログ・デジタル
変換部へ制御信号を与える制御信号発生部と、こ
の制御信号発生部から前記サンプルホールド回路
へ与えられる制御信号が供給され、この制御信号
により制御された出力と予め設定されたアナログ
信号入力チヤンネル数とが一致したときに、前記
アナログマルチプレクサにチヤンネル数制御信号
を与えるチヤンネル更新部と、 からなることを特徴とするインターフエイス装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102688A JPS58219638A (ja) | 1982-06-15 | 1982-06-15 | インタ−フエイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102688A JPS58219638A (ja) | 1982-06-15 | 1982-06-15 | インタ−フエイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219638A JPS58219638A (ja) | 1983-12-21 |
| JPS638487B2 true JPS638487B2 (ja) | 1988-02-23 |
Family
ID=14334180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102688A Granted JPS58219638A (ja) | 1982-06-15 | 1982-06-15 | インタ−フエイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219638A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341925A (ja) * | 1986-08-08 | 1988-02-23 | Nec Corp | デイスク・スペ−スの管理方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55141842U (ja) * | 1979-03-29 | 1980-10-09 |
-
1982
- 1982-06-15 JP JP57102688A patent/JPS58219638A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58219638A (ja) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516166A (en) | Device for the automatic computer-control of the operation of a plurality of videorecorders | |
| JPS638487B2 (ja) | ||
| DE3587683D1 (de) | Mikroprogrammablaufsteuerung. | |
| US3512131A (en) | Computer controlled seismic display system | |
| JP2001148631A (ja) | アナログ・ディジタル変換器、マイクロコンピュータおよびアナログ・ディジタル変換方法 | |
| JPH0823764B2 (ja) | 多チヤネルアナログ出力回路 | |
| JP3305339B2 (ja) | マルチスキャンディスプレイ | |
| KR940007584B1 (ko) | 컴퓨터 오디오의 디지탈 녹음 및 재생회로 | |
| US4962467A (en) | Graphic printer | |
| US5365467A (en) | Signal processor for providing variable acoustic effect | |
| JPS63273954A (ja) | 情報処理装置 | |
| JP2618876B2 (ja) | サービストーン発生装置 | |
| US20020180627A1 (en) | Automatic A/D sample triggering | |
| GB2158985A (en) | Electronic musical instrument with automatic rhythm playing unit | |
| KR100365837B1 (ko) | 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환장치 | |
| SU1005047A1 (ru) | Микропрограммное устройство управлени каналом ввода-вывода | |
| JPS59160208A (ja) | プログラムコントロ−ラ | |
| JPS6355720B2 (ja) | ||
| JPS599303Y2 (ja) | 時分割デ−タ読取回路 | |
| JPH0712233B2 (ja) | 遠隔制御信号発生装置 | |
| JPS6261279B2 (ja) | ||
| JPH05189116A (ja) | キースキャン回路 | |
| JPS63178719A (ja) | デイジタルリレ− | |
| JPH08340256A (ja) | マイクロコンピュータ | |
| JPH04251836A (ja) | Ｍｉｄｉ信号によって制御できるスライドプロジェクタ |