JPS6412178B2

JPS6412178B2 -

Info

Publication number: JPS6412178B2
Application number: JP10737682A
Authority: JP
Inventors: Junzo Ono
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1982-06-21
Filing date: 1982-06-21
Publication date: 1989-02-28
Also published as: JPS58224561A

Description

【発明の詳細な説明】本発明はスイツチング式定電圧回路に関する。[Detailed description of the invention] The present invention relates to a switching type constant voltage circuit.

第１図を参照して、従来では、直流電源１と負
荷２との間に、第１トランジスタTR１と平滑回
路３とが直列に接続され、第１トランジスタTR
１の動作を制御するための第２トランジスタTR
２は制御パルス発生回路４によつて制御される。
このような従来技術において、第１トランジスタ
TR１のベース電流iBが第２トランジスタTR２
を流れるので、第１トランジスタTR１において
ベース電流iBが分流していることになり、効率
が約80％程度に低下する。 Referring to FIG. 1, conventionally, a first transistor TR1 and a smoothing circuit 3 are connected in series between a DC power supply 1 and a load 2.
A second transistor TR for controlling the operation of
2 is controlled by a control pulse generating circuit 4.
In such conventional technology, the first transistor
The base current iB of TR1 is the second transistor TR2
Since the base current iB flows in the first transistor TR1, the efficiency decreases to about 80%.

このような分流電流iBを減少して効率を向上
させるためには、第２図に示すように、第１トラ
ンジスタTR１に第３トランジスタTR３をダー
リントン接続することが単純には考えられる。こ
の第２図の回路において、前記ベース電流iBは、
第３トランジスタTR３の電流増幅率をh_feとする
と、１／h_feだけ減少することになり、効率が向
上するはずである。ところが、第３トランジスタ
TR３が制御パルス発生回路４からの制御パルス
に応じて導通すると、第３トランジスタTR３の
コレクタ・エミツタ電圧VCEはほぼ0Vになる。
これは、第１トランジスタTR１においてはコレ
クタ電圧VCとベース電位VBとがほぼ等しいと
いうことを意味する。ここでエミツタ電位VEは
VE＝VB＋0.8〜0.9であるので、第１トランジス
タTR１のコレクタ・エミツタ間には0.8〜0.9Vの
電位差が残つてしまうことになる。したがつて、
第１トランジスタTR１における損失が増大し、
結果として効率は向上しない。 In order to reduce such shunt current iB and improve efficiency, it is simply conceivable to connect the third transistor TR3 to the first transistor TR1 in Darlington connection, as shown in FIG. In the circuit of FIG. 2, the base current iB is
If the current amplification factor of the third transistor TR3 is _hfe , it will decrease by 1/ _hfe , and the efficiency should improve. However, the third transistor
When TR3 becomes conductive in response to the control pulse from the control pulse generation circuit 4, the collector-emitter voltage VCE of the third transistor TR3 becomes approximately 0V.
This means that in the first transistor TR1, the collector voltage VC and the base potential VB are approximately equal. Here, the emitter potential VE is
Since VE=VB+0.8 to 0.9, a potential difference of 0.8 to 0.9 V remains between the collector and emitter of the first transistor TR1. Therefore,
The loss in the first transistor TR1 increases,
As a result, efficiency does not improve.

本発明は、上述の技術的課題を解決し、効率を
向上させたスイツチング式電圧回路を提供するこ
とを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned technical problems and provide a switching voltage circuit with improved efficiency.

以下、図面によつて本発明の実施例を説明す
る。第３図は本発明の一実施例の電気回路図であ
る。直流電源１と負荷２との間には、第１トラン
ジスタTR１と、平滑回路３とが直列に接続され
る。第１トランジスタTR１および平滑回路３間
には逆電圧吸収用ダイオードＤ１が接続される。
また平滑回路３は、コイル６およびコンデンサ７
によつて構成される。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 3 is an electrical circuit diagram of one embodiment of the present invention. A first transistor TR1 and a smoothing circuit 3 are connected in series between the DC power supply 1 and the load 2. A reverse voltage absorbing diode D1 is connected between the first transistor TR1 and the smoothing circuit 3.
The smoothing circuit 3 also includes a coil 6 and a capacitor 7.
Composed by.

第１トランジスタTR１はPNPトランジスタで
あり、この第１トランジスタTR１のベースに
は、PNPトランジスタである第３トランジスタ
TR３のエミツタが接続される。第３トランジス
タTR３のエミツタはまた抵抗Ｒ１を介して第１
トランジスタTR１のエミツタに接続され、第３
トランジスタTR３のベースは抵抗Ｒ１，Ｒ２を
介して第１トランジスタTR１のエミツタに接続
される。さらに本発明に従えば、第３トランジス
タTR３のコレクタは、平滑回路３におけるコイ
ル６およびコンデンサ７の接続点８に接続され
る。 The first transistor TR1 is a PNP transistor, and a third transistor, which is a PNP transistor, is connected to the base of the first transistor TR1.
The emitter of TR3 is connected. The emitter of the third transistor TR3 is also connected to the first transistor through a resistor R1.
Connected to the emitter of transistor TR1, the third
The base of the transistor TR3 is connected to the emitter of the first transistor TR1 via resistors R1 and R2. Furthermore, according to the invention, the collector of the third transistor TR3 is connected to the connection point 8 between the coil 6 and the capacitor 7 in the smoothing circuit 3.

平滑回路３および負荷２の接続点９には、抵抗
Ｒ３，Ｒ４，Ｒ５から成る直列回路が接続され
る。抵抗Ｒ４には、その接続位置を自在にして制
御パルス発生回路４が接続される。したがつて、
制御パルス発生回路４は、接続点９における電位
に対応した電圧を検出し、しかもその設定電圧を
任意に変化させることができる。 A series circuit including resistors R3, R4, and R5 is connected to a connection point 9 between the smoothing circuit 3 and the load 2. The control pulse generating circuit 4 is connected to the resistor R4 in a freely connected position. Therefore,
The control pulse generation circuit 4 detects a voltage corresponding to the potential at the connection point 9, and can arbitrarily change the set voltage.

第３トランジスタTR３のベースには、抵抗Ｒ
６および第２トランジスタTR２から成る直列回
路が接続される。第２トランジスタTR２は、
NPNトランジスタであり、そのベースには制御
パルス発生回路４からの制御パルスが与えられ
る。 A resistor R is connected to the base of the third transistor TR3.
6 and a second transistor TR2 are connected. The second transistor TR2 is
It is an NPN transistor, and a control pulse from the control pulse generation circuit 4 is applied to its base.

上述のごとく第２トランジスタTR２のコレク
タを、コイル６およびコンデンサ７の接続点８に
接続することにより、第３トランジスタTR３の
導通時に第１トランジスタTR１のコレクタ電位
VCよりも第３トランジスタTR３のコレクタ電
位V′Cの方が低くなる。したがつて、前述の第２
図で述べたように第１トランジスタTR１のエミ
ツタ・コレクタ間に0.8〜0.9Vの電位差が残るこ
とがなく、第１トランジスタTR１の導通時にエ
ミツタ・コレクタ間の電位差はほぼ零になる。ま
た第１トランジスタTR１のベース電流iBは第３
トランジスタTR３のエミツタ→コレクタを経て
負荷２に流れることになるので、無駄がなく、効
率が向上する。 As described above, by connecting the collector of the second transistor TR2 to the connection point 8 between the coil 6 and the capacitor 7, the collector potential of the first transistor TR1 changes when the third transistor TR3 is conductive.
The collector potential V'C of the third transistor TR3 becomes lower than VC. Therefore, the above-mentioned second
As described in the figure, no potential difference of 0.8 to 0.9 V remains between the emitter and collector of the first transistor TR1, and the potential difference between the emitter and collector becomes almost zero when the first transistor TR1 is conductive. Also, the base current iB of the first transistor TR1 is
Since it flows from the emitter to the collector of the transistor TR3 to the load 2, there is no waste and efficiency is improved.

第４図は本発明の他の実施例の電気回路図であ
り、第３図の実施例に対応する部分には同一の参
照符を付す。第３図の実施例では、第１トランジ
スタTR１のベース電流iBは、第１トランジスタ
TR１のベース・エミツタ間電圧VBEおよび第３
トランジスタTR３のベース・エミツタ間電圧
V′BEによつて定まる。ところが両電圧VBE，
V′BEはダイオード特性を示すので、電流を適当
な値に設定することができない。そこで、この実
施例では、コイル６にタツプを設けて、第３トラ
ンジスタTR３のコレクタをコイル６に接続す
る。このようにすればベース電流iBを適当な値
に設定することができるようになる。 FIG. 4 is an electrical circuit diagram of another embodiment of the present invention, and parts corresponding to the embodiment of FIG. 3 are given the same reference numerals. In the embodiment of FIG. 3, the base current iB of the first transistor TR1 is
The base-emitter voltage VBE of TR1 and the third
Base-emitter voltage of transistor TR3
Determined by V′BE. However, both voltages VBE,
Since V′BE exhibits diode characteristics, the current cannot be set to an appropriate value. Therefore, in this embodiment, a tap is provided on the coil 6 to connect the collector of the third transistor TR3 to the coil 6. In this way, the base current iB can be set to an appropriate value.

また、第５図で示すように、ベース電流iBを
適当な値に設定するために、第３トランジスタ
TR３のコレクタを抵抗Ｒ７を介して接続点８に
接続するようにしてもよい。 In addition, as shown in Figure 5, in order to set the base current iB to an appropriate value, the third transistor
The collector of TR3 may be connected to connection point 8 via resistor R7.

第６図は本発明の他の実施例の電気回路図であ
り、前述の各実施例に対応する部分には同一の参
照符を付す。この実施例では、第１トランジスタ
TR１のベース電流iBを定電流化して効率をさら
に向上するために、第１トランジスタTR１のベ
ースおよび第３トランジスタTR３のエミツタ間
に抵抗Ｒ８を介在させる。これによつて、第１ト
ランジスタTR１の入力電圧Ｅの変化に対応した
広い電圧変化に対してベース電流iBがほぼ一定
となり、効率が向上する。 FIG. 6 is an electrical circuit diagram of another embodiment of the present invention, and parts corresponding to each of the embodiments described above are given the same reference numerals. In this embodiment, the first transistor
In order to further improve efficiency by making the base current iB of TR1 a constant current, a resistor R8 is interposed between the base of the first transistor TR1 and the emitter of the third transistor TR3. As a result, the base current iB becomes substantially constant over a wide range of voltage changes corresponding to changes in the input voltage E of the first transistor TR1, improving efficiency.

第７図は本発明の他の実施例の電気回路図であ
り、前述の各実施例に対応する部分には同一の参
照符を付す。この実施例では、抵抗Ｒ２と並列に
少なくとも１個望ましくは２個のダイオードＤ
２，Ｄ３が接続される。このようにすると、抵抗
Ｒ２の両端の電圧が定電圧化され、第３トランジ
スタTR３のコレクタ電流が定電流化されるの
で、効率が向上する。 FIG. 7 is an electrical circuit diagram of another embodiment of the present invention, and parts corresponding to each of the embodiments described above are given the same reference numerals. In this embodiment, at least one and preferably two diodes D are connected in parallel with the resistor R2.
2, D3 is connected. In this way, the voltage across the resistor R2 is made a constant voltage, and the collector current of the third transistor TR3 is made a constant current, thereby improving efficiency.

また、第８図で示すように、抵抗Ｒ２と並列
に、ダイオードＤ４および抵抗Ｒ９から成る直列
回路を接続してもよく、さらに第９図で示すよう
に、抵抗Ｒ２と並列にツエナダイオードZDを接
続してもよい。 Furthermore, as shown in FIG. 8, a series circuit consisting of a diode D4 and a resistor R9 may be connected in parallel with the resistor R2, and as shown in FIG. 9, a Zener diode ZD may be connected in parallel with the resistor R2. May be connected.

上述のごとく本発明によれば、第３トランジス
タのコレクタをタツプが設けられたコイルあるい
はコイルおよび負荷間に接続するようにしたの
で、第１トランジスタにおけるコレクタ損失が減
少し、したがつて効率が向上する。 As described above, according to the present invention, since the collector of the third transistor is connected to the coil provided with the tap or between the coil and the load, the collector loss in the first transistor is reduced, and therefore the efficiency is improved. do.

[Brief explanation of the drawing]

第１図は従来技術を示す電気回路図、第２図は
従来技術の欠点を解消するために単純に思い付く
電気回路図、第３図は本発明の一実施例の電気回
路図、第４図、第５図、第６図、第７図、第８図
および第９図は本発明の他の実施例をそれぞれ示
す電気回路図である。１……直流電源、２……負荷、３……平滑回
路、４……制御パルス発生回路、６……コイル、
TR１……第１トランジスタ、TR２……第２ト
ランジスタ、TR３……第３トランジスタ。 Fig. 1 is an electrical circuit diagram showing the prior art, Fig. 2 is an electrical circuit diagram simply conceived to eliminate the drawbacks of the prior art, Fig. 3 is an electrical circuit diagram of an embodiment of the present invention, and Fig. 4. , FIG. 5, FIG. 6, FIG. 7, FIG. 8, and FIG. 9 are electrical circuit diagrams showing other embodiments of the present invention, respectively. 1...DC power supply, 2...Load, 3...Smoothing circuit, 4...Control pulse generation circuit, 6...Coil,
TR1...first transistor, TR2...second transistor, TR3...third transistor.

Claims

[Claims] 1. A first transistor that performs a switching operation and a smoothing circuit including a coil are connected in series between a DC power source and a load, and a second transistor that controls the switching operation of the first transistor is connected in series. , in a switching type constant voltage circuit controlled by a control pulse generation circuit that generates control pulses in response to the voltage applied to the load, the base of the first transistor is connected to the emitter of the third transistor; , connecting the emitter of the third transistor and the emitter of the first transistor via a resistor, and further connecting the base of the third transistor to the emitter of the first transistor and the second transistor via another resistor, A switching type constant voltage circuit characterized in that the collector of the third transistor is connected to a coil provided with a tap or between the coil and a load.