JPS641936B2 - - Google Patents
Info
- Publication number
- JPS641936B2 JPS641936B2 JP54168667A JP16866779A JPS641936B2 JP S641936 B2 JPS641936 B2 JP S641936B2 JP 54168667 A JP54168667 A JP 54168667A JP 16866779 A JP16866779 A JP 16866779A JP S641936 B2 JPS641936 B2 JP S641936B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- resistor
- input
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
従来から高周波高出力トランジスタ電力増幅回
路における回路の異常発振は、回路設計にとつて
難題かつ重大な問題となつている。本発明はこの
異常発振を防止したトランジスタに関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Conventionally, abnormal circuit oscillation in high-frequency, high-output transistor power amplifier circuits has been a difficult and serious problem in circuit design. The present invention relates to a transistor that prevents this abnormal oscillation.
一般的な電力増幅回路での異常発振の原因は、
次のとおりに大別することができる。第１に、ト
ランジスタ自身の不安定動作に起因する異常発振
である。これは、トランジスタ素子のエミツタ部
分にバラスト抵抗を介することにより、トランジ
スタを安定動作させることができる。第２のバイ
アス回路を通じて高周波がフイードバツクされ異
常発振を起こすものである。これは、バイアス回
路にバイパスコンデンサを追加することにより、
バイアス回路に流れる高周波成分を取り除くこと
ができる。第３に入力回路の動作Ｑが高いために
回路が不安定動作となり異常発振を起すものであ
る。特に、高周波高出力トランジスタを用いた電
力増幅回路においては、トランジスタの入力イン
ピーダンスが小さいため、回路設計上、入力整合
回路の動作Ｑは高くなり、異常発振が起り易い状
態となる。回路の動作Ｑに起因する異常発振の防
止方法として、一般には入力回路におけるチヨー
クコイルの素子Ｑを下げることやダンピング抵抗
を並列に接続することで、回路の動作Ｑを低下さ
せて安定動作させる方法が用いられる。 The causes of abnormal oscillation in general power amplifier circuits are:
It can be broadly classified as follows. The first problem is abnormal oscillation caused by unstable operation of the transistor itself. This allows stable operation of the transistor by interposing a ballast resistor to the emitter portion of the transistor element. The high frequency is fed back through the second bias circuit, causing abnormal oscillation. This is achieved by adding a bypass capacitor to the bias circuit.
High frequency components flowing through the bias circuit can be removed. Thirdly, the high operating Q of the input circuit causes the circuit to operate unstablely and cause abnormal oscillation. In particular, in a power amplifier circuit using high-frequency, high-output transistors, the input impedance of the transistors is small, so the operational Q of the input matching circuit is high due to circuit design, and abnormal oscillation is likely to occur. In general, as a method to prevent abnormal oscillations caused by the circuit's operational Q, there is a method of lowering the element Q of the chiyoke coil in the input circuit or connecting a damping resistor in parallel to lower the circuit's operational Q and stabilize the operation. used.
しかし、チヨークコイルにおいては回路の動作
Ｑを低下させる効果に限度があるため十分な効果
を示すことができない。また並列ダンピング抵抗
においては、抵抗値による電力損失が大きいため
十分な効果を発揮することができない。 However, since there is a limit to the effect of lowering the operational Q of the circuit in the case of a chi-yoke coil, it is not possible to exhibit a sufficient effect. Further, in the case of parallel damping resistors, the power loss due to the resistance value is large, so that sufficient effects cannot be exhibited.
そこで、上述の方法において、回路の動作Ｑに
起因する異常発振が防止されない場合には、入力
回路の信号路に対して直列に抵抗を接続し、整合
回路全体の動作Ｑを下げることにより回路の安定
動作を計り、異常発振を防止する方法がある。し
かし、個別トランジスタに付加する入力回路に直
列抵抗を接続する場合、抵抗値による電力損失へ
の影響は大きくなるため、抵抗値による電力損失
が最少となるように抵抗値を小さくする必要があ
り、回路のインピーダンスにおいても電力損失に
大きく影響を及ぼすため、回路のインピーダンス
が高い場所に接続する必要がある。そのため、特
に入力電力の大きな増幅回路で回路全体のインピ
ーダンスが低い場合においては直列抵抗による電
力損失が大きくなるため、直列抵抗は微少の抵抗
値としなければならない欠点がある。さらに、所
要定格電力の観点から見ると、一般の微少抵抗で
は、入力電力の大きな回路において、制限があ
る。また、接続される直列抵抗には純抵抗が望ま
しく、インダクタンス成分が含まれると、高周波
的にインダクタンスとして働くため、回路整合に
おいては、むしろ回路の動作Ｑを高くすることに
なり、発振防止としての効果は低下し、狭帯域、
不安定な回路となる場合がある。 Therefore, if the above method does not prevent abnormal oscillation due to the operation Q of the circuit, connect a resistor in series with the signal path of the input circuit to lower the operation Q of the entire matching circuit. There are methods to ensure stable operation and prevent abnormal oscillations. However, when connecting a series resistor to an input circuit that is added to an individual transistor, the resistance value has a large effect on power loss, so it is necessary to reduce the resistance value so that the power loss due to the resistance value is minimized. The impedance of the circuit also has a large effect on power loss, so it is necessary to connect it to a location with high circuit impedance. Therefore, especially when the impedance of the entire circuit is low in an amplifier circuit with a large input power, the power loss due to the series resistor becomes large, so there is a drawback that the series resistor must have a very small resistance value. Furthermore, from the viewpoint of the required rated power, ordinary microresistors have limitations in circuits with large input power. In addition, it is preferable that the series resistor connected be a pure resistance, and if an inductance component is included, it will act as an inductance at high frequencies, so in circuit matching, it will rather increase the operating Q of the circuit, and it will be used to prevent oscillation. Effectiveness decreases, narrowband,
This may result in an unstable circuit.
上述のことから、入力回路に直列抵抗を接続す
ることによる、電力増幅回路の異常発振を防止す
る回路は、特に広帯域な高周波高出力電力増幅器
においては、十分な効果を得ることはできないと
いう難点があつた。 From the above, a circuit that prevents abnormal oscillations in a power amplifier circuit by connecting a series resistor to the input circuit has the disadvantage that it cannot obtain sufficient effects, especially in wideband, high-frequency, high-output power amplifiers. It was hot.
本発明の目的は、全ての高周波高出力電力増幅
器の場合において回路の動作Ｑに起因する異常発
振を防止することにある。 An object of the present invention is to prevent abnormal oscillations caused by the operation Q of the circuit in all high frequency, high output power amplifiers.
本発明によれば増幅回路に直列抵抗を接続する
代りに、トランジスタ内部のトランジスタペレツ
トと入力メタライズとの間に直列抵抗を接続させ
る構造により、高周波高出力電力増幅器の異常発
振を防止し、直列抵抗による電力損失を最少なも
のとし、安定かつ、広帯域な電力増幅器を提供す
ることができる。 According to the present invention, instead of connecting a series resistor to the amplifier circuit, a series resistor is connected between the transistor pellet inside the transistor and the input metallization. It is possible to minimize power loss due to resistance and provide a stable and broadband power amplifier.
以下図面を用いて本発明をより詳細に説明す
る。 The present invention will be explained in more detail below using the drawings.
第１図ａは、従来の高周波トランジスタを使用
した、代表的な高周波高出力電力増幅器の入力側
整合回路網を示したものである。トランジスタ
Tr1は、トランジスタペレツトTr2と入力端子接
続用ボンデイング線L2及び接地用ボンデイング
線L3の内部回路によつて構成され、トランジス
タTr1は直列コイルL1と直列コンデンサC1、並列
コンデンサC2，C3によつて整合されている。直
列抵抗R1は異常発振防止用である。 FIG. 1a shows an input matching network of a typical high frequency, high output power amplifier using conventional high frequency transistors. transistor
T r1 is composed of an internal circuit consisting of a transistor pellet T r2 , a bonding wire L 2 for input terminal connection, and a bonding wire L 3 for grounding, and the transistor T r1 has a series coil L 1 , a series capacitor C 1 , and a parallel capacitor Coordinated by C 2 and C 3 . The series resistor R1 is for preventing abnormal oscillation.
第１図ａの従来例によると、入力側整合回路の
入力端子部分Ａのインピーダンスが50オームで整
合されている場合、直列抵抗R1は電力損失を最
少にするため、入力側整合回路の入力端子部分Ａ
に近い場所へ接続される。また、直列抵抗R1の
抵抗値も電力損失を最少にするため、小さくする
必要がある。この場合、周波数によつてやや異る
が、直列抵抗R1の抵抗値は10Ω以下にしなけれ
ばならない。 According to the conventional example shown in Figure 1a, if the impedance of the input terminal part A of the input side matching circuit is matched at 50 ohms, the series resistor R 1 is set at the input of the input side matching circuit in order to minimize power loss. Terminal part A
connected to a location close to Furthermore, the resistance value of the series resistor R1 also needs to be small in order to minimize power loss. In this case, the resistance value of the series resistor R1 must be 10Ω or less, although it varies slightly depending on the frequency.
また、入力側整合回路の入力端子部分Ａのイン
ピーダンスが５から10オームに整合された場合に
は、トランジスタ入力端子部分Ｂのインピーダン
スは数オームであるため、入力側整合回路のどの
場所に直列抵抗R1が接続されても、直列抵抗R1
の電力損失の変化への影響は小さくなる。しか
し、電力損失は全体に大きくなるので、直列抵抗
R1による電力損失を最少にするため抵抗値を１
オーム以下にしなければならない。前にも述べた
ように、広帯域な安定した電力増幅器とするに
は、回路整合上、インダクタンス成分を含まない
純抵抗を接続することが望ましい。現在得られる
１オーム以下の純抵抗を入力側整合回路に接続す
ることは困難である。 In addition, when the impedance of the input terminal part A of the input side matching circuit is matched to 5 to 10 ohms, the impedance of the transistor input terminal part B is several ohms, so where in the input side matching circuit should the series resistor be connected? Even if R 1 is connected, the series resistance R 1
has a smaller effect on changes in power loss. However, the power loss is large overall, so series resistance
The resistance value is set to 1 to minimize the power loss due to R 1 .
Must be less than ohm. As mentioned earlier, in order to obtain a stable power amplifier with a wide band, it is desirable to connect a pure resistor that does not include an inductance component from the viewpoint of circuit matching. It is difficult to connect a currently available pure resistor of 1 ohm or less to the input matching circuit.
次に、第１図ｂは本発明による高周波トランジ
スタを示したものである。 Next, FIG. 1b shows a high frequency transistor according to the present invention.
第１図ｂにおいて、トランジスタTr1はトラン
ジスタペレツトTr2と入力端子接続用ボンデイン
グ線L2及び接地用ボンデイング線L3、異常発振
防止用直列抵抗R2の内部回路によつて構成され、
トランジスタTr1は直列コイルL1と直列コンデン
サC1、並列コンデンサC2，C3によつて整合され
ている。 In FIG. 1b, the transistor T r1 is composed of an internal circuit including a transistor pellet T r2 , a bonding line L 2 for connecting an input terminal, a bonding line L 3 for grounding, and a series resistor R 2 for preventing abnormal oscillation.
The transistor T r1 is matched by a series coil L 1 , a series capacitor C 1 , and parallel capacitors C 2 and C 3 .
第１図ｂによれば、異常発振防止用直列抵抗
R2には、超小型の抵抗体が使用されており、ト
ランジスタTr1の組立の際に構成される。 According to Figure 1b, the series resistor for preventing abnormal oscillation
An ultra-small resistor is used for R2 , and is constructed when the transistor T r1 is assembled.
上記抵抗体による、異常発振防止用の直列抵抗
R2には１オーム以下の純抵抗、かつ微少抵抗を
容易に用いることができる。その上、直列抵抗
R2がトランジスタTr1の内部であるため、入力側
整合回路の入力端子部分Ａのインピーダンスに影
響を受けることがなく、容易に回路整合を取るこ
とができる。直列抵抗R2には微少抵抗を使用で
きるため、直列抵抗による電力損失を最少にする
ことができる。 Series resistance for preventing abnormal oscillation using the above resistor
A pure resistance of 1 ohm or less and a minute resistance can be easily used for R 2 . Moreover, the series resistance
Since R 2 is inside the transistor T r1 , it is not affected by the impedance of the input terminal portion A of the input side matching circuit, and circuit matching can be easily achieved. Since a minute resistance can be used as the series resistor R 2 , power loss due to the series resistor can be minimized.
また、直列抵抗R2が微少抵抗値であつても、
トランジスタTr1の入力端子部分Ｂのインピーダ
ンスは数オームと低い値であるため、入力側整合
回路の動作Ｑは下げられ、十分に異常発振防止用
直列抵抗として働くことができる。 Also, even if the series resistance R 2 is a small resistance value,
Since the impedance of the input terminal portion B of the transistor T r1 is as low as several ohms, the operation Q of the input side matching circuit is lowered, and it can sufficiently function as a series resistor for preventing abnormal oscillation.
次に第２図は、本発明による高周波トランジス
タ構造の一実施例を示している。 Next, FIG. 2 shows an embodiment of a high frequency transistor structure according to the present invention.
第２図によると、トランジスタペレツト１は素
子容器３の出力端子コレクタメタライズ部６に搭
載され、異常発振防止用直列抵抗であるチツプ抵
抗体２は素子容器３の入力端子ベースメタライズ
部４に搭載される。次に搭載されたトランジスタ
ペレツト１のベース電極部７とチツプ抵抗器２
は、入力端子接続用ボンデイング線９によつて接
続され、トランジスタペレツト１のエミツタ電極
部８と、エミツタ接地用メタライズ部５はエミツ
タ接地用ボンデイング線１０によつて接続されて
いる。 According to FIG. 2, the transistor pellet 1 is mounted on the output terminal collector metallized part 6 of the element container 3, and the chip resistor 2, which is a series resistance for preventing abnormal oscillation, is mounted on the input terminal base metallized part 4 of the element container 3. be done. Next, the base electrode part 7 of the transistor pellet 1 mounted and the chip resistor 2
are connected by a bonding wire 9 for input terminal connection, and the emitter electrode portion 8 of the transistor pellet 1 and the metallized portion 5 for emitter grounding are connected by a bonding wire 10 for emitter grounding.
第２図における、異常発振防止用チツプ抵抗体
２はシリコンのバルク抵抗を利用したもので、抵
抗値はシリコンが所有する比抵抗と電極面積によ
つて決定される。また、電極面積を可変すること
で、電力密度の問題を起すことなく抵抗体の抵抗
値を選択することができ、回路定数の変化による
異常発振の程度に応じた最小抵抗値を得ることが
できる。 The abnormal oscillation prevention chip resistor 2 shown in FIG. 2 utilizes the bulk resistance of silicon, and the resistance value is determined by the specific resistance possessed by silicon and the electrode area. In addition, by varying the electrode area, the resistance value of the resistor can be selected without causing power density problems, and the minimum resistance value can be obtained depending on the degree of abnormal oscillation caused by changes in circuit constants. .
以上述べてきたように本発明によれば、広帯域
な高周波高出力電力増幅器においても、使用トラ
ンジスタや入力側整合回路のインピーダンスにか
かわらず、直列抵抗による異常発振の防止方法を
使用することができる。 As described above, according to the present invention, even in a broadband high frequency, high output power amplifier, the method for preventing abnormal oscillation using a series resistor can be used regardless of the impedance of the transistor used or the input side matching circuit.
また、異常発振防止用の直列抵抗がトランジス
タに容器内部に接続されているため、入力側整合
回路の設計においても容易にすることができる。
また、直列抵抗の抵抗値を調整することで、異常
発振の防止効果としての必要に応じた最小抵抗値
を得ることができる。 Further, since a series resistor for preventing abnormal oscillation is connected to the transistor inside the container, it is possible to simplify the design of the input side matching circuit.
In addition, by adjusting the resistance value of the series resistor, it is possible to obtain a minimum resistance value as required for preventing abnormal oscillation.
次に、第３図ａは高周波高出力トランジスタを
用いた電力増幅回路の直列抵抗を横軸に、出力電
力を縦軸に示した一実験結果である。また第３図
ｂは本発明による高周波高出力トランジスタを用
いた電力増幅器を第３図ａと同様に示した一実験
結果である。 Next, FIG. 3a shows the results of an experiment in which the horizontal axis represents the series resistance of a power amplifier circuit using high-frequency, high-output transistors, and the vertical axis represents the output power. Further, FIG. 3b shows the results of an experiment similar to FIG. 3a, showing a power amplifier using high-frequency, high-output transistors according to the present invention.
第３図ａ及びｂにおいて、出力電力を表わす縦
軸の点Ｐは、所要定格電力を示している。曲線と
交差している直線部分から矢印の方向は直列抵抗
が異常発振防止として作用する領域である。ま
た、点線による曲線部分は直列抵抗にインダクタ
ンス成分が含まれないと考えた場合を示してい
る。 In FIGS. 3a and 3b, a point P on the vertical axis representing output power indicates the required rated power. The direction of the arrow from the straight line intersecting the curve is the area where the series resistance acts to prevent abnormal oscillation. Furthermore, the curved portion indicated by the dotted line indicates the case where it is assumed that the series resistance does not include an inductance component.
なお、本実施例においては、バイポーラ型素子
のエミツタ接地の高周波高出力トランジスタを使
用した一般的な電力増幅回路で述べてきたが、ベ
ース接地のトランジスタや、全ての電力増幅回路
の場合においても、本発明の諸効果を得られるこ
とは明らかである。 In this example, a general power amplifier circuit using a high-frequency, high-output transistor with a grounded emitter of a bipolar type element has been described, but the same applies to a transistor with a common base or any power amplifier circuit. It is clear that various effects of the present invention can be obtained.
第１図ａは、従来の電力増幅器の入力側回路を
示す回路図、第１図ｂは、本発明による高周波高
出力トランジスタを用いた電力増幅器の入力側回
路を示す回路図で、第２図は本発明の一実施例に
よる高周波高出力トランジスタ構造の一例を示す
平面図である。第３図ａ，ｂは従来および本発明
による電気的特性を示すグラフである。
Tr1……高周波高出力トランジスタ、Tr2……
高周波高出力トランジスタペレツト、L1……整
合回路用直列コイル、L2……入力端子接続用ボ
ンデイング線、L3……接地用ボンデイング線、
C1……整合回路用直列コンデンサ、C2……整合
回路用並列コンデンサ、C3……整合回路用並列
コンデンサ、R1……異常発振防止用直列抵抗、
R2……異常発振防止用直列抵抗、１……トラン
ジスタチツプ、２……チツプ抵抗体、３……素子
容器、４……入力端子ベースメタライズ部、５…
…エミツタ接地用メタライズ部、６……出力端子
コレクタメタライズ部、７……ベース電極部、８
……エミツタ電極部、９……入力端子接続用ボン
デイング線、１０……エミツタ接地用ボンデイン
グ線。
FIG. 1a is a circuit diagram showing an input side circuit of a conventional power amplifier, FIG. 1b is a circuit diagram showing an input side circuit of a power amplifier using a high frequency high output transistor according to the present invention, and FIG. 1 is a plan view showing an example of a high frequency, high output transistor structure according to an embodiment of the present invention. FIGS. 3a and 3b are graphs showing the electrical characteristics of the conventional and the present invention. T r1 ……High frequency high output transistor, T r2 ……
High frequency high output transistor pellet, L 1 ... Series coil for matching circuit, L 2 ... Bonding wire for input terminal connection, L 3 ... Bonding wire for grounding,
C 1 ... Series capacitor for matching circuit, C 2 ... Parallel capacitor for matching circuit, C 3 ... Parallel capacitor for matching circuit, R 1 ... Series resistor for preventing abnormal oscillation,
R 2 ... Series resistance for preventing abnormal oscillation, 1 ... Transistor chip, 2 ... Chip resistor, 3 ... Element container, 4 ... Input terminal base metallized part, 5 ...
...Emitter grounding metallized part, 6...Output terminal collector metallized part, 7...Base electrode part, 8
... Emitter electrode part, 9... Bonding wire for input terminal connection, 10... Bonding wire for emitter grounding.
Claims (1)
層およびトランジスタチツプ載置用メタライズ層
がおのおの絶縁基板上に形成され、前記トランジ
スタチツプ載置用メタライズ層の上にトランジス
タチツプが載置され、前記入力メタライズ層に
は、平板状のチツプ抵抗がその一主面に設けられ
た電極を介して載置され、該チツプ抵抗の他の主
面に設けられた電極は前記トランジスタチツプの
入力電極と電気的に接続され、少なくとも前記ト
ランジスタチツプと前記チツプ抵抗体とは前記絶
縁基板上に載置される蓋部材で一体に封止されて
いることを特徴とする高周波高出力トランジス
タ。1. At least an input metallization layer, a ground metallization layer, and a transistor chip mounting metallization layer are each formed on an insulating substrate, a transistor chip is mounted on the transistor chip mounting metallization layer, and a transistor chip is mounted on the input metallization layer. In this case, a flat chip resistor is mounted via an electrode provided on one main surface thereof, and an electrode provided on the other main surface of the chip resistor is electrically connected to an input electrode of the transistor chip. . A high frequency, high output transistor, wherein at least the transistor chip and the chip resistor are integrally sealed with a lid member placed on the insulating substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16866779A JPS5691450A (en) | 1979-12-25 | 1979-12-25 | Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16866779A JPS5691450A (en) | 1979-12-25 | 1979-12-25 | Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5691450A JPS5691450A (en) | 1981-07-24 |
| JPS641936B2 true JPS641936B2 (en) | 1989-01-13 |
Family
ID=15872259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16866779A Granted JPS5691450A (en) | 1979-12-25 | 1979-12-25 | Transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5691450A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105706223B (en) * | 2013-11-07 | 2019-02-12 | 恩智浦美国有限公司 | Adjustable loss for bond wire placement |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050847A (en) * | 1973-09-05 | 1975-05-07 | ||
| JPS5435856U (en) * | 1977-08-15 | 1979-03-08 |
-
1979
- 1979-12-25 JP JP16866779A patent/JPS5691450A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5691450A (en) | 1981-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4168507A (en) | Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package | |
| US5321279A (en) | Base ballasting | |
| US4193083A (en) | Package for push-pull semiconductor devices | |
| US4266239A (en) | Semiconductor device having improved high frequency characteristics | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JPH06152206A (en) | Reflectionless termination | |
| CA2023396A1 (en) | Variable gain distributed amplifier | |
| US4156211A (en) | Thin film microwave voltage controlled oscillator | |
| JPS641936B2 (en) | ||
| US6320468B2 (en) | Method and system for suppressing oscillations in a multi-stage amplifier | |
| US4267520A (en) | Hybrid component for very high frequency amplification | |
| US6469331B2 (en) | Monolithic integrated circuit with several capacitors forming bypass to ground | |
| JPH0560685B2 (en) | ||
| JPH0115226Y2 (en) | ||
| JPS6043022B2 (en) | Microwave device module | |
| US4689579A (en) | Analog integrated circuit | |
| JP4031032B2 (en) | Electronic integrated circuit device having means to compensate for undesired capacitance | |
| JPS6365242B2 (en) | ||
| JPH06252668A (en) | Microwave circuit | |
| JPH04287507A (en) | Field effect transistor amplifier | |
| US3555443A (en) | Structure of integrated circuit | |
| JP3174248B2 (en) | Semiconductor amplifier | |
| JPH042492Y2 (en) | ||
| JPS6032749Y2 (en) | Chip type capacitive element | |
| JP3211729B2 (en) | Amplifier and voltage control gain control circuit |