JPS642909B2 - - Google Patents
Info
- Publication number
- JPS642909B2 JPS642909B2 JP14639187A JP14639187A JPS642909B2 JP S642909 B2 JPS642909 B2 JP S642909B2 JP 14639187 A JP14639187 A JP 14639187A JP 14639187 A JP14639187 A JP 14639187A JP S642909 B2 JPS642909 B2 JP S642909B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- time
- minutes
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 210000001072 colon Anatomy 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
Description
【発明の詳細な説明】
本発明は電子式タイマー装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic timer device.
本発明は時計や計算機などに組み込まれるタイ
マー装置を提供するものである。 The present invention provides a timer device that can be incorporated into watches, calculators, and the like.
時計は現在の時刻に対する正しい時間情報を提
供することには適しているが、例えば現在から1
時間後に約束がある場合等、その定めた時間に対
してはあと何分残つているかという時間情報に対
しては迅速な答えを与えることはできない。 Although clocks are suitable for providing correct time information for the current time, for example
When there is an appointment after that time, it is not possible to give a quick answer to time information such as how many minutes are left for the specified time.
この様な問題を解決する方法としてタイマー装
置が考えられる。しかし、タイマー装置はまずタ
イマー時間を設定しなければならなく、この時間
設定に時間がかかる欠点を持つている。また、同
じタイマー時間を繰り返し用いる時には、改めて
タイマー時間を設定しなければならない。 A timer device can be considered as a method to solve such problems. However, the timer device has the disadvantage that it is necessary to first set the timer time, and it takes time to set the time. Furthermore, when using the same timer time repeatedly, the timer time must be set again.
本発明は上記の欠点を解決するものであり、他
の機能からタイマー機能に切替えた時、自動的に
使用頻度の多いタイマー時間(例えば、60分、45
分、30分)に設定されるものである。またメモリ
ー回路を設けることによりタイマー時間を繰り返
し使用できるようにしたタイマー装置を提供する
ものである。更に、タイマー時間が00分00秒にな
つた時に表示をそのままの状態にしておき、計数
内容は繰り返しタイマーとして再びダウンカウン
トを始めて、一定時間後に例えば4秒後に表示を
00分00秒から実際の計数値とすることにより、使
用者にタイマー時間が計数し終つたことを強調し
て次の計数に入る動作をわかり易くして、非常に
使い勝手の良いタイマー装置を提供することを目
的とするものである。 The present invention solves the above drawbacks, and when switching from another function to the timer function, the frequently used timer time (for example, 60 minutes, 45 minutes, etc.) is automatically set.
minutes, 30 minutes). Furthermore, the present invention provides a timer device that is provided with a memory circuit so that the timer time can be used repeatedly. Furthermore, when the timer time reaches 00 minutes 00 seconds, the display will remain as it is, the count will start counting down again as a repeat timer, and the display will be displayed after a certain period of time, for example 4 seconds.
To provide an extremely user-friendly timer device by emphasizing to the user that the timer time has finished counting and making it easy to understand the operation of starting the next count by setting the actual count value from 00 minutes 00 seconds. The purpose is to
以下本発明の実施例に基づいて説明する。 The present invention will be explained below based on examples.
第1図は本発明のタイマー装置の実施例であ
り、時計付タイマーのタイマー装置部分の回路
図。第2図は第1図のタイミング波形。第3図は
第1図の時計付タイマーの表示部の表示内容を示
したものである。 FIG. 1 shows an embodiment of the timer device of the present invention, and is a circuit diagram of the timer device portion of a timer with a clock. Figure 2 shows the timing waveforms of Figure 1. FIG. 3 shows the display contents of the display section of the clock-equipped timer shown in FIG. 1.
第1図において2は分周回路であり、アンドゲ
ート1を介して入力される32Hz信号を分周して1
Hz信号を出力する。ここでアンドゲート1にはス
タートストツプスイツチAによつて制御されるフ
リツプフロツプ22の出力s/sが入力され、32
Hz信号の伝送が制御される。1Hz信号はアンドゲ
ート3により微分されて、減算回路4に入力され
る。4ビツトシフトレジスタ5、アンドゲート
8、アンドゲート9、12ビツトシフトレジスタ1
1、及び減算回路4は閉ループを構成しており、
時間情報を循環記憶すると共に、減算回路4によ
り、1Hz信号に基づいて、時間情報から1秒づつ
減算を行なう。アンドゲート12,13,14は
4ビツトシフトレジスタ5の状態からそれぞれ、
10以上、6以上、7以上の値を検出し、またアン
ドゲート16,17はそれぞれ1秒、1分の桁を
9に、10秒、10分の桁を5にそれぞれセツトす
る。アンドゲート12,13,14及びアンドゲ
ート16,17の働きにより、60分→59分、60秒
→59秒のような減算時の桁上制御を行なう。以上
によりタイマー回路が構成される。 In Figure 1, 2 is a frequency divider circuit, which divides the 32Hz signal input through AND gate 1 to 1
Outputs Hz signal. Here, the output s/s of the flip-flop 22 controlled by the start/stop switch A is input to the AND gate 1, and 32
The transmission of the Hz signal is controlled. The 1 Hz signal is differentiated by an AND gate 3 and input to a subtraction circuit 4. 4-bit shift register 5, AND gate 8, AND gate 9, 12-bit shift register 1
1 and the subtraction circuit 4 constitute a closed loop,
The time information is stored in a circular manner, and the subtraction circuit 4 subtracts one second from the time information based on a 1 Hz signal. The AND gates 12, 13, and 14 each operate from the state of the 4-bit shift register 5.
Values of 10 or more, 6 or more, and 7 or more are detected, and AND gates 16 and 17 set the digits of 1 second and 1 minute to 9, and the digits of 10 seconds and 10 minutes to 5, respectively. By the functions of AND gates 12, 13, and 14 and AND gates 16 and 17, carry control is performed during subtraction, such as from 60 minutes to 59 minutes and from 60 seconds to 59 seconds. The timer circuit is configured as described above.
メモリー回路18は、タイマー時間の記憶を行
なう回路であり、書き込み信号Dにより4ビツト
シフトレジスタ5から閉ループの時間情報を読み
込み記憶を行なう。また、このメモリー回路18
の時間情報は送り出し信号Eにより、12ビツトシ
フトレジスタ11に書き込まれ、閉ループに時間
情報を転送することができる。尚、このメモリー
回路18の時間情報は読み出された後に空白とな
るので読み出し直後に、4ビツトシフトレジスタ
5から再び同じ情報が書き込まれる。フリツプフ
ロツプ回路23は時間モードとタイマーモードの
切換を行なうもので、スイツチBに制御される。
19は零検出回路であり、タイマー回路の残り時
間が00分00秒となつたことを検出する。20はタ
イマーであり、零検出回路19の出力から4秒後
に出力を生じる。図中信号D1,D2,D3,D4はデ
イジツト信号であり、それぞれ秒10秒、分10分の
桁を表わす信号であり、t1,t2,t3,t4はビツト
信号であり各デイジツト内のビツトを表わす信号
である。 The memory circuit 18 is a circuit for storing timer time, and reads closed loop time information from the 4-bit shift register 5 in response to the write signal D and stores it. In addition, this memory circuit 18
The time information is written into the 12-bit shift register 11 by the sending signal E, and the time information can be transferred to the closed loop. Incidentally, since the time information in the memory circuit 18 becomes blank after being read, the same information is written again from the 4-bit shift register 5 immediately after being read. Flip-flop circuit 23 switches between time mode and timer mode, and is controlled by switch B.
Reference numeral 19 denotes a zero detection circuit, which detects when the remaining time of the timer circuit reaches 00 minutes and 00 seconds. 20 is a timer, which produces an output four seconds after the output of the zero detection circuit 19. In the figure, signals D 1 , D 2 , D 3 , and D 4 are digit signals representing digits of 10 seconds and 10 minutes, respectively, and t 1 , t 2 , t 3 , and t 4 are bit signals. is a signal representing the bit within each digit.
次に、この実施例の動作を説明する。 Next, the operation of this embodiment will be explained.
フリツプフロツプF.F(以下F.Fと略す)23は
モード切替えF.Fであり時計機能とタイマー機能
を切替えて、表示部と外部操作部材(以下スイツ
チ)A,Bを両方の機能に共用できるようにする
ためのものである。第3図aは時計機能の状態で
あり、12時34分が表示されている。この状態に於
いて、スイツチBを押すとF.F23の出力が
“H”になり、アンドゲート24により1ワード
信号が作られ、アンドゲート9によりセツト信号
を1ワード間送ると共に、アンドゲート21によ
り10分の桁を6にセツトする信号をオアゲート1
0に送る。これにより時計機能からタイマー機能
に切換えた時60分00秒にセツトされる。第3図b
はこの表示内容を示したものである。この状態に
於いてはスイツチAはスタート。ストツプスイツ
チs/sになる。 Flip-flop FF (hereinafter referred to as FF) 23 is a mode switching FF that switches between the clock function and the timer function so that the display section and external operation members (hereinafter referred to as switches) A and B can be used for both functions. It is. Figure 3a shows the state of the clock function, with 12:34 being displayed. In this state, when switch B is pressed, the output of F.F23 becomes "H", one word signal is generated by AND gate 24, and the AND gate 9 sends a set signal for one word, and AND gate 21 The signal that sets the 10th digit to 6 is sent to OR gate 1.
Send to 0. As a result, when switching from the clock function to the timer function, it is set to 60 minutes 00 seconds. Figure 3b
shows this display content. In this state, switch A starts. The stop switch becomes S/S.
本発明を説明するための第3図cについて記述
する。 FIG. 3c will be described to explain the present invention.
スイツチAを押すとF.F22の出力Qが“H”
となりアンドゲート1は32Hzを分周回路2に送
る。更に、書き込み信号Dが1ワード間“H”と
なり4ビツトのシフトレジスタ5、12ビツトのシ
フトレジスタ11、アンドゲート8,9、オアゲ
ート10から成る循環ループにより記憶されてい
る60分00秒の情報をシフトレジスタから成るメモ
リー回路18に記憶させる。分周回路2が1Hz信
号を送り出すとアンドゲート3により微分して減
算回路4に送る。アンドゲート12は10以上の判
断、アンドゲート13は6以上の判断、アンドゲ
ート14は7以上の判断をおこないF.F15に信
号を送る。アンドゲート16は1秒、1分の桁を
9にセツトするゲート、アンドゲート17は10
秒、10分の桁を5にセツトするゲートである。こ
れにより60分00秒から1秒信号が減算回路4に送
られると59分59秒が表示される。以下同様、第3
図cは21分32秒の時スイツチAを押してストツプ
状態にして、またスイツチAを押してスタート状
態にしたものである。これによりスタート・スト
ツプを繰り返して用いることができる。 When switch A is pressed, the output Q of F.F22 becomes “H”
Then AND gate 1 sends 32Hz to frequency divider circuit 2. Furthermore, the write signal D becomes "H" for one word, and the 60 minutes 00 seconds of information stored in the circular loop consisting of the 4-bit shift register 5, the 12-bit shift register 11, the AND gates 8 and 9, and the OR gate 10 is stored. is stored in a memory circuit 18 consisting of a shift register. When the frequency dividing circuit 2 sends out a 1 Hz signal, it is differentiated by the AND gate 3 and sent to the subtraction circuit 4. AND gate 12 makes a decision of 10 or more, AND gate 13 makes a decision of 6 or more, and AND gate 14 makes a decision of 7 or more, and sends a signal to F.F15. AND gate 16 is a gate that sets the 1 second and 1 minute digits to 9, and gate 17 is 10.
This gate sets the seconds and 10 minutes digits to 5. As a result, when a 1 second signal is sent to the subtraction circuit 4 from 60 minutes 00 seconds, 59 minutes 59 seconds is displayed. Similarly, the third
In Figure c, switch A was pressed at 21 minutes and 32 seconds to put it in the stop state, and switch A was pressed again to put it in the start state. This allows repeated start and stop operations.
次に、本発明の特徴を最も良く表わしている第
3図dを説明する。この場合は60分ではなく45分
のタイマーとして連続して使用する場合を示した
ものである。まず45分にセツトする。第1図の実
施例は図示しないキーボードを有し、キーボード
のテンキーによるセツトを可能にしたものであ
る。キー□4が置数されるとクリアー信号Iが分の
桁の1ワード間“L”となり、シフトレジスタ5
からの分情報を禁止して置数信号Gより4の情報
がオアゲート10に送られる。よつて表示は04分
となる。次にキー□5を置数するとクリアー信号I
が分の桁の1ワード間“L”となり、シフトレジ
スタ5からの分情報を禁止し置数信号Gより5の
情報がオアゲート10に送られる。更にシフト信
号Hが10分の桁の1ワード間“H”となり4ビツ
トシフトレジスタ6からの4の情報をアンドゲー
ト9に送る。よつて表示は45分となりセツトは終
了する。 Next, FIG. 3d, which best represents the features of the present invention, will be explained. In this case, the timer is used continuously for 45 minutes instead of 60 minutes. First, set it to 45 minutes. The embodiment shown in FIG. 1 has a keyboard (not shown) and allows settings to be made using the numeric keys on the keyboard. When the key □4 is set, the clear signal I becomes “L” for one word of the minute digit, and the shift register 5
The information of 4 is sent to the OR gate 10 from the digit signal G with the minute information from . Therefore, the display will be 04 minutes. Next, enter the key □5 to clear the signal I.
becomes "L" for one word of the minute digit, inhibits the minute information from the shift register 5, and the information of 5 is sent to the OR gate 10 from the digit signal G. Further, the shift signal H becomes "H" for one word of the 10th digit, and information 4 from the 4-bit shift register 6 is sent to the AND gate 9. Therefore, the display becomes 45 minutes and the set ends.
この状態に於いて、スタート状態にするとダウ
ンカウントを始める。この45分のタイマー時間は
第3図cの時と同様にしてメモリー回路18に記
憶される。00分00秒になると00検出回路19が働
き4秒タイマー回路に信号を送る。4秒タイマー
回路20は4秒間表示内容を保持しているので00
分00秒が表示されている。しかしこの間もカウン
トを行つているのでコロンは1秒点滅をこの間し
ている。00分00秒になると次の2ワード間書き込
み信号Dが“H”になり、最初の1ワード間送り
出し信号Eが“H”になる。これによりメモリー
回路18の内容45分がシフトレジスタ5,11に
送られ、シフトレジスタ5,11に送られた45分
の情報が2ワード目に再びメモリー回路18に書
き込まれる。これによりタイマー時間を新たにセ
ツトしなおすことなく連続して使うことができ
る。シフトレジスタ5,11の情報が44分56秒に
なると4秒カウンタ20が停止して従来の表示方
法にもどる。以下同様にこれを連続して何回でも
繰り返して使うことができる。秒の桁もセツトし
たい時には分と同様な方法でセツトすることがで
きる。 In this state, when the start state is set, a down count starts. This 45 minute timer period is stored in the memory circuit 18 in the same manner as in FIG. 3c. When the time reaches 00 minutes and 00 seconds, the 00 detection circuit 19 operates and sends a signal to the 4-second timer circuit. The 4-second timer circuit 20 holds the display contents for 4 seconds, so 00
Minutes 00 seconds are displayed. However, the count is still being performed during this time, so the colon is blinking for 1 second during this time. At 00 minutes and 00 seconds, the next two-word write signal D becomes "H", and the first one-word send signal E becomes "H". As a result, 45 minutes of the contents of the memory circuit 18 are sent to the shift registers 5 and 11, and the 45 minutes of information sent to the shift registers 5 and 11 is written into the memory circuit 18 again in the second word. This allows the timer time to be used continuously without having to reset it. When the information in the shift registers 5 and 11 reaches 44 minutes and 56 seconds, the 4-second counter 20 stops and the display returns to the conventional display method. You can repeat this as many times as you like in a row. If you want to set the seconds digits, you can do so in the same way as the minutes.
次に第3図eを説明する。この場合は一度セツ
トして使用したタイマー時間を使用終了後の次の
機会に繰り返し使用したい場合である。タイマー
時間が00分00秒となり使用が一旦終了されてスト
ツプ状態となつている時にスタート状態にする
と、分周回路2がリセツトされると共にメモリー
回路18に記憶されている前回の使用のタイマー
時間が同様にしてシフトレジスタ5,11に書き
込まれ、時刻情報を送り出して空白となつたメモ
リー回路18に再度この情報を記憶される。 Next, FIG. 3e will be explained. In this case, the user wants to use the timer that has been set and used repeatedly at the next opportunity after the timer has been used. If the timer time reaches 00 minutes 00 seconds and the use is once stopped and the timer is set to the start state, the divider circuit 2 is reset and the timer time of the previous use stored in the memory circuit 18 is reset. The information is written in the shift registers 5 and 11 in the same manner, and the information is stored again in the memory circuit 18, which has become blank after transmitting the time information.
以下同様にダウンカウントが行なわれる。 A down count is performed in the same manner thereafter.
本実施例ではリセツトスイツチを持つていない
がリセツトスイツチを持つている時にはリセツト
されるとタイマー時間を表示することが望まし
い。 Although this embodiment does not have a reset switch, if it does have a reset switch, it is desirable to display the timer time when it is reset.
本発明は他の機能からタイマー機能に切替えた
時セツトするのではなく電源投入時タイマー時間
をセツトするようにしてタイマー機能だけでも価
値は大きい。 The present invention sets the timer time when the power is turned on, rather than setting it when switching from another function to the timer function, so that the timer function alone has great value.
更に設定時間を自由にかえられるようにするこ
ともできる。 Furthermore, it is also possible to freely change the set time.
以上の様に本発明は、タイマー時間が00分00秒
になつた時に表示をそのままの状態にしておき、
計数内容は繰り返しタイマーとして再びダウンカ
ウントを始めて、一定時間後に例えば4秒後に表
示を00分00秒から実際の計数値とする構成なの
で、計数し終わつて空白の時間を設けなくても直
ちに繰り返しタイマーとして再びダウンカウント
を始められると共に、計数し終つたことを使用者
が確実に認識することができる。これにより、本
発明のタイマー装置は空白の時間を設けなくて
も、非常に使い勝手が良いという効果の得られる
ものである。 As described above, the present invention leaves the display as it is when the timer time reaches 00 minutes 00 seconds,
The counting content starts counting down again as a repeat timer, and after a certain period of time, for example, 4 seconds, the display changes to the actual count value from 00 minutes 00 seconds, so the repeat timer can be used immediately after counting without setting a blank time. , the user can start counting down again, and the user can reliably recognize that counting has finished. As a result, the timer device of the present invention has the effect of being extremely easy to use without providing any blank time.
第1図は、本発明の実施例を示すタイマー装置
の回路図。第2図は、第1図のタイミング波形
図。第3図は、第1図のタイマー装置の表示内容
を示す図。
FIG. 1 is a circuit diagram of a timer device showing an embodiment of the present invention. FIG. 2 is a timing waveform diagram of FIG. 1. FIG. 3 is a diagram showing the display contents of the timer device of FIG. 1.
Claims (1)
時間がセツトされ前記分周回路からの信号に基づ
き減算計数を行う計数手段、通常は前記計数手段
の計数値を表示する表示部、前記タイマー時間を
記憶するメモリー回路、前記計数手段の計数値が
零となつたことを検出し、前記メモリー回路に記
憶されたタイマー時間を前記計数手段にセツトす
ると共に再び減算計数を行わせる零検出回路及び
前記零検出回路の出力信号を入力し、前記表示部
に前記計数値の零に対応する表示を一定時間表示
させると共に一定時間経過後は前記計数手段の計
数値を表示させるタイマー回路を有することを特
徴とするタイマー装置。1. A frequency dividing circuit that divides the time standard signal, a counting means for which a timer time is set and performs subtraction counting based on the signal from the frequency dividing circuit, a display section that normally displays the counted value of the counting means, and the timer time. a zero detection circuit that detects that the count value of the counting means has become zero, sets the timer time stored in the memory circuit in the counting means, and causes subtraction counting to be performed again; It is characterized by having a timer circuit which inputs the output signal of the zero detection circuit, causes the display section to display a display corresponding to the zero of the count value for a certain period of time, and after a certain period of time has elapsed, causes the count value of the counting means to be displayed. A timer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639187A JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639187A JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7180276A Division JPS52154672A (en) | 1976-06-18 | 1976-06-18 | Timer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324191A JPS6324191A (en) | 1988-02-01 |
| JPS642909B2 true JPS642909B2 (en) | 1989-01-19 |
Family
ID=15406640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14639187A Granted JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324191A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126152U (en) * | 1990-03-30 | 1991-12-19 |
-
1987
- 1987-06-12 JP JP14639187A patent/JPS6324191A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324191A (en) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4157588A (en) | Miniature type electronic device | |
| CH622157GA3 (en) | ||
| JPS642909B2 (en) | ||
| US4589779A (en) | Multi-alarm timepiece with simplified operating means | |
| JPS6134111B2 (en) | ||
| JPS6018958B2 (en) | Electronic clock with alarm | |
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| JPS641680Y2 (en) | ||
| JPS5912154B2 (en) | digital display electronic clock | |
| JPS6215832B2 (en) | ||
| JPS6122310Y2 (en) | ||
| JPH0443834Y2 (en) | ||
| JPS5920995B2 (en) | Keisankitsukitokei | |
| JPS6236560B2 (en) | ||
| JPS6124670B2 (en) | ||
| JPH0119117Y2 (en) | ||
| US6831878B2 (en) | Electronic device capable of counting down to an integral time point | |
| JPS6045388B2 (en) | Electronic equipment with notification function | |
| JPS621231B2 (en) | ||
| JPS601437Y2 (en) | electronic clock | |
| JPS6244390Y2 (en) | ||
| JPS6110226Y2 (en) | ||
| JPS5934987B2 (en) | electronic clock | |
| JPS623752Y2 (en) | ||
| JPH0690298B2 (en) | Timer device |