JPS642957B2

JPS642957B2 -

Info

Publication number: JPS642957B2
Application number: JP56154054A
Authority: JP
Inventors: Uiriamu Andoryuzu Edowaado; Kurihoodo Uiriamuzu Yuujein
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1980-10-01
Filing date: 1981-09-30
Publication date: 1989-01-19
Also published as: US4360805A; DE3138604A1; DE3138604C2; JPS5790682A

Description

【発明の詳細な説明】発明の背景この発明は受像管に現われたビデオ又はテレ
ビ・モニタ画像を写真フイルムに記録する時、ラ
スター線の１本１本が目につくのを最小限に抑え
る、デイジタル論理回路を利用した方法並びに装
置に関する。デイジタル部品ではなくアナログ部
品を利用して、ラスター消去方法を作用させる原
理が、米国特許第4096530号に記載されている。

周知の様に、ビデオ画像を観る人がビデオ・モ
ニタ陰極線管を直ぐそばで見ている時、１本１本
の水平ラスター線が受像管の面上に見える。然
し、観る人が受像管の面から十分離れていれば、
もはや個々の水平走査線を目で識別して観ること
が出来ず、ビデオ画像が多数の水平走査線で構成
されている様には見えなくなる。

この発明は、ビデオ・モニタ管によつて静止ビ
デオ画像が表示されている時、このビデオ・モニ
タ管の画面を撮影する写真から水平ラスター線が
１本１本見えるのを「消去する」こと又はその知
覚を「ぼかす」ことを対象とする。この結果得ら
れる写真は、写真を観る者にとつて一層感じのよ
いものになる。ビデオ・モニタ管の静止画像を写
真記録する１例は、医療の分野で、Ｘ線画像を
「変換」してビデオ・モニタを使つて表示し、こ
れを写真記録する場合である。Ｘ線診断装置で
は、Ｘ線画像をイメージ・インテンシフアイヤに
よつて光学像に変換し、この光学像をビデオ・カ
メラで観る。この結果得られるビデオ信号をビデ
オ記録装置に貯蔵し、このビデオ記録装置の信号
を使つてビデオ・モニタを駆動することが出来
る。写真記録のためカメラを受像管の面に向け
て、ビデオ記録装置から取出してビデオ・モニタ
に表示した任意の静止画像を写真記録することが
出来る。ラスターぼかし作用のない普通のビデオ
装置から記録した写真は、１本１本のラスター走
査線が識別できる高い解像度でフイルムに記録さ
れ、写真を検討する医者等を非常にわずらわす。

ラスター線１本１本が目につくのを少なくする
為に提案された１つの方法は、走査ビームが受像
管を横切つて水平方向に移動する時、隣接する１
対の走査線の垂直方向線間距離にわたつて、走査
ビームのデイザ作用即ち振動作用を行わせること
である。この為にはビデオ表示管の走査コイルに
高周波数の信号を印加して、走査線の間に普通は
生ずる空間を埋め、こうして走査線の知覚が少な
くなる様にすることが必要である。然し、この方
法には大きな技術的な問題があることが判つてい
る。例えば、走査ビームのデイザ作用を精密に制
御するのが難しい。

次に、テレビの分野では、水平同期パルス信号
が正確であつて、垂直同期パルス信号の周波数が
設定値（普通は60サイクル）からずれているとき
に生じる「垂直ロール」と呼ばれる現象があるこ
とがよく知られている。こういう状態の時、画面
は撮像対象の下部を画面の頂部に映し、対象の頂
部を画面の下部に映し、帰線バーを画面の頂部及
び下部の間に目に見える黒いバーとして映す。垂
直同期パルス信号の周波数が設定値（普通は60サ
イクル）から増加するにつれて、画像は速度を増
しながら「垂直ロール」を続ける。設定値である
普通の周波数60サイクルでは、相次ぐフレームが
重なり合つている。従つて、フレームを構成する
際に垂直同期パルス信号が僅かだけ遅延すると、
そのフレームの画像は直前のフレームの画像の位
置に較べて上方に移動した様に見えることが理解
されよう。これがこの分野では前に述べた様に
「垂直ロール」と呼ばれており、画像が垂直方向
上向きにロールする様に見える時、太い水平の黒
いバーが画面に現われ、画像の下部（ロールする
画面の頂部に現われる）を画像の頂部（ロールす
る画面の下部に現われる）から隔てる。黒いバー
は、普通に送信された垂直同期パルス信号が、黒
−灰色−白の画像情報の様な画像情報データの一
部分と考えられていることを示している。

この発明では、並びに米国特許第4096530号の
発明では、垂直ロールの考えを効果的に利用し
て、僅かだけ、垂直同期パルス信号を遅延させな
がら、基本のフレームを所定の回数だけ繰返して
走査する。この各々の繰返し走査の際、各々のフ
レームでは垂直同期パルス信号を、直前のフレー
ムで垂直同期パルス信号に発生した遅延よりも一
層大きな増分的な量だけ遅延させる。この為、
各々のフレームのラスターは直前のフレームのラ
スターから僅かだけ垂直方向上向きにずれるが、
基本のフレームのラスター（即ち、基本ラスタ
ー）に対するいずれのフレームのラスターの上向
きずれ量も、基本フレームの隣接する一対の基本
ラスター線の垂直方向線間距離よりも小さい。こ
うして基本フレームと所定の回数繰返し走査した
フレームとを一度に写真撮影すると、基本フレー
ムを構成する基本ラスター線はぼかされる。尚、
この繰返走査は各々のフレームが直前のフレーム
に比べて垂直方向に増分的に所定の回数だけ繰返
して行われるが、移動したラスター線が基本ラス
ター線で垂直方向上側に隣接するものと一致する
手前で終る。

従つて、基本の画像の走査線を所定の回数だけ
繰返走査することによつて作成された所定の個数
の画像の水平走査線が、写真露出期間の間、該基
本の画像における水平走査線と上側に隣接の水平
走査との間の空間に交ぜ合される。

例えば、米国特許第4096530号の発明では、16
フレームがあり、最初のフレーム（即ち、基本の
フレーム）は垂直移動せず、その後の15フレーム
のラスターはいずれも直前のフレームのラスター
から、基本の水平走査線の隣接線間距離の1/16に
等しい距離だけ垂直方向にずれている。こういう
繰返し走査により、基本フレームのラスター線が
目に知覚されるのをぼかす。飛越走査方式では、
１フレームの繰返し走査に使われる遅延は実際に
は、各々の繰返し走査に対して奇数フイールド及
び偶数フイールドの両方の夫々に対し、同じ遅延
時間を用いている。

更に、米国特許第4096530号の装置では、写真
カメラを用い、ビデオ画像の写真を撮影すべき度
毎に、露出ボタンを閉じる。カメラのシヤツタが
ラスター消去装置に電気機械的に接続されてい
て、この装置によつて開かれる。その後、静止画
像の16回の走査を表示し、その後カメラのシヤツ
タを電気的に閉じ、その後、フイルム輸送部を付
勢して、フイルムを次の写真ネガ位置へ移動させ
る。この装置では、アナログ及びデイジタルの両
方の制御回路が使われている。然し、こういう形
式の装置では、集積形カメラの必要性を避け、こ
うして装置の複雑さ並びにコストを低下させるこ
とが望ましい。更に、全部デイジタルの電子回路
を利用することにより、電子回路の信頼性を高め
ると共に部品のコストを下げることが望ましい。

発明の目的この発明の主な目的は、その表示を撮影した写
真にラスター走査線が現われない程度にぼかした
ビデオ表示を発生する新規で改良された方法並び
に装置を提供することである。

この発明の別の目的は、ビデオ受像管に現われ
る画像を撮影した写真の品質を改善することであ
る。

この発明の別の目的は、全部デイジタルの回路
を用い、こうして再現性、動作の信頼性を保証す
ると共に、製造コスト及び保守のコストを下げる
様にした、新規で改良された垂直同期信号発生方
法並びに装置を提供することである。

この発明の別の目的は、新規で改良された垂直
同期信号発生方法並びに装置をビデオ・モニタ画
像表示装置に用いることである。

この発明の別の目的は、写真装置との接続をし
たり、或いは写真装置に動作の依存性を持たず
に、ビデオ・モニタのラスターを消去した写真を
作るのに、多重フレーム露出時間を用いた任意の
写真用カメラを使うことの出来る様に、自動的に
且つ連続的に有効なラスター消去機能を提供する
ことである。

発明の概要この発明の前述の目的が、カメラのシヤツタ機
構との相互作用が不必要になる様に、完全に静止
画像ビデオ表示制御装置内にラスター消去手段を
取入れることによつて達成される。２段階の動作
を用いる。１段階では、各々が直前のフレームに
対して第１の垂直方向に移動した相次ぐフレーム
を発生する。この垂直移動した各々のフレームの
ラスターの、基本フレームの基本ラスターに対す
る垂直方向移動距離は、基本フレームの基本ラス
ターの１対の隣接水平走査線の線間距離より小さ
い。次の段階では、各々が第２の方向（即ち反対
の垂直方向）に移動した相次ぐフレームを発生す
る。これらの２段階の終りに、静止画像はもとの
位置にある。このサイクルを連続的に繰返して、
多重フレーム露出時間が使える任意の写真用カメ
ラを使える様にする。この様に連続的に循環的な
両方向の呈示を利用することにより、同期カメラ
の必要性が避けられ、好ましくは少なくとも16回
フレームを呈示するが、多重フレームに対して何
時シヤツタが開いているかは問題ではない。表示
制御装置のラスター消去装置の全ての部品はデイ
ジタルである。

実施例の記載第１図の装置は、例えば、被検体のエネルギ吸
収を表わす中間調の数値の２次元のデイジタル・
カメラ行列を発生し、これを概略的に示したホス
ト・デイジタル計算機の記憶装置に貯蔵する様な
Ｘ線又は断層写真医療診断装置に特に有用であ
る。このデイジタル行列がこの後表示画像記憶装
置１（特にその表示画像記憶サブシステム２）に
転送される。制御及びアドレス論理サブシステム
３がホスト・デイジタル計算機からの画像データ
を表示画像記憶サブシステム２へ転送し、その
後、この画像データをビデオ・デイジタル・アナ
ログ変換器（VDAC）４に転送する。VDAC４
がデイジタル化されたカメラ行列を受取り、それ
をアナログ画像情報信号に変換し、この後、それ
を変更（遅延）垂直同期及び水平同期を持つ複合
同期と組合せて、複合ビデオ信号を発生し、これ
がテレビ・モニタ５に送られる。モニタは複合ビ
デオ信号からの垂直同期信号を利用して垂直偏向
を開始し、水平同期信号を利用して水平偏向を開
始し、画像情報信号（中間調を表わす）を利用し
て、画像情報信号によつて強度変調された垂直方
向に相隔たる水平走査線で構成される相次ぐラス
ターを発生する。タイミング及び同期発生器６
が、ストローブ信号、その変化がストローブ
と同期しているが、ストローブの半分の周波数で
ある基本クロツク・パルス信号、「元の（即
ち、遅延なしの）垂直同期パルス信号、水平同
期パルス信号、及びフイールドの終り（EOF）
パルス信号を発生する。タイミング及び同期発生
器６から直接的に来る「元の」垂直同期信号及び
基本クロツク・パルス信号を使うと、（米国特許
第4096530号で行われている様に）複合ビデオか
ら「元の」垂直同期信号を抜出すことは不必要で
ある。

基本クロツク・パルス信号、垂直同期パルス信
号及びフイールドの終り（EOF）パルス信号が
ラスター消去装置７に供給される。ラスター消去
装置７はプログラム可能なクロツク発生器８、両
方向計数器論理装置（BCLU）９、データ選択論
理装置１０及びシフト・レジスタ論理装置１１を
含む。ラスター消去装置７が遅延垂直同期パルス
信号を出力し、それが元の水平同期パルス信号と
共にオア・ゲート１２に供給され、このオア・ゲ
ートの出力が複合同期信号である。プログラム可
能なクロツク発生器８に対する入力はタイミング
及び同期発生器６からの基本クロツク・パルス信
号である。こゝで用いたプログラム可能なクロツ
ク発生器８の出力は、０論理レベルが可変数の基
本クロツク・パルス（例えば１個乃至16個の基本
クロツク・パルス）の間だけ持続し、１論理レベ
ルが一定数の基本クロツク・パルス（例えば16個
の基本クロツク・パルス）だけ持続する様な出力
クロツク・パルスである。その論理出力がタイミ
ング及び同期発生器６の基本クロツク出力の正確
な整数倍の周期だけ持続する様な任意のプログラ
ム可能なクロツク発生器８を使うことが出来るこ
とに注意されたい。タイミング及び同期発生器６
によつて発生される「元の」垂直同期パルス信号
が右シフト形シフト・レジスタ論理装置１１の一
番左側の位置に入力され、この為信号の各ビツト
が、プログラム可能なクロツク発生器８からの
各々の出力クロツク・パルス毎に、右へ１位置だ
けシフトする。データ選択論理装置１０が、シフ
ト・レジスタ論理装置１１の特定の１つのビツト
の出力を付能し、その出力をラスター消去装置７
の出力として送出す。データ選択論理装置１０が
両方向計数器論理装置（BCLU）９によつて制御
される。例えば、BCLU９が０の２進記憶装置の
論理状態（0000）₂＝０に初期設定されていて、増
数計数する様に設定されていると仮定する。この
時、両方向計数器論理装置（BCLU）９の両方向
計数器３１（第３Ａ図）が増数計数すると、ラス
ター消去装置７の出力は、プログラム可能なクロ
ツク発生器８の１クロツク周期の増分で相次いで
遅延する遅延垂直同期パルス信号になる。これ
は、両方向計数器論理装置が（0000）₂＝０のカウ
ントに初期設定されていて、増数計数する様に設
定されていることを仮定している。この装置の両
方向計数器３１に接続された４ビツトDIPスイツ
チ（図に示してない）を使うことにより、装置は
任意のカウントから始まつて任意の方向に計数す
る様にプログラムすることが出来る。例えば、15
＝（1111）₂のカウントから始まつて減衰計数する
様にプログラムすることが出来る。この場合、１
番目に呈示されるラスターは一番上側に移動した
ラスターであり、次のラスターはこの１番目より
垂直方向の移動が少ない（即ち１増分だけ下側に
ある）ラスターであり、こうして最後に基本ラス
ター（即ち、「元の」垂直同期パルス信号と水平
同期パルス信号とに応答して発生されるラスタ
ー）が呈示される。この後、両方向計数器の２進
記憶装置が一番上向きに移動した位置に対応する
15＝（1111）₂のカウントに達するまで、ラスター
が次第に垂直方向上向きに移動して呈示され、次
いでこのサイクルが繰返される。

即ち、この構成では、「元の」垂直同期信号及
び水平同期信号に対応する基本ラスター画像が必
ずしも１番目に呈示されるラスターとならず、サ
イクルの順序内の中間のラスターとして呈示され
得る。

ラスター消去装置７が非飛越走査形表示（即
ち、順次走査形表示）の為の遅延垂直同期パルス
信号を発生している時は、フイールドの終り
（EOF）パルス信号がBCLU９の両方向計数器３
１に直接的に供給される。ラスター消去装置７が
飛越走査形表示に対する遅延垂直同期パルス信号
を発生している場合には、EOFパルス信号が飛
越しフリツプフロツプ手段１３に供給され、これ
がEOFパルス信号の周波数を２で割る。両方向
計数器３１に供給される信号は、飛越走査形又は
非飛越走査形のいずれの場合も、カウント変更パ
ルスと呼ぶことが出来る。１フレームあたり２つ
のフイールド（「奇数フイールド」及び「偶数フ
イールド」）があるから、飛越フリツプフロツプ
手段１３の出力を両方向計数器論理装置９のクロ
ツク入力に供給すると、両方向計数器３１（第３
図）のカウントが両方のフイールドの間同じに
とヾまる為に、両方のフイールドに対して同じ遅
延が発生される。いずれの場合も、カウント変更
パルスの結果として、両方向計数器論理装置９
は、上に述べた様に初期設定した場合、（0000）₂
＝０から（1111）₂＝15まで15段階にわたつて増数
計数し、その後（0000）₂＝０まで減数計数して、
循環的に繰返す。この結果、遅延垂直同期パルス
信号の遅延は、プログラム可能なクロツク発生器
８の出力（出力クロツク・パルス）の周期で０か
ら15まで相次いで増加し、その後プログラム可能
なクロツク発生器８の出力の周期で０まで減少
し、その後循環的に繰返す。こうして出来た遅延
垂直同期パルス信号並びに水平同期信号がオア・
ゲート１２でオアされ、複合同期信号となる。こ
の複合同期信号、並びに表示画像記憶装置１の制
御及びアドレス論理サブシステム３によつて選択
された表示画像記憶装置１の表示画像記憶サブシ
ステム２からの中間調ビデオ情報のデイジタル・
データ・ビツトが超高速Ｄ／Ａ変換器（VDAC）
４に供給され、これが所望の複合同期信号（即
ち、遅延垂直同期パルス信号並びに水平同期パル
ス信号）及び画像情報を持つ適当な複合ビデオ信
号を出力する。

或る複合ビデオ基準EIA RS170は、垂直及び
水平同期パルス信号が負の電圧であるが、白−灰
色−黒カメラ信号（又は強度）は正の電圧である
ことを必要としている。この基準は閉回路テレ
ビ・システムに普通使われている。各々の方法
は、特定の陰極線管装置の駆動条件、一般的には
装置が陰極を駆動しているか格子を駆動している
かに合う様にする。この発明は主に遅延垂直同期
信号を発生することに関係する。こゝで説明する
実施例のVDAC４は、複合ビデオ信号に対する
この基準又は任意の適当なビデオ基準を充たさな
ければならない。

表示画像記憶装置１にある制御及びアドレス論
理サブシステム３が、タイミング及び同期発生器
６によつて発生されるストローブ信号と同期し
て、VDAC４に対し中間調デイジタル・データ
を供給する。その結果、１つのラスター（画像）
が、受取つた各々の遅延垂直同期パルス信号に対
してテレビ・モニタに表示される。

プログラム可能なクロツク発生器８の出力の多
数の周期（好ましくは、プログラム可能なクロツ
ク発生器８の16個の出力クロツク周期に相当する
期間）の間、そのシヤツタを開いたまゝにしてお
くことの出来る任意の写真用カメラが、使うのに
適している。カメラ１４とテレビ・ラスター消去
装置７との間のどの部分にも、如何なる種類の接
続も必要としない。また、次の写真のためのフイ
ルムの移動は、カメラの自動操作作により又は手
動操作で行われ、ラスター消去装置７のどんな作
用によつて行われるものでもない。

第２図にはこの発明の図示の実施例の動作で
種々の時刻に使われる信号の時間関係が示されて
いる。一番上の波形Ａはプログラム可能なクロツ
ク発生器８の出力である。（プログラム可能なク
ロツク発生器８のDIPスイツチを適当に設定する
ことにより、“１”時間は選択的に“０”時間に
等しくなる様に設定される。）次の波形Ｂはタイ
ミング及び同期発生器６から来る典型的な垂直同
期パルス信号であり、以下「元の」垂直同期パル
ス信号と呼ぶ。BCLU９の２進記憶装置又はカウ
ントが（0000）₂＝０に設定されている場合、タイ
ミング及び同期発生器６から来る垂直同期パルス
信号を「基本」垂直同期パルス信号と呼ぶ。いず
れにせよ、元の垂直同期は幅が90マイクロ秒で、
周期が16666.667マイクロ秒である。シフト１と
記す次の波形Ｃは、プログラム可能なクロツク発
生器８の出力パルスの１周期だけ遅延している。
この波形は、両方向計数器９が（0001）₂＝１まで
増数計数した結果得られ、この為、第１図に示し
たデータ選択論理装置１０のゲート回路は、シフ
ト・レジスタ論理装置１１の１番目のビツトをラ
スター消去装置７の出力としてゲートされる様に
選択する（これが遅延垂直同期信号シフト１にな
る）。同様に、シフト２信号を示す波形Ｄは、両
方向計数器論理装置９が（0010）₂＝２まで増数計
数し、データ選択論理装置１０がシフト・レジス
タ論理装置１１の内容の２番目のビツトを選択す
る時に得られる。この場合、ラスター消去装置７
の出力はプログラム可能なクロツク発生器８の出
力パルスの２周期だけ遅延している。波形Ｅ，Ｆ
及びＧは、プログラム可能なクロツク発生器８の
出力パルスの３周期、８周期及び14周期だけ遅延
した時の元の垂直同期パルス信号を表わす。波形
Ｈのシフト１５信号は、両方向計数器論理装置９
が（1111）₂＝15まで増数計数し、データ選択論理
装置１０がラスター消去装置７の出力として、シ
フト・レジスタ論理装置１１の15番目のビツトが
排他的にゲートされる様に選択した時に生ずる。
この後、両方向計数器論理装置９は（1110）₂＝14
へ減数計数し、データ選択論理装置１０はラスタ
ー消去装置７の出力として、シフト・レジスタ論
理装置１１の14番目のビツトを選択する。最後
に、両方向計数器論理装置９が（0000）₂＝０まで
減数計数し、データ選択論理装置１０が、波形Ｌ
に示す様に、ラスター消去装置７の出力として、
「元の」（遅延なしの）垂直同期パルス信号を選択
する。この後、両方向計数器論理装置９が増数計
数し、上に述べたサイクルを繰返す。

この為、一般的に、装置は、(1)元の垂直同期パ
ルス信号に対応し且つそれに応答して基本ラスタ
ーを発生し、(2)２段階に分けて、所定の回数だけ
垂直方向に移動したフレームを発生する。１段階
では、各々が直前のフレームに対して垂直方向上
向きに移動した相次ぐフレームを発生し、各々の
フレームのラスターがその直前のフレームのラス
ターに較べて予定量だけ垂直方向上向きに移動し
ている。一番上まで移動したラスターの水平走査
線は、基本ラスターの、その上側に隣接している
水平走査線より下側にある。各々の垂直方向移動
ラスターは、直前のラスターに関連した遅延に較
べて、予定量だけ各々のラスターに関連した遅延
を増加することによつて発生される。次の段階で
は、各々が直前のフレームに対して垂直方向下向
きに移動した相次ぐフレームを発生し、各々のフ
レームのラスターが直前のフレームのラスターの
位置に較べて予定量だけ下側にあり、一番下側ま
で移動したラスターの水平走査線は、基本ラスタ
ーの対応する水平走査線より上側にある。

遅延垂直同期パルス信号が、「元の」垂直同期
パルス信号と同じ波形を持つが、単に遅延してい
るのにすぎないので、ラスター消去装置７の垂直
同期出力パルス信号の全ての周期は同じである
（図示の実施例では90マイクロ秒である）。ラスタ
ー消去装置７からは、「元の」垂直同期パルス信
号に対して１つの遅延垂直同期パルス信号が出力
され、夫々は直前の垂直同期パルス信号からプロ
グラム可能なクロツク発生器８の出力パルスの１
周期ずつ（即ちプログラム可能なクロツク発生器
８の１つの出力クロツク・パルスの周期だけ）ず
れている。それは両方向計数器論理装置９が、飛
越フイリツプフロツプ手段１３より発生される
各々のカウント変更パルス（これは各フレームの
終りに発生するが）ラスター消去装置７に入つた
後に、１回増数又は減数するからである。

第３Ａ図及び第３Ｂ図で図は第１図及び第２図
について上に一般的に説明したこの発明の物理的
な好ましい実施例を示しており、次にラスター消
去装置７に含まれる幾つかのサブシステム、即
ち、プログラム可能なクロツク発生器８、両方向
計数器論理装置９、データ選択論理装置１０及び
シフト・レジスタ論理装置１１の細部に関連し
て、この装置を説明する。第３図で飛越しフリツ
プフロツプ手段１３内のJP１と記した接点の間
に接続された適当なジヤンパ・コレクタが、装置
を非飛越走査方式（即ち、順次走査方式）で動作
させ、接点JP２の間に接続されたジヤンパ・コ
レクタが装置を２つのフイールドから成る飛越走
査方式で動作させる。フレームを構成する相次ぐ
２つのフイールドが遅延又は移動させられた後、
飛越しフリツプフロツプ手段１３内にあるフリツ
プフロツプ１５がリセツトされる。この為、フリ
ツプフロツプ１５が除数２の計数器として作用
し、１つおきのEOFパルス信号が通過し（即ち、
カウント変更パルスとなり）、この為１フレーム
の奇数及び偶数の両方のフイールドで同じ遅延又
は移動が起る様にする。

所定の論理仕様書又は時間線図に基づいて種々
の仕様の集積回路を作成することが出来ることは
周知である。例えば、第３図で、JK形フリツプ
フロツプの論理仕様が周知の“112”の様な形式
の集積回路によつて充たされる。然しシグネテイ
ツクス・コーポレーシヨンから入手することが出
来、機能的に同様な形式の集積回路である
74LS112，54LS112，74112，54S112，54H112，
74H112の様なその商品シリーズの内の任意の形
式の集積回路並びにそれに相当する他の回路も適
当に使うことが出来る。図示の好ましい実施例
（ブロツク図による全体的な説明並びに詳しい説
明の両方）は、１例であつて、この発明の範囲を
制約するのではない。この発明の範囲は特許請求
の範囲の記載によつて限定されることを承知され
たい。

プログラム可能なクロツク発生器プログラム可能なクロツク発生器８はシフト・
レジスタの動作速度を変える為に使われる。従つ
て、プログラム可能なクロツク発生器８はラスタ
ー消去装置７全体の動作速度を制御する。好まし
い実施例のプログラム可能なクロツク発生器８は
（タイミング及び同期発生器６の出力であつて、
基本クロツク・パルスを伝える）基本クロツク線
２１、４つの位置を持つDIP形スイツチ２２、４
ビツト計数器２３、JK型フリツプフロツプ２４
及びアンド・ゲート２５（第３図に示す）で構成
される。４ビツト計数器２３は、テキサス・イン
スツルメンツ社及びシグネテイツクス・コーポレ
ーシヨンから商業的に入手し得る74LS161であつ
てよい。JK形フリツプフロツプ２４は74LS112
であり、アンド・ゲート２５は74LS08であり、
この両方はシグネテイツクス・コーポレーシヨン
から商業的に入手することが出来る。DIP形スイ
ツチ２２はAMPコーポレーシヨンから商業的に
入手し得る435166−２である。基本的には、プロ
グラム可能なクロツク発生器８は、16個の基本ク
ロツク・パルス信号に対して出力“１”を発生
し、DIP形スイツチ２２の設定値に応じて、変化
する数の基本クロツク・パルス信号の間“０”を
発生する。DIP形スイツチの各々の個別のスイツ
チは、閉じた時、対応する出力位置を大地に接続
する。閉じていない時、各々の個別のスイツチの
出力は、普通は第３図に示す様に、複数個のプル
アツプ抵抗２６，２７，２８，２９を通じて、こ
の出力に接続された源の電圧を自由にとる。プル
アツプ抵抗２６，２７，２８，２９はいずれも１
キロオームであり、電圧源は５ボルトである。４
ビツト計数器２３はカウント、クロツク入力CK、
破算入力CL、装入入力LD（これはLDが“１”で
ある時、即ちLS00のピン３が“０”である時、
DIP形スイツチに貯蔵されているカウントが計数
器に装入される様にする）、及び波及桁上げ出力
RCを持つている。この出力は、計数器が1110か
ら1111への変化を経由する時に“１”になり、計
数器が1111から0000への変化を経由する時“０”
に復帰する。タイミング及び同期発生器６からの
基本クロツクが計数器に対するクロツク入力にな
る。Ｊ及びＫ入力の両方が“１”から“０”なる
時に出力が変わるJK形フリツプフロツプ２４は、
４ビツト計数器２３と同じ基本クロツク２１によ
つてクロツク動作をする。

下記の例はプログラム可能なクロツク発生器８
の動作を例示するものである。DIP形スイツチ２
２の個別のスイツチが８（“1000”、即ち、計数器
のピン６の“１”が接地されていない）と仮定す
ると、プログラム可能なクロツク発生器８の１周
期の“０”時間は（16−８）＝８個の基本クロツ
ク・パルスに等しい（これは計数器２３はDIP形
スイツチに導入された数から15まで計数するから
である）。４ビツト計数器２３の破算入力に対す
るパルスが、全体的な装置の適当な電源オン・リ
セツト信号によつて発生される。破算入力CLに
よつて初期設定された時、計数器２３は０に設定
され、（LD入力は付能されない）、JK形フリツプ
フロツプのＱ出力は“１”であり、この時計数器
２３は15まで増数計数する。これによつて、“１”
から“０”への変化の時に波及桁上げが発生さ
れ、JK形フリツプフロツプ２４は“１”に状態
を変える。Ｊ，Ｋ＝１であるから、ナンド・ゲー
ト２５のピン２及び１は両方共“１”であり、ナ
ンド・ゲート２５のピン３は“０”であり、従つ
て次のクロツク・パルスの時、LDに装入が行わ
れる。この時、JK形フリツプフロツプ２４のＱ
は“０”になり、DIP形スイツチ２２から計数器
２３に“1000”が装入される。次に計数器２３は
もう１つの波及桁上げを発生するとこまでクロツ
ク動作をし（７個の基本クロツク・パルス後）、
“１”から“０”への変化の時、これによつてJK
形フリツプフロツプ２４が状態を変える。ナン
ド・ゲート２５のピン２の入力が“１”であり、
ナンド・ゲート２５のピン１の入力が“０”であ
るから、ナンド・ゲート２５のピン３に“１”が
生じ、この時装入は行われない。次の基本クロツ
ク・パルスの時、フリツプフロツプ２４のＱ出力
が“１”になり、計数器２３は全部０になる。こ
の後再び波及桁上げが発生されるまで、15個の基
本クロツク・パルスの間カウントが続けられる。
16番目の基本クロツク・パルスがＱを再び０に変
え、Ｑが１に等しく且つＪ，Ｋが１に等しくて、
ナンド・ゲート２５のピン３に“０”が現われる
から、次の基本クロツク・パルスの時にLDに装
入が行われる。従つて、Ｑは16個のパルスの間高
の“１”状態にあり、８パルスの間低の“０”状
態にある。即ち１回おきに装入される。クロツ
ク・サイクルの出力の１周期に対する合計時間は
（８＋16）×75ナノ秒＝1.8マイクロ秒である。
こゝで用いるプログラム可能なクロツク発生器８
は、低状態（“０”）時間を基本クロツク・パルス
で１個から16個まで変えることが出来、これに対
してプログラム可能なクロツク周期の高状態
（“１”）部分は、こゝに示した実施例では、常に
基本クロツク・パルス16個である。

出力がタイミング及び同期発生器６によつて発
生される基本クロツクの正確な整数倍の周期であ
る限り、任意のプログラム可能なクロツク発生器
の方法が有効であることを繰返しておきたい。

両方向計数器論理装置第１図及び第３図に示す様に、両方向計数器論
理装置９がデータ選択装置１１の設定値を制御す
る。この両方向計数器論理装置９がカウント変更
パルスをクロツク・パルスとして受取り、図示の
実施例では、最初は増数計数し、その後減数計数
することを循環的に行う様に初期設定されてい
る。初期カウント（２進計数器の論理状態）並び
に計数の方向が、初期設定によつて決められるこ
とに注意されたい。好ましい実施例では、最初は
０（“0000”）から15（“1111”）まで増数計数し、そ
の後サイクルの２番目の部分で、０（“0000”）ま
で減数計数する。計数器のカウントがデータ選択
論理装置１０の制御入力として作用する。両方向
計数器論理装置９は４ビツト両方向増数減数計数
器３１、上向き／下向きフリツプフロツプ３２及
びオア・ゲート３３で構成される。別のフリツプ
フロツプ１５を使つて、飛越しフレームの奇数及
び偶数フイールドの両方に対して選択される遅延
を同じにする。好ましい実施例で使われる４ビツ
ト両方向増数減数計数器３１は74LS169であり、
上向き／下向きフリツプフロツプ３２は74LS112
型のJK形フリツプフロツプであり、オア・ゲー
ト３３は74LS２３であり、いずれもシグネテイ
ツクス・コーポレーシヨン又はテキサス・インス
ツルメンツ・コーポレーシヨンから商業的に入手
し得る。両方向増数減数計数器３１は、全体的な
装置の電源オン・リセツト信号を伝える線に接続
された装入入力、カウント変更信号を伝える線に
接続されたクロツク入力、上向き／下向き入力ビ
ツト、波及桁上げ出力、及びカウントを示す４ビ
ツト出力を持つている。波及桁上げ信号は、カウ
ントが“1111”又は“0000”であつて、この時波
及桁上げ信号が“０”である時の他は、“１”で
ある。これは波及桁上げの普通の動作と反対であ
る。フイールドの終りパルス（これは非飛越し様
式ではカウント変更パルスと一致する）は30マイ
クロ秒の幅を持ち、元の垂直同期パルス信号から
810マイクロ秒後に発生される。この両方がタイ
ミング及び同期発生器６によつて発生される。上
向き／下向きフリツプフロツプ３２はクロツク入
力、Ｊ入力、Ｋ入力、破算入力及び出力Ｑを持つ
ている。上向き／下向きフリツプフロツプ３２の
Ｑ出力が両方向増数減数計数器３１の上向き／下
向き入力に接続される。Ｊ入力及びＫ入力がプル
アツプ電圧源に接続され、常に高の論理レベルに
ある様にする。従つて、JK形フリツプフロツプ
３２は、そのクロツク入力に“１”から“０”へ
の変化が供給される度に、状態を変える。クロツ
ク入力がオア・ゲート３３の出力に接続されてい
る。オア・ゲート３３は２つの入力、即ち、(1)カ
ウント変更信号、及び(2)両方向増数減数計数器３
１の波及桁上げ出力を持つている。動作について
説明すると、破算信号が両方向増数減数計数器３
１のカウントを０に設定すると共に、フリツプフ
ロツプ３２を“０”にリセツトする。従つて、計
数器３１の上向き／下向き入力ビツトは“１”で
ある。両方向増数減数計数器３１のクロツク入力
にカウント変更パルスが入る度に、計数器３１は
増数計数する。これは計数器３１の上向き／下向
き入力ビツトが“１”だからである。最初のカウ
ント変更パルスを受取ると、計数器３１のカウン
トが１になり、波及桁上げが“１”になり、オ
ア・ゲート３３にも供給される最初のカウント変
更パルスの終りは、波及桁上げが“１”であるか
ら何の影響もなく、従つて、“１”から“０”へ
の変化の時にだけトリガされるJK形フリツプフ
ロツプ３２（‘112型）は変化しない。（波及桁上
げが“１”であることによつて、カウント変更パ
ルスの終りがオア・ゲート３３の出力をその
“１”の値から変えることが出来ない様にするか
ら。）従つて、上向き／下向きフリツプフロツプ
３２のＱ出力は“１”のまゝであり、両方向増数
減数計数器３１が14まで増数計数を続ける。15番
目のカウント変更パルスで、両方向増数減数計数
器３１のカウントが“1111”になり、波及桁上げ
が“０”になる。このカウント変更パルスの終り
に、オア・ゲート３３の両方の入力が“０”にな
り、従つて“１”から“０”への変化が生じ、こ
れがJK形フリツプフロツプ３２のクロツク入力
に供給され、こうしてこのフリツプフロツプの状
態を変える（即ちフリツプフロツプ３２のＱが０
になる）。次のカウント変更パルスを受取ると、
両方向増数減数計数器３１の上向き／下向き入力
ビツトが０であり、従つて計数器３１のカウント
は14 （“1110”）に減数し、波及桁上げが“１”に戻
る。

データ選択論理装置データ選択論理装置１０がシフト・レジスタ論
理装置１１の適当な位置を選択して、その位置を
ラスター消去装置７の出力節６０に接続する。出
力節６０の信号は、第１図に示したテレビジヨ
ン・モニタ５に供給される複合ビデオ信号に使わ
れる遅延垂直同期信号である。ラスター消去装置
７では、複合信号が発生されたり、或いは元の垂
直同期パルス信号を発生する様に抜取りをするこ
とがない。この代りに、この装置は元の垂直同期
信号をタイミング及び同期発生器６から直接的に
受取る。この装置に於ける唯一の複合同期信号
は、タイミング及び同期発生器６からの元の水平
同期信号をラスター消去装置７の出力である遅延
垂直同期信号と組合せることによつて発生される
ものである。この複合同期信号がVDAC４に供
給される。シフト・レジスタ論理装置１１の選択
される実際の出力位置又はビツトは、両方向計数
器論理装置９の２進記憶装置にある２進状態又は
カウントによつて決定される。云い換えれば、両
方向計数器論理装置９の２進記憶装置にあるカウ
ントが10であれば、シフト・レジスタ論理装置１
１の「シフト10」出力線が、データ選択論理装置
１０に対する入力又はデータ入力ビツトとして付
能され、他の全てのデータ入力ビツトが不作動に
される結果、シフト・レジスタ論理装置１１のシ
フト10位置にある信号が、複合ビデオ信号の垂直
同期信号としてラスター消去装置７の出力手段又
は出力節に対するデータ選択出力として送られ
る。

好ましい実施例では、データ選択論理装置１０
が′251データ選択装置シリーズ（こゝではシグネ
テイツクス・コーポレーシヨンから入手し得る
74LS251）の２つの集積回路チツプで構成され
る。１段は下位ビツト41に対するものであり、も
う１段は上位ビツト42に対するものである。更
に、′04シリーズ（こゝではシグネテイツクス・
コーポレーシヨンから入手し得る74LS04）のイ
ンバータ４３を用いる。シフト・レジスタ論理装
置１１の最下位段に対する入力が元の垂直同期信
号線である。データ選択論理装置１０の各々の′
251データ選択段はD₀乃至D₇の番号を付した８個
のデータ入力ビツト入力を持つている。これら
は、素子41のD₀が元の垂直同期信号に接続され、
素子41のD₁がシフト・レジスタ論理装置１１の
シフト１出力（下位ビツト段シフト・レジスタ′
299のピン７）に接続され、シフト・レジスタ論
理装置１１の上側の素子51が下位ビツトを扱う′
251の第１段データ選択装置（素子41）のピン３
に接続され、下位ビツトを扱う′251の第１段デー
タ選択装置（素子41）のD₇がシフト・レジスタ
論理装置１１のシフト７出力に接続され、シフ
ト・レジスタ論理装置１０の８番目の出力（シフ
ト８）がシフト・レジスタ論理装置１１の第２段
（上位ビツトを扱う段（素子52））のシフト・レジ
スタ装置入力並びに第２段の′251データ選択装置
（素子42）のD₀入力の両方に接続されると云う様
に対応している。シフト・レジスタ論理装置１１
のシフト９出力（第２段′299−素子52のピン７）
が第２段の′251データ選択装置（素子42）のD₁
入力に接続され……、シフト・レジスタ論理装置
１１のシフト15出力（第２段の′299、即ち素子52
のピン４）が第２段の′251データ選択装置（素子
42）のD₇入力に接続される。

適当な入力線を選択する為、′251データ選択器
の各段はＡ，Ｂ，Ｃ（ビツト選択）及びSTB（ス
トローブ入力）と記す４つのデータ選択入力（ピ
ン11，10，９，７）を持つている。入力Ａ（ピン
11）、即ち両方の′251装置の最下位選択ビツトが
両方向計数器論理装置９の２進記憶装置の最下位
ビツト（ピン14、Q_A）に接続され、……両方
の′251データ選択装置の入力Ｃ（ピン９）が両方
向計数器論理装置９の２進記憶装置のピン12
（Q_C）に接続される。最下位段の′251データ選択
装置（素子41）の入力STB（ピン７）がピン11、
即ち両消去計数器論理装置９の２進記憶装置の最
上位ビツトに接続され、両方向計数器論理装置９
のピン11から第２段の′251データ選択装置（素子
42）のストローブ入力STB（ピン７）に通ずる通
路にイータ４３が入つている。′251装置の入力
Ａ，Ｂ，Ｃはビツト選択又はABC選択の名前で
知られている。′251のストローブ入力STB線は、
“１”に付勢された時、この′251の動作を禁止す
る。従つて、′251のSTB線に“０”がある
と、′251が復号して適正な切換えを行うことが出
来る。両方の′251段の出力又はＹ出力が一緒に接
続され、論理的にはいずれか一方又は両方の段の
出力が、遅延垂直同期信号としてデータ選択出力
60に伝えられる様にする。これが最終的には複合
ビデオ信号に送込まれる垂直同期信号である。

データ選択論理装置１０の動作は次の例で考え
れば一番判り易い。両方向計数器論理装置９の２
進記憶装置又はカウントが（“0000”）であれば、
所望の出力は、第１段の′251データ選択装置（素
子41）のD₀を選択することであり、これが元の
垂直同期信号線に直接的に接続される。適正な段
の選択が、第２段の′251データ選択装置（素子
42）のSTBストローブ入力に対してインバータ
を使うことに保証される。両方向計数器論理装置
９のQ_Dに“０”が現われるから、第２段の′251
データ選択装置（素子42）のSTBストローブ入
力に“１”が現われ、不作動にする。第１段の′
251データ選択装置（素子42）のSTBストローブ
入力に“０”が現われ、それを付能して、適正な
切換え動作を行わせる。この為、第１段の′251
（素子41）のD₀だけが遅延垂直同期信号として伝
達される。両方向計数器論理装置９のQ_A，Q_B，
Q_C，Q_Dが“0001”であれば、第１段の′251（素子
41）のD₁入力（シフト１）がそのＹ出力又は段
出力に伝達され、その後遅延垂直同期信号として
データ選択出力60に出力される。両方向計数器論
理装置９のカウント又は２進記憶装置が８
（“1000”）になると、両方の′251装置のビツト選
択（ABC選択）に対する入力は０になるが、両
方向計数器論理装置９の２進記憶装置のQ_D又は
ピン11が“１”であるから、第２段の′251データ
選択装置（素子42）に対するインバータ４３が、
この′251装置を、付能される唯一の′251装置にす
る。（前に述べた様に、“０”のストローブ入力
STBは付能するが、“１”のストローブ入力は不
作動にする。）従つて、第２段の′251装置のD₀入
力（素子42のシフト８）が第２段の′251装置（素
子42）のＹ出力又は段出力に伝達され、従つて、
データ選択出力が遅延垂直同期信号となつてテレ
ビジヨン・モニタに供給される。

シフト・レジスタ論理装置その好ましい実施例を第１図及び第３図に示し
たシフト・レジスタ論理装置１１は、シフト・レ
ジスタに予定数のビツト位置を持つており、シフ
ト・レジスタ・クロツク入力及びシフト・レジス
タ入力を持ち、プログラム可能なクロツク発生器
のクロツク・システム出力に接続されたそのクロ
ツク入力に、クロツク・パルスが現われる度に、
垂直同期信号列を１ビツト位置だけ右へ（即ち、
シフト・レジスタの入力ビツトから遠ざかる向き
に、１番目から最後まで）シフトさせる様に作用
する。図示のシフト・レジスタ論理装置１１は、
いずれも、′299シリーズの集積回路から成る８ビ
ツト・シフト・レジスタ装置の２段（図では、テ
キサス・インスツルメンツ・インコーポレーテツ
ドから入手し得る２個の74LS299を素子51，52と
して使つた）を持つている。シフト・レジスタ論
理装置１１の目的は、元の垂直同期信号（90マイ
クロ秒の間“０”であり、他の時は“１”であ
り、その周期が16666.67マイクロ秒である）をシ
フト・レジスタ入力とし、選ばれた遅延時間だけ
遅延した同じ波形を出力として発生することであ
る。これは、データ選択論理装置１０を制御する
両方向計数器論理装置９によつて決定された、プ
ログラム可能なクロツク発生器８の出力クロツ
ク・パルスの周期の適当な倍数になる。データ選
択論理装置１０が、シフト・レジスタ論理装置１
１の対応するビツト位置だけを付能し、その内容
又は論理状態をデータ選択論理装置１０を介して
伝達し、データ選択出力に遅延垂直同期信号とし
て出力される様にする。複合同期信号に使われる
のはこの垂直同期信号である。

各々の′299シフト・レジスタ装置段はシフト・
レジスタ装置入力、クロツク入力、及び８ビツト
のシフト・レジスタ・ビツト貯蔵位置Q_A，……
Q_Hを持つている。プログラム可能なクロツク発
生器８の反転出力（プログラム可能なクロツク発
生器８のJK形フリツプフロツプ２４のピン７
［Ｑ］）が、第１段のクロツク入力に接続される。
垂直同期信号が第１段のシフト・レジスタ装置５
１のシフト・レジスタ装置入力（これはシフト・
レジスタ手段のシフト・レジスタ入力でもある）
に接続される。１番目のクロツク・パルスより
前、Q_Aはシフト・レジスタ装置入力の信号に応
答しない。１番目のクロツク・パルス入力がある
と、シフト・レジスタ装置入力の論理状態の値が
第１段のシフト・レジスタ装置′299（素子51）の
Q_Aビツト貯蔵位置へ転送される。２番目のクロ
ツク・パルスが来ると、Q_Aの内容がQ_Bに転送さ
れ、現在のシフト・レジスタ装置入力がQ_Aに転
送される。この段のクロツク入力に次のクロツ
ク・パルスが入ると、Q_Bの内容がQ_Cに転送され、
Q_Aの内容がQ_Bに転送され、現在のシフト・レジ
スタ装置入力がQ_Aに転送される。８個のクロツ
ク・パルスが来ると、第１段のシフト・レジスタ
装置のQ_Hの内容が第２段の′299シフト・レジス
タ装置（素子52）のQ_Aに転送される。これは第
１段のシフト・レジスタ装置のQ_Hが第２段のシ
フト・レジスタ装置入力に接続されているからで
ある。この為、第２段′299（素子52）が第１段′
299（素子51）の延長部として作用し、１つの連続
的なシフト・レジスタの役割を果たす。両方の段
がそのクロツク入力が同じクロツク動作を受ける
ことに注意されたい。即ち、シフト・レジスタ論
理装置１１の各々のビツト位置は、プログラム可
能なクロツク発生器８の出力クロツク周期の適当
な増分的な倍数だけ遅延した基本垂直同期信号を
発生する。即ち、第１段の′299シフト・レジスタ
装置（素子51）のQ_Aは、プログラム可能なクロ
ツク発生器８の１クロツク周期だけ遅延した元の
垂直同期パルス信号を発生し、第１段′299（素子
51）のQ_Bはプログラム可能なクロツク発生器の
２周期だけ遅延した元の垂直同期パルス信号を発
生し……第２段′299（素子52）のQ_Gはプログラム
可能なクロツク発生器の15周期だけ遅延した元の
垂直同期パルス信号を発生する。そこで、１フレ
ームの周期の間、即ちカウント変更信号を受取る
まで、複合同期信号の垂直信号とする為に、シフ
ト・レジスタ論理装置１１の適当なビツト貯蔵位
置を切換えるのが、データ選択論理装置１０の作
用である。カウント変更信号が発生すると、両方
向計数器論理装置９は、予定の順序に従つて、増
数計数又は減数計数し、こうして次のフレームを
適当な時間だけ遅延させる。これによつて、画像
が、元の水平走査線の間の距離よりはずつと小さ
いが、前のフレームより若干移動する様にして、
このフレームが表示される。この様にして、元の
水平ラスター線をぼかすというラスター消去作用
が達成される。

前に述べた様に、上に述べた構成が、接点JP
２の間にジヤンパ線を使う場合、これが各対のフ
イールドを垂直方向に移動させ、実効的に、各フ
レームを整数倍だけ移動させる。今述べてる例で
は、静止ビデオ場面を表わす同じフイールドがモ
ニタ・スクリーンに反復的に呈示されるので、こ
れが適している。即ち、フリツプフロツプ１５が
除数２の計数器として作用する様に接続されてい
ることにより、各フイールドがフレーム速度で呈
示される。非飛越し形フイールド及びフレームを
呈示することを希望するビデオ・システムでは、
この代りにジヤンパ接続部JP１を使うことによ
り、フリツプフロツプ１５並びにジヤンパ線JP
２に関連する除数２の割算作用を避ける。タイミ
ング及び同期発生器６から直接的に来る基本クロ
ツク・パルス及び元の垂直同期信号を利用するこ
とにより、米国特許第4096530号で行われている
様に、複合ビデオから元の垂直同期信号を抜取る
ことは不必要である。こうして、抜取り回路を必
要とせず、ラスター消去装置７の可変の遅延時間
を持つ垂直同期信号出力が複合ビデオ信号の垂直
同期信号入力として供給される。

垂直及び水平同期パルス信号の繰返し速度は、
使うビデオ・システムの走査速度に関係する。こ
こではこの発明を走査線速度が525/60Hzで２対１
の飛越しをするビデオ・システムの場合について
説明している。然し、当業者であれば、ここで説
明した原理から、この発明を625/50Hz、875/60
Hz、1023/50Hzのテレビジヨンの走査線速度又は
その他の走査線速度にも使えることが理解されよ
う。この発明は非飛越し形方式でも同じ様に作用
する。

こゝで例に挙げたラスター移動手段は、テレビ
ジヨン・モニタ受像管に適用した場合を説明し、
且つ集積回路の論理装置及び個別の論理素子を用
いて実施した場合を述べた。然し、当業者であれ
ば、この装置がレーザに基づく記録、静電式複写
等の様なこの他のラスター走査装置及び記録方式
にも使えることが理解されよう。更に、この発明
はタイミング作用を遂行し且つ夫々の事象の順序
を適正に定める様に適当にプログラムされた論理
装置の組合せを用いても、この他の形で実施出来
る。従つて、この発明の真実の範囲は、特許請求
の範囲の記載によつて決定されるべきであり、特
許請求の範囲の記載は、この発明の範囲内に属す
る全ての変更を包括するものと承知されたい。

【図面の簡単な説明】

第１図はこの発明のラスター走査移動手段を含
む静止画像ビデオ・モニタ表示制御装置でビデ
オ・ラスター線をぼかし又は消去する装置のブロ
ツク図、第２図はラスター移動作用又は走査線消
去作用を遂行する様に装置が動作する時に発生さ
れる若干の同期パルス信号波形並びにその関係を
示す波形図、第３図はこの発明のラスター移動方
式に従つて走査線を消去し又はぼかす為に、ビデ
オ信号を処理するのに有効な、第１図に示した実
施例の回路の詳細図である。主な符号の説明、６：タイミング及び同期発生
器、８：プログラム可能なクロツク発生器、９：
両方向計数器論理装置、１０：データ選択論理装
置、１１：シフトレジスタ論理装置、１２：オ
ア・ゲート。

Claims

【特許請求の範囲】１水平同期パルス信号と元の垂直同期パルス信
号に応答し電子ビームを走査することによつて基
本ラスターを発生する型式のラスター走査表示装
置の基本ラスターの知覚をぼかす方法に於て、前記基本ラスターの表示に加えて、第１の段階では、元の垂直同期パルス信号を次
第に大きく遅延させた複数の遅延垂直同期パルス
信号を得て、各々の該遅延垂直同期パルス信号と
前記水平同期パルス信号とを使つて相次ぐラスタ
ーを発生して、直前のラスターに対応する位置に
較べて一層高い位置で各々第１の垂直移動ラスタ
ーを表示し、第２の段階では、直前の遅延垂直同期パルス信
号の遅延時間に較べて減少させた長さの時間だけ
前記元の垂直同期パルス信号を遅延させた複数の
遅延垂直同期パルス信号を得て、各々の該遅延垂
直同期パルス信号と前記水平同期パルス信号を使
つて相次ぐラスターを発生し、直前のラスターに
較べて一層低い位置で各々第２の垂直移動ラスタ
ーを表示する工程を含み、前記第１及び第２の任意の垂直移動ラスターの
最大垂直方向移動距離も、一対の前記基本ラスタ
ーの隣接線間距離より小さい基本ラスターの知覚
をぼかす方法。２特許請求の範囲１に記載した方法に於て、二つの段階の工程を連続的にくり返して前記基
本ラスターの移動を実施し、第１の段階では前記基本ラスターに較べて次第
に一層高い位置に各々のラスターを垂直移動さ
せ、前記第２の段階では直前のラスターに比べて一
層低い位置に各々のラスターを垂直移動させる方
法。３水平同期パルス信号及び元の垂直同期パルス
信号を発生する手段６を含み、該水平同期パルス
信号及び該元の垂直同期パルス信号に応答して電
子ビームを走査することによつて基本ラスターを
発生する型式のラスター走査表示装置１，４，
５，６のラスター消去装置７に於て、前記元の垂直同期パルス信号に対応し、且つ
各々クロツク・パルスに同期して順次遅延した複
数の遅延垂直同期パルス信号を発生する手段８，
１１と、第１の段階では、直前の垂直同期パルス信号に
較べて所定の長さの時間だけ夫々遅延した遅延垂
直同期パルス信号を選択し前記ラスター表示装置
に出力し、第２の段階では、直前に発生された遅
延垂直同期パルス信号の遅延時間に較べて所定の
減少する長さの時間だけ夫々遅延した遅延垂直同
期パルス信号を選択し前記ラスター表示装置に出
力する手段１３，９，１０とを含み、前記水平同
期パルス信号と各々の前記遅延垂直同期パルス信
号に応答した垂直移動ラスターの最大垂直方向移
動距離も一対の前記基本スラターの隣接線間距離
より小さい装置。４特許請求の範囲３に記載した装置に於て、前記水平同期パルス信号及び元の垂直同期パル
ス信号を発生する手段６が、ストローブ信号、該
ストローブ信号に関連する基本クロツク・パルス
信号２１、元の垂直同期パルス信号及びフイール
ドの終りパルス信号を発生し、前記ラスター消去装置７の複数の遅延垂直同期
パルス信号を発生する手段８，１０が、前記基本
クロツク・パルス信号から前記クロツク・パルス
を発生するプログラム可能なクロツク発生８と、
前記元の垂直同期パルス信号を該クロツク・パル
スに応答して夫々遅延させた複数の遅延同期パル
ス信号を発生するシフト・レジスタ論理装置１１
とを有し、前記ラスター消去装置７の前記遅延垂直同期パ
ルス信号を選択し前記ラスター表示装置に出力す
る手段１３，９，１０が、前記フイールドの終り
パルス信号からカウント変更パルスを発生する飛
越しフリツプフロツプ手段１３と、該カウント変
更パルスから２進計数データを発生する両方向計
数器論理装置９と、該２進計数データに従つて前
記シフト・レジスタ論理装置１１からの複数の遅
延垂直同期パルス信号ののうちの所定のものを順
次選択し出力するデータ選択論理装置１０を有
し、該遅延垂直同期パルス信号と前記水平同期パ
ルス信号によつて前記複合同期信号を発生して前
記ビデオ・デジタル・アナログ変換器に送つてい
る装置。５特許請求の範囲４に記載した装置に於て、前記プログラム可能なクロツク発生器８が前記
シフト・レジスタ論理装置１１の入力に出力クロ
ツク・パルスを供給するクロツク・システム出力
Ｍを持つていて、各々の前記出力クロツク・パル
スの周期が選択的に予め決定されていて、(a)線間
書込みの数に(b)前記プログラム可能なクロツク発
生器の出力クロツク・パルスの周期を乗じた積に
等しいが元の垂直同期パルス信号の間の時間より
短く、前記データ選択論理装置１０は前記両方向計数
器手段９の前記２進計数データに対応する、前記
シフト・レジスタ論理装置１１のカウントの位置
を選択し、この為、(i)前記シフト・レジスタ論理
装置が元の垂直同期パルス信号を受取り、(ii)前記
元の垂直同期パルス信号が、プログラム可能なク
ロツク発生器の各々の出力クロツク・パルスに対
して１位置だけ、前記シフト・レジスタ論理装置
のビツト位置を右向きにシフトし、(iii)前記両方向
計数器論理装置の２進計数データに対応した、前
記シフト・レジスタ論理装置のビツト位置にある
ビツト情報の列が前記データ選択論理装置によつ
て出力され、(iv)前記シフト・レジスタ論理装置の
ビツト位置にある２進情報の列の各ビツトは、前
記両方向計数器論理装置の２進計数データに１個
の出力クロツク・パルスの周期を乗じた積に等し
い長さの時間だけ、対応する元の垂直同期パルス
信号より遅延して出力され、(v)前記両方向計数器
論理装置の２進計数データが真先に全部１ビツト
の代りに全部０ビツトになつた時に、前記両方向
計数器論理装置の２進計数データを一方向に１だ
け変えると共に、全部０ビツトの代りに全部１ビ
ツトになつた時に反対方向に１だけ変える様にし
た装置。６特許請求の範囲５に記載した装置に於て、前
記プログラム可能なクロツク発生器８が、基本ク
ロツク入力パルスを供給する基本クロツク入力手
段と、2ⁿ個の２進設定値を持つと共にｎビツト位
置の出力を持つｎビツト位置スイツチ２２と、カ
ウント、前記基本クロツク入力手段に接続された
クロツク入力、リセツト入力、装入入力、波及桁
上げ出力、及び前記ｎビツト位置スイツチのｎビ
ツト位置出力に接続されたｎビツト入力設定部を
持つｎビツト２進計数器２３と、出力、前記２進
計数器の波及桁上げ出力に接続された入力及び前
記基本クロツク入力手段に接続されたクロツク入
力を持つていて、当該フリツプフロツプの入力が
論理０状態にあると同時に前記クロツク入力にク
ロツク・パルス信号が発生する時に出力が状態を
変える様なフリツプフロツプ２４と、前記フリツ
プフロツプの前記入力並びに前記フリツプフロツ
プの前記出力の両方が論理１である時に前記２進
計数器の装入入力に論理１を供給する装入手段と
で構成され、この為前記２進計数器のカウントに
該２進計数器の前記クロツク入力の次の基本クロ
ツク入力パルスが発生した時に、前記ｎビツト位
置スイツチの２進設定部に２進計数器のカウント
が設定され、前記クロツク・システム出力には前
記フリツプフロツプの出力が接続されており、こ
の為、前記クロツク・システム出力は基本クロツ
ク入力パルスの2ⁿ個の周期の間、論理１出力を発
生し、その後、2ⁿと前記ｎビツト位置スイツチの
手動設定値との差に等しい基本クロツク入力パル
スの多数の周期の間、論理０出力を発生する様に
した装置。７特許請求の範囲５に記載した装置に於て、前記両方向計数器論理装置が、(a)２進状態を持
つ２進記憶装置、クロツク入力、増数／減数入力
ビツト、装入入力及び波及桁上げ出力を持つ両方
向増数／減数計数器と、(b)出力、クロツク入力及
び方向状態記憶装置を持つ方向フリツプフロツプ
とで構成され、前記増数／減数計数器のクロツク
入力が前記飛越しフリツプフロツプ手段に接続さ
れて前記カウント変更パルスを受取り、前記波及
桁上げ出力は前記２進計数データが全部０又は全
部１のいずれかである時に付勢され、前記増数／
減数入力ビツトは論理０又は１のいずれかであつ
て、前記両方向増数／減数計数器を増数減数する
か減数計数するかを決定し、前記方向状態記憶装
置は論理０又は論理１のいずれかであり、前記方
向フリツプフロツプの出力は前記方向状態記憶装
置と同じ論理状態であり、カウント変更パルスが
発生すると共に前記方向フリツプフロツプのクロ
ツク入力が両方向増数／減数計数器の波及桁上げ
出力によつて付勢された時、前記方向状態が反対
の２進論理状態に変わり、この為、前記両方向計
数器手段の２進記憶装置が、カウント変更パルス
に応答して交互に増数並びに減数計数する２進計
数データを定める様にした装置。８特許請求の範囲５に記載した装置に於て、前
記データ選択論理装置が、 (a) 第１，４１及び第２，４２のデータ選択装置
を含み、その各々が、複数個のデータ入力ビツ
ト（D0〜D7）、前記両方向計数器論理装置の
最上位ビツトを除く全ての出力ビツト（QA〜
QD）に接続された複数個の選択ビツトＡ，
Ｂ，Ｃ、ストローブ入力及び出力Ｙを持ち、 (i) 全てのデータ選択装置のデータ入力ビツト
の数が少なくとも前記シフト・レジスタ論理
装置１１の内容のビツト位置の数に等しく、 (ii) 各々のデータ入力ビツトが前記シフト・レ
ジスタ論理装置の内容の対応するビツト位置
に接続され、 (iii) 前記第１段のデータ選択装置４１が前記両
方向計数器３１の出力ビツトの内の最上位ビ
ツトQDに接続され、 (iv) 前記データ選択装置のストローブ入力が付
勢された時、前記選択ビツトを復号して、前
記データ選択論理装置のデータ入力ビツトの
内、選択ビツトの２進状態に相当する10進数
に対応するビツトを選択し、この時対応する
データ入力ビツトの論理状態をデータ選択論
理装置の出力に転送し、更に、 (b) 前記入力が前記両方向計数器３１の出力ビツ
トの内の最上位ビツトQDに接続されると共に
前記出力が前記第２のデータ選択装置４１のス
トローブ・ビツトに接続されているインバータ
４３と、 (c) 前記第１及び第２の両方のデータ選択装置４
１，４２の出力に接続されていて、そのストロ
ーブ入力が付能されているデータ選択論理装置
の出力と同じ論理状態を持つデータ選択出力６
０とを有する装置。９特許請求の範囲５に記載した装置に於て、前
記シフト・レジスタ論理装置１１が第１，５１及
び第２，５２のシフト・レジスタ装置で構成され
ていて、その各々がクロツク入力CK、シフト・
レジスタ装置入力（Ｓ／Ｒ）、及び複数個のビツ
ト貯蔵位置（QA〜QH）を持ち、全てのシフ
ト・レジスタ装置のビツト貯蔵位置の合計が前記
シフト・レジスタ論理装置１１の内容であり、前記第１，５１は前記シフト・レジスタ論理装
置の下位ビツトを扱い、前記第２，５２は前記シフト・レジスタ論理装
置の上位ビツトを扱い、各々のビツト貯蔵位置の内の１番目の位置は、
クロツク入力に次のクロツク・パルスが発生した
時に、シフト・レジスタ装置入力にある論理状態
を受取る位置であり、各々のビツト貯蔵位置の内の最後の位置は、全
てのビツト貯蔵位置の内で時間的に最も遅延して
各々のシフト・レジスタ装置入力に導入される論
理状態を受取る貯蔵位置であり、この為前記クロ
ツク入力に各々のクロツク・パルスが発生する
時、各々のビツト貯蔵位置にはその前のビツト貯
蔵位置の２進論理状態が転送され、前記シフト・レジスタ論理装置の入力が第１段
のシフト・レジスタ装置のシフト・レジスタ装置
入力（５１の１１）に接続され、第１のシフト・
レジスタ装置の最後のビツト貯蔵位置が第２のシ
フト・レジスタ装置のシフト・レジスタ装置入力
（５２の１１）に接続され、前記プログラム可能なクロツク発生器８のクロ
ツク・システム出力Ｍが両方の段のシフト・レジ
スタ装置のクロツク入力CKに接続されて、両方
の段のクロツク入力に出力クロツク・パルスを供
給し、元の垂直同期パルス信号を発生する手段６が第
１段のシフト・レジスタ装置５１のシフト・レジ
スタ装置入力（Ｓ／Ｒ）に接続されている装置。１０特許請求の範囲３に記載した装置に於て、
前記発生された垂直同期パルス信号が、更に別の
段で、遅延なしの発生された垂直同期パルス信号
を含んでいる装置。１１特許請求の範囲３に記載した装置に於て、
前記元の垂直同期パルス信号の順序の発生に応答
する手段が遅延なしの垂直同期パルス信号をも発
生し、該遅延なしの垂直同期パルス信号に対応す
る信号を供給する代りとして、各々のラスターに
対する前記遅延垂直同期パルス信号を前記表示装
置５に供給する手段を有する装置。