JPS643085B2

JPS643085B2 -

Info

Publication number: JPS643085B2
Application number: JP54111078A
Authority: JP
Inventors: Shinichiro Taguchi; Yutaka Ogiwara; Nobuya Nagao
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-08-31
Filing date: 1979-08-31
Publication date: 1989-01-19
Also published as: JPS5635508A

Description

【発明の詳細な説明】この発明は例えばカラーテレビジヨン信号等の
カラー映像信号を磁気テープ等の記録媒体上に記
録したり、またこれを再生したりする装置に用い
て有効な信号処理回路に関する。

一般にある直流成分を伴つた信号源と、他の例
えば増幅器等の複数個の信号処理部とを接続する
場合、従来はコンデンサによつて前記直流成分を
カツトし、交流成分のみを伝送する方法がとられ
る。しかしながら、この方法によると、複数個の
信号処理部それぞれを動作せしめるために、複数
個のバイアス手段が必要となるうえ、結合コンデ
ンサは、周波数の高低によつてそのインピーダン
スが変化するため、回路網全体の周波数特性の劣
化を招く原因となる。

第１図は、上述のような回路網の一例を示すも
ので、ｅ１，ｅ２は、交流信号源であり直流成分
Ｅ１，Ｅ２を含む。SW１は信号源を選択するた
めのスイツチである。また、Ｃ１，Ｃ２，Ｃ３は
結合コンデンサ、Ｒ１，Ｒ１′，Ｒ２，Ｒ２′，Ｒ
３，Ｒ３′等はバイアス手段を構成する抵抗、１
１，１２，１３は信号処理部、１１₀，１２₀，１
３₀は各信号処理部の出力端、EBはバイアス用の
直流電源である。

上記のような回路網が特に複数個の差動形増幅
器を並列に駆動するような構成の場合には、差動
形増幅器を構成する２つのトランジスタのベー
ス・バイアスに直流オフセツトがあると、入力ダ
イナミツクレンジ利得が不安定となり出力信号の
歪みの原因となる。また、差動形増幅器の個数が
多くなればなるほど、バイアス用電源あるいはバ
イアス手段が多く必要となる。このような回路網
が特に集積回路化される場合には、バイアス手段
の値のばらつきにより各々の差動形増幅器のベー
ス・バイアスがばらつくうえにピン数が多くなる
という不都合が生じる。

この発明は上記の事情に対処すべくなされたも
ので、直流成分を伴つた直流信号から、抵抗とコ
ンデンサからなるフイルタ手段によつて直流成分
のみをとりだして、この直流成分をバイアスとし
て印加して用い、他の交流成分はそのまま信号処
理の対象となるように、複数個の差動形増幅器の
入力信号とし、簡単でしかも直流オフセツトの伴
わない集積回路化に適した安定な信号処理回路を
提供することを目的とする。即ち、複数の差動増
幅器群に第１、第２の交流信号を印加することを
前提に、いずれの信号が印加された場合にもバイ
アス条件を変えないことはもとより、いずれの信
号が加わつた場合にも各差動増幅器のバイアス電
圧を共通の部分から得るようにするものである。

以下この発明の実施例を図面を参照して説明す
る。

第２図においてｅ１は交流による第１の信号で
あつて、第１の直流成分Ｅ１を含む、この第１の
信号ｅ１は、抵抗Ｒ４，Ｒ５の各一方端に供給さ
れる。前記抵抗Ｒ５の他方端は、バイパスコンデ
ンサＣ４を介して基準電位端に接続されるととも
に第２のバツフア回路２２に接続される。また前
記抵抗Ｒ４の他方端は第１のバツフア回路２１に
接続されている。なお第１、第２のバツフア回路
２１，２２は、エミツタホロアで構成されてい
る。ここで抵抗Ｒ４は、低域フイルタを構成して
いる抵抗Ｒ５によるオフセツト補償用であり、バ
ツフア回路の入力インピーダンスに比して抵抗Ｒ
５のインピーダンスが充分小さければ抵抗Ｒ４は
省略してもよい。

次に前記第１のバツフア回路２１の出力端は、
スイツチ手段SW２の第１入力端ａに接続されて
いる。このスイツチ手段SW２は第１、第２入力
端ａ，ｂの何れか一方を選択するもので、その出
力端は、複数の差動形増幅器DA１，DA２……
DAnの各第１の差動入力端に接続されている。
また、前記第２のバツフア回路２２の出力端は、
前記差動形増幅器DA１，DA２……DAnの各第
２の差動入力端に共通に接続されている。

さらに前記スイツチ手段SW２の第２入力端ｂ
に対しては、第２の信号用入力端２３が接続され
ており、この信号用入力端２３には所定の直流成
分Ｅ２を含む交流による第２の信号Ｅ２が直流カ
ツト用のコンデンサＣ５を介して供給されてい
る。また、前記スイツチ手段SW２の第２入力端
ｂは、負荷抵抗Ｒ６を介して前述の差動形増幅器
DA１〜DAnの各第２の差動入力端に接続されて
いる。この抵抗Ｒ６は、スイツチ手段SW２が第
２の入力端ｂ側にあるとき入力端２３を介して供
給される交流成分ｅ２が各差動増幅器DA１〜
DAnの第２の差動入力端側に供給されるのを防
ぎ、第１の差動入力端のみに供給されるようにす
るものである。なお、OUT１〜OUTnは各差動
形増幅器の出力端である。

この発明の一実施例は上記の如く構成されるも
ので、次に動作を説明する。すなわち上記の回路
によると、複数個の差動増幅器の第１の差動入力
端側には交流信号が入力され、他方の第２の差動
入力端側には、交流信号に含まれる直流成分がバ
イアスとして供給されるもので、第１、第２の差
動入力端間の直流的なオフセツトを無くし得るも
のである。

つまり、スイツチ手段SW２が第１入力端ａを
選択している場合は、直流成分Ｅ１を伴つた第１
の信号ｅ１は、バツフア回路２１を介して複数個
の差動増幅器DA１〜DAnの各第１の差動入力端
に供給される。一方抵抗Ｒ５、コンデンサＣ４等
の低域フイルタによつてこの交流の第１の信号ｅ
１は交流成分が除かれる。そして残つた直流成分
は、バツフア回路２２を通して複数個の差動形増
幅器DA１〜DAnの第２の差動入力端にバイアス
として供給される。これによつて、複数個の差動
形増幅器DA１〜DAnの第１、第２の差動入力端
に対しては、直流オフセツトを生じることなくバ
イアス及び入力信号が供給されることになる。

次にスイツチ手段SW２が第２入力端ｂを選択
している場合は、同じく第１の信号ｅ１側によつ
て決まるバイアス電圧で、前記複数個の差動形増
幅器DA１〜DAnがバイアス接続手段を介してバ
イアスされる。そして複数個の差動形増幅器DA
１〜DAnの第１の差動入力端には、コンデンサ
Ｃ５を介して第２の信号ｅ２が入力される。

この発明の基本的な実施例は、上述のように構
成される。そして、スイツチ手段SW２が第２入
力端ｂを選択している場合、複数個の差動形増幅
器DA１〜DAnの入力インピーダンスが抵抗Ｒ６
に較べて無視できないときは、抵抗Ｒ６による電
圧降下分だけ差動入力に直流オフセツトが生じる
ので、これを解消するために更に第３図に示すよ
うに改良してもよい。

すなわち、第２図と同一部は同符号を付して説
明するに、この実施例の場合は、第１のバツフア
回路２１の出力端とスイツチ手段SW２の第１入
力端ａ間に抵抗Ｒ７を設け、また抵抗Ｒ６と第２
のバツフア回路２２の接続点２４と、複数個の差
動形増幅器DA１〜DAnの第２入力端間に共通に
抵抗Ｒ８を設けるものである。

上記の第３図の実施例によると、抵抗Ｒ６の直
流オフセツトを補償するために、抵抗Ｒ７とＲ８
を設けたものである。ここで抵抗Ｒ４の値と抵抗
Ｒ５の値とを等しいものとし、またバツフア回路
２１，２２による電圧降下も同じとすれば、２つ
のバツフア回路２１，２２の出力の直流電位は同
じE_Bとなる。また複数個の差動形増幅器の第１、
第２の差動入力端の入力直流電圧を各々E₊、E_-
とすればスイツチ手段SW２の各切換え状態にお
いては次の式が成立する。

スイツチ手段SW２が第１入力端ａを選択して
いるとき E₊＝E_B−I_B1×R7 E_-＝E_B−I_B2×R8 スイツチ手段SW２が第２入力端Ｂを選択して
いるとき E₊＝E_B−I_B1×R6 E_-＝E_B−I_B2×R8 但し、I_B1、I_B2はｎ個の差動形増幅器の一方の
ベース電流の総和である。Ｒ６，Ｒ７，Ｒ８はそ
れぞれ抵抗Ｒ６，Ｒ７，Ｒ８の値をも同時にあら
わすものとする。

上記の式からわかるように、抵抗の値をR6＝
R7＝R8とすれば、スイツチ手段SW２の切換え
にかかわらずE₊＝E_-となる。また、電源変動や
温度変化に対してもE_Bが同一の電圧源に依存す
る為、E₊とE_-とが同様に変動しきわめて安定な
差動出力を得ることができる。さらにまた、複数
個の差動形増幅器の各入力端に対してそれぞれ交
流信号入力ラインのコンデンサを設けていないの
で、交流信号の周波数が変つても入力インピーダ
ンスが可変されてしまうような不都合はない。

特に上記の回路を集積回路化する場合には、素
子の性能や抵抗比のばらつきは小さく抑えること
ができ、かつ、ピン数削減にも極めて有効であ
る。またこの発明は、上記実施例に限定されるも
のではなく、第４図に示すように抵抗Ｒ６の代り
に、交流信号に対してインピーダンスをもつイン
ダクタンス素子（チヨウクコイル）２５を用いて
も先の実施例と同様の効果を奏する。また、第２
の交流信号ｅ２の入力のみならず、第３、第４の
入力信号も同様な手段で交流ラインに接続するこ
とが可能であり、この場合は、スイツチ手段の入
力端を増加してもよい。このスイツチ手段として
は、電子回路による切換えスイツチでも良いし、
手動による機械的なものであつてもよい。なお第
２図と同一部は同符号を付して説明は省略する。

次にこの発明の適用例を第５図に示して説明す
る。第５図はビデオテープレコーダの再生信号及
び記録信号の信号処理部である。

第５図において３５は信号源であり、再生モー
ド時には磁気テープから再生された688KHzのカ
ラー信号、記録モード時には、3.58MHzの記録カ
ラー信号となる。この入力カラー信号は、コンデ
ンサＣ１０を介して自動色制御増幅器３６に入力
され利得制御を受ける。この自動色制御増幅器３
６の出力は、抵抗Ｒ４を介して第１のバツフア回
路を構成するトランジスタQ₁のベースに入力さ
れる。また前記自動色制御増幅器３６の出力は、
抵抗Ｒ５及びコンデンサＣ４の低域フイルタに導
入され交流成分がバイパスされ、直流成分は、第
２のバツフア回路を構成するトランジスタQ₂の
ベースに入力される。

前記トランジスタQ₂のコレクタは電源ライン
３７に接続され、エミツタは、エミツタ抵抗Ｒ１
０を介して基準電位ライン３８に接続されてい
る。また、このトランジスタQ₂のエミツタは、
周波数変換回路３１、カラー信号増幅器３２、自
動位相検波器３３、自動色制御用検波器３４の差
動形増幅器の各バイアス供給端に接続されてい
る。

次に前記トランジスタQ₁のコレクタは、前記
電源ライン３７に接続され、エミツタは、エミツ
タ抵抗Ｒ１１を介して基準電位ライン３８に接続
されている。そしてさらに、トランジスタQ₁の
エミツタは、周波数変換回路３１の信号入力端に
接続されるとともに抵抗Ｒ７を介して、スイツチ
手段SW２の第１入力端に接続されている。

上記周波数変換回路３１は、トランジスタQ₃，
Q₄，Q₅，Q₆，Q₇，Q₈によるダブルバランス形差
動増幅器によつて構成されている。そして、トラ
ンジスタQ₅，Q₃とQ₆，Q₇の各共通ベース間に周
波数変換用のキヤリアが入力することによつて、
トランジスタQ₃のベースに入力した信号を周波
数変換するもので、トランジスタQ₆，Q₈の共通
コレクタから出力を得る。なお、I₁は電流源であ
る。またＲ１４，Ｒ１５，Ｒ１６，Ｒ１７は抵抗
である。

次に、カラー信号増幅器３２について説明する
に、これは、トランジスタQ₁₀，Q₁₁による差動
形増幅回路によつて構成されている。そして、ト
ランジスタQ₁₀のベースに交流信号が入力する
と、これを増幅してトランジスタQ₁₁のコレクタ
から導出するものである。なおI₂は電流源であ
り、Ｒ２１，Ｒ２２及びＲ２３は抵抗である。

次に自動位相検波器３３について説明するに、
この検波器も差動形増幅回路を利用したゲート部
と位相検波部を有する。すなわち、トランジスタ
Q₁₂とQ₁₅は差動増幅器を形成し、トランジスタ
Q₁₂のベースには、カラー信号が入力されるが、
そのうちのバースト信号期間において、位相検波
動作が得られる。トランジスタQ₁₃，Q₁₄はそれ
ぞれQ₁₂，Q₁₅に並列に接続され、バースト期間
にそのベースにはバーストゲートパルスが供給さ
れる。また上段のトランジスタQ₁₆〜Q₁₉はダブ
ルバランス形差動増幅器を形成し、トランジスタ
Q₁₇，Q₁₈のベースには、位相比較用の3.58MHzの
発振出力が供給される。そして、位相差出力はト
ランジスタQ₁₆，Q₁₈のコレクタより出力され、
低減フイルタ４１に入力される。この自動位相検
波器３３の出力は、バースト信号と、ビデオテー
プレコーダ内にて発振している3.58MHzの発振器
出力との位相差を検知するものである。したがつ
て該出力は、前記発振器の周波数制御信号として
利用され、安定したカラー信号の処理が得られる
ようになされる。なおI₃は電流源であり、Ｒ２５
は抵抗である。また、トランジスタQ₁₅のベース
には、先の低減フイルタからの直流バイアスが供
給される。またトランジスタQ₁₆，Q₁₉の共通ベ
ースには、直流電源E_Bからのバイアスが供給さ
れている。

次に自動色制御用検波器３４について説明する
に、この検波器も先の自動位相検波器３３と略同
様な構成であり、下段のトランジスタQ₂₁〜Q₂₄
および上段のトランジスタQ₂₅〜Q₂₈を有してい
る。そして、トランジスタQ₂₂，Q₂₃のベースに
はバーストゲートパルスが供給され、トランジス
タQ₂₁に入力したカラー信号からはバースト信号
がとりだされ、トランジスタQ₂₅，Q₂₆，Q₂₇，
Q₂₈の部分で検波される。そして、出力はトラン
ジスタQ₂₅，Q₂₇の共通コレクタから導出されて、
低減フイルタ４２に入力される。この低減フイル
タ４２の出力は、前記自動色制御増幅器３６の利
得制御端に加えられる。なおI₄は電流源であり、
Ｒ２６，Ｒ２７，Ｒ２８は抵抗である。またトラ
ンジスタQ₂₄のベースには、先の低減フイルタか
らの直流バイアスが供給される。さらにトランジ
スタQ₂₅，Q₂₈の共通ベースには直流電源E_Bから
のバイアスが供給されている。

上記したビデオテープレコーダの信号処理回路
部は、たとえば記録モードにあつては、スイツチ
手段SW２が第１入力端側に切換え使用される。
記録モードであるから、自動色制御増幅器３６に
は、記録用の3.58MHz帯のカラー信号が入力され
る。そして、この信号は、周波数変換回路３１に
よつて、低域の688KHzのカラー信号に変換され
る。この記録用の688KHz帯のカラー信号を安定
なものとするためには、先の自動色制御増幅器３
６に入力するカラー信号（3.58MHz）の振幅を安
定なものとする必要がある。このために、自動色
制御用の検波器３４の出力が、前記自動色制御増
幅器３６の制御端へ低域フイルタ４２を通して帰
還される。

次に、記録用の688KHz帯のカラー信号を更に
安定なものとするためには、周波数変換用のキヤ
リア周波数と、3.58MHzのバースト信号周波数と
の相対的な関係を安定化する必要がある。このた
め、キヤリアをつくるための3.58MHzの電圧制御
発振器に対して、自動位相制御検波器３３におい
て得られた検波電圧を制御信号として加えること
によつて、位相関係をも安定化するものである。

次にビデオテープレコーダが再生モードのとき
は、スイツチ手段SW２は、第２入力端側に切換
えられる。また自動色制御増幅器３６に対して
は、再生された688MHz帯のカラー信号が入力さ
れる。このカラー信号は、通常のテレビジヨン受
像機にて再生可能な3.58MHz帯のカラー信号に周
波数変換回路３１にて変換される。

そして、周波数変換された再生カラー信号
（3.58MHz）は、第２の信号源として、コンデン
サＣ５を介して入力され、再生カラー信号として
増幅器３２にて増幅されて出力される。再生カラ
ー信号（3.58MHz）を安定なものとするには、バ
ースト信号の振幅を安定なものとする必要があ
る。このため自動色制御増幅回路３４にて検波出
力を得、これを低域フイルタ４２を通して自動色
制御増幅器３６の制御端に供給するものである。

また更に再生カラー信号（3.58MHz）を安定な
ものとするため、周波数変換回路３１に入力する
キヤリア周波数と、カラー信号との周波数の相対
的な関係を安定化する必要がある。このため、自
動位相制御検波器３３にて、再生カラー信号
（3.58MHz）のバースト期間と、キヤリアをつく
るための基準の電圧制御発振器の出力周波数とを
比較し、その位相誤差を検出し、その直流的な検
波出力を制御信号として、該電圧制御発振器の制
御端に加えるものである。

上記のビデオテープレコーダの信号処理回路部
は、この発明を適用したものであるが、集積回路
化した場合に極めて安定した動作を得るもので、
直流オフセツトの少い良質の信号処理を可能とす
る。

上述したように、この発明の信号処理回路は、
それぞれ第１、第２の差動入力端を有する複数の
差動増幅器と；所定の直流電位に第１の交流信号
ｅ１が重畳された信号を出力する第１の信号源
と；この第１の信号源の出力から前記交流信号成
分ｅ１を除去して前記直流電位と同等の直流電位
を出力するフイルタ手段（抵抗Ｒ５、コンデンサ
Ｃ４）と；第１、第２の入力端ａ，ｂおよび出力
端を有し、第１、第２の入力端に供給される信号
のうちいずれか一方を選択的に出力端に導くスイ
ツチ手段SW２と；第２の交流信号ｅ２を出力す
る第２の信号源と；前記第１の信号源の出力を前
記スイツチ手段SW２の第１の入力端ａに供給す
る第１のバツフア回路２１を含む第１の信号伝送
路と；前記第２の信号源の出力をコンデンサＣ５
を介して前記スイツチ手段SW２の第２の入力端
ｂに供給する第２の信号伝送路と；前記フイルタ
手段の出力を第２のバツフア回路２２を介して前
記各差動増幅器の第２の差動入力端に供給する手
段と；前記スイツチ手段SW２の出力端に導かれ
た信号を前記各差動増幅器の第１の差動入力端に
供給する手段と；前記スイツチ手段SW２の第２
の入力端ｂと前記各差動増幅器の第２の差動入力
端との間に接続されたコイル２５と；を具備した
構成としたものである。

あるいは、前記コイル２５に代えて抵抗Ｒ６を
接続し、これに伴つて前記バツフア回路２１の出
力端を抵抗Ｒ７を介して前記スイツチ手段SW２
の第１入力端ａに接続し、かつ第２のバツフア回
路２２と前記抵抗Ｒ６との接続点を抵抗Ｒ８を介
して各差動増幅器の第２差動入力端に接続し、各
抵抗Ｒ６，Ｒ７，Ｒ８の値を等しい構成としたも
のである。

この結果、この発明は直流成分を伴つた交流信
号から、抵抗とコンデンサ等よりなる直流成分の
みをとりだして、この直流成分をバイアスとして
用い、他の直流成分を伴う交流信号はそのまま信
号処理の対象となるように、差動形増幅器の入力
信号とし、簡単でしかも直流オフセツトの伴わな
いピン数の少ない集積回路化に適した安定な回路
を得るとともに、かつ複数の入力信号を扱う回路
に好適な信号処理回路を提供することができる。

【図面の簡単な説明】

第１図は従来の信号処理回路の構成説明図、第
２図はこの発明の一実施例による信号処理回路の
構成説明図、第３図、第４図はそれぞれこの発明
の他の実施例による構成説明図、第５図は、この
発明を適用したビデオテープレコーダの信号処理
回路の具体的回路図である。ｅ１……第１の信号、Ｒ４〜Ｒ８……抵抗、Ｃ
４……コンデンサ、SW２……スイツチ手段、ｅ
２……第２の信号、DA１，DA２…DAn……差
動形増幅器、２１，２２……バツフア回路。

Claims

【特許請求の範囲】１それぞれ第１、第２の差動入力端を有する複
数の差動増幅器と、所定の直流電位に第１の交流信号が重畳された
信号を出力する第１の信号源と、この第１の信号源の出力から前記交流信号成分
を除去して前記直流電位と同等の直流電位を出力
するフイルタ手段と、第１の入力端、第２の入力端、および出力端を
有し、第１および第２の入力端に供給される信号
のうちいずれか一方を選択的に出力端に導くスイ
ツチ手段と、第２の交流信号を出力する第２の信号源と、前記第１の信号源の出力を前記スイツチ手段の
第１の入力端に供給する、第１のバツフア回路を
含む第１の信号伝送路と、前記第２の信号源の出力をコンデンサを介して
前記スイツチ手段の第２の入力端に供給する第２
の信号伝送路と、前記フイルタ手段の出力を第２のバツフア回路
を介して前記各差動増幅器の第２の差動入力端に
供給する手段と、前記スイツチ手段の出力端に導かれた信号を前
記各差動増幅器の第１の差動入力端に供給する手
段と、前記スイツチ手段の第２の入力端と前記各差動
増幅器の第２の差動入力端との間に接続されたチ
ヨークコイルとを具備したことを特徴とする信号
処理回路。２それぞれ第１、第２の差動入力端を有する複
数の差動増幅器と、所定の直流電位に第１の交流信号が重畳された
信号を出力する第１の信号源と、この第１の信号源の出力から前記交流信号成分
を除去して前記直流電位と同等の直流電位を出力
するフイルタ手段と、第１の入力端、第２の入力端、および出力端を
有し、第１および第２の入力端に供給される信号
のうちいずれか一方を選択的に出力端に導くスイ
ツチ手段と、第２の交流信号を出力する第２の信号源と、前記第１の信号源の出力を第１のバツフア回路
および第１の抵抗を介して前記スイツチ手段の第
１の入力端に供給する第１の信号伝送路と、前記第２の信号源の出力をコンデンサを介して
前記スイツチ手段の第２の入力端に供給する第２
の信号伝送路と、前記スイツチ手段の出力端に導かれた信号を前
記各差動増幅器の第１の差動入力端に供給する手
段と、前記フイルタ手段の出力を第２のバツフア回路
を介して前記第１の抵抗と同じ抵抗値を有する第
２、第３の抵抗の各一端に導き、第２の抵抗の他
端を前記各差動増幅器の第２の差動入力端に接続
し、第３の抵抗の他端を前記スイツチ手段の第２
入力端に接続する手段とを具備したことを特徴と
する信号処理回路。