JPS643381B2 - - Google Patents
Info
- Publication number
- JPS643381B2 JPS643381B2 JP2769981A JP2769981A JPS643381B2 JP S643381 B2 JPS643381 B2 JP S643381B2 JP 2769981 A JP2769981 A JP 2769981A JP 2769981 A JP2769981 A JP 2769981A JP S643381 B2 JPS643381 B2 JP S643381B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- noise
- cycle
- phase
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/542—Systems for transmission via power distribution lines the information being in digital form
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5491—Systems for power line communications using filtering and bypassing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5495—Systems for power line communications having measurements and testing channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 この発明は電力線搬送装置に関する。[Detailed description of the invention] The present invention relates to a power line transport device.
電力線に信号を重畳させてデータを通信した
り、あるいは音声等を通信したりする電力線搬送
システムが知られている。 2. Description of the Related Art Power line transport systems are known that communicate data, voice, etc. by superimposing signals on power lines.
しかし電力線には各種の負荷が接続されている
ため、多くの雑音が重畳されており、この雑音は
電力線搬送に当つて有害となる場合がある。 However, since various loads are connected to the power line, a lot of noise is superimposed on the power line, and this noise may be harmful to power line transport.
この種の雑音は負荷から発生するものが多く、
またその雑音は交流位相に対して同期関係に発生
し、しかも波高時、即ち交流波のピーク時によく
発生する。この様な事情から、従来の電力線搬送
装置では、商用交流波の90゜,180゜,270゜の位相付
近でデータ伝送を禁止する方法が用いられてい
た。しかし実際には負荷の状態により上述の位相
以外においても雑音が発生する場合があるので、
従来の装置のように特定の固定した位相のみでデ
ータ伝送を禁止する方法では、データと雑音とが
重なるという欠点がある。 This type of noise is often generated from loads,
Further, the noise occurs in synchronization with the alternating current phase, and often occurs at the wave height, that is, at the peak of the alternating current wave. For these reasons, conventional power line carriers have used a method of prohibiting data transmission near the 90°, 180°, and 270° phases of commercial AC waves. However, in reality, noise may occur in phases other than those mentioned above depending on the load condition.
The method of prohibiting data transmission only with a specific fixed phase, as in conventional devices, has the disadvantage that data and noise overlap.
この発明は上述の欠点を除去するためになされ
たものであつて、雑音の発生した位相を記憶して
おき、雑音のない位相を選択して信号を誤りなく
伝送できるようにした電力線搬送装置を提供する
ことを目的とするものである。 The present invention was made in order to eliminate the above-mentioned drawbacks, and provides a power line carrier that stores the phase in which noise occurs and selects a phase with no noise to transmit a signal without error. The purpose is to provide
以下にこの発明の一実施例を図面とともに説明
する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図において、1は商用交流電源線、2は交
流電源線1に接続され、交流電力信号を抽出する
トランス、3はトランス2の出力から交流電力信
号の基本波を除去してデータ信号と雑音成分を抽
出するハイパスフイルタ、4はハイパスフイルタ
3の出力電圧を増幅する増幅器、5は雑音成分が
一定値L0以上であることを検出するレベル検出
器である。 In Fig. 1, 1 is a commercial AC power line, 2 is a transformer connected to the AC power line 1 and extracts an AC power signal, and 3 is a transformer that removes the fundamental wave of the AC power signal from the output of the transformer 2 and converts it into a data signal. A high-pass filter extracts the noise component, 4 is an amplifier that amplifies the output voltage of the high-pass filter 3, and 5 is a level detector that detects that the noise component is above a certain value L 0 .
6は検出された雑音を交流電力信号の位相に対
応して記憶するシフトレジスタである。シフトレ
ジスタ6は、いま仮りに50Hzの電力信号を用い
て、所定のデータを伝送する場合、該シフトレジ
スタを動作させる基準タイミング信号Tsが1サ
イクル500μ秒の信号であるとすると、電力信号
の1サイクルは20m秒であるので20×10-3/500×10-6=
40
となり、40ビツトのシフトレジスタが用いられ
る。 6 is a shift register that stores detected noise in correspondence with the phase of the AC power signal. If the shift register 6 is to transmit predetermined data using a 50 Hz power signal, and if the reference timing signal Ts for operating the shift register is a signal with one cycle of 500 μsec, then Since the cycle is 20 msec, 20×10 -3 /500×10 -6 =
40, and a 40-bit shift register is used.
即ち1サイクルの電力信号が40分割され、各分
割された部分に雑音があれば、その位相に対応し
たステージに“1”信号が記憶されるようになつ
ている。 That is, one cycle of the power signal is divided into 40 parts, and if there is noise in each divided part, a "1" signal is stored in the stage corresponding to that phase.
シフトレジスタ6の先頭と第2番目のステージ
6−1,6−2の出力はオアゲート7を介して読
み出され、オアゲート7の出力は通信制御回路8
に印加され、もしオアゲート7の出力が“1”で
あればその対応する位相においてかつ位相を1ビ
ツト分拡げてデータの送出が禁止されるようにな
つている。 The outputs of the first and second stages 6-1 and 6-2 of the shift register 6 are read out via the OR gate 7, and the output of the OR gate 7 is sent to the communication control circuit 8.
If the output of the OR gate 7 is "1", data transmission is prohibited in the corresponding phase and the phase is expanded by one bit.
通信制御回路8の出力は結合器9を介して商用
交流電源線1に接続されている。 The output of the communication control circuit 8 is connected to the commercial AC power line 1 via a coupler 9.
上記のような構成において、いまたとえば第2
図イに示すように、交流電力信号f0に、位相P1,
P2,P3に雑音N1,N2,N3が重畳されていると、
この雑音レベルが弁別レベルL0よりも大である
と、レベル検出器5の出力は位相P1,P2,P3で
“1”となる(第2図ニ)。 In the above configuration, for example, the second
As shown in Figure A, the AC power signal f 0 has phases P 1 ,
When noise N 1 , N 2 , N 3 is superimposed on P 2 and P 3 ,
When this noise level is higher than the discrimination level L 0 , the output of the level detector 5 becomes "1" at the phases P 1 , P 2 and P 3 (FIG. 2D).
一方シフトレジスタ6は基準タイミング信号
Tsが印加される毎にレベル検出器5の出力をシ
フトレジスタに読み込む。 On the other hand, shift register 6 is a reference timing signal
Every time Ts is applied, the output of the level detector 5 is read into the shift register.
なお基準タイミング信号Tsは交流電力信号の
1サイクルを40等分するように、該電力信号と同
期がとられている。したがつて、上述の例におい
てはN番目のサイクルにおいてシフトレジスタの
0〜(P1-1)番目のステージには0,P1番目のス
テージには“1”,(P1+1)ないし(P2-1)番目ま
でのステージには“0”、P2番目のステージには
“1”、(P2+1)ないし(P3-1)番目のステージに
は“0”、P3番目のステージには“1”、(P3+1)
ないし40番目のステージには“0”が記憶され
る。 Note that the reference timing signal Ts is synchronized with the power signal so that one cycle of the AC power signal is divided into 40 equal parts. Therefore, in the above example, in the Nth cycle, the 0th to ( P1-1 )th stages of the shift register have 0, the P1st stage has "1", and (P1 +1 ) or “0” for the stages up to (P 2-1 )th, “1” for the P second stage, “0” for the (P 2+1 ) to (P 3-1 )th stages, P “1” for the third stage, (P 3+1 )
"0" is stored in the 40th stage to 40th stage.
そして交流電力信号の次のN+1番目のサイク
ルで、このシフトレジスタ6の内容は1ステージ
ずつ右へ転送されその先頭ビツト6−1から順次
読み出される。即ち、いま電力信号の0番目から
(P1-2)番目までの位相ではシフトレジスタ6の
出力は“0”であり、通信制御装置8には禁止が
かからず、したがつてこの間にデータが送り込ま
れれば、そのデータは結合器9から商用交流電源
線1に注入される。なおこのN+1サイクルにお
いても電力信号と雑音とは検出され、シフトレジ
スタと上記と同様にして書き込まれる。 Then, in the next N+1 cycle of the AC power signal, the contents of this shift register 6 are transferred to the right one stage at a time and read out sequentially from the leading bit 6-1. That is, the output of the shift register 6 is "0" in the current phase from 0th to (P 1-2 ) of the power signal, and no inhibition is applied to the communication control device 8, so that data is not transmitted during this period. When the data is sent, the data is injected from the coupler 9 to the commercial AC power line 1. Note that in this N+1 cycle as well, the power signal and noise are detected and written in the shift register in the same manner as described above.
一方、(P1-1)番目の位相になるとシフトレジ
スタ6の第2番目のステージ6−2は“1”とな
り、この“1”信号はオアゲート7を介して通信
制御回路8に印加される。 On the other hand, at the (P 1-1 )th phase, the second stage 6-2 of the shift register 6 becomes “1”, and this “1” signal is applied to the communication control circuit 8 via the OR gate 7. .
またP1番目の位相においてはシフトレジスタ
6の先頭のステージ6−1が“1”となつている
ので、オアゲート7の出力は“1”となる。 Further, in the P1 - th phase, the first stage 6-1 of the shift register 6 is "1", so the output of the OR gate 7 is "1".
したがつて通信制御回路8は(P1-1)番目の位
相とP1番目の位相において禁止状態になる。そ
れ故、もしこの間にデータが通信制御回路8に印
加されていても、そのデータの送出は禁止され
る。 Therefore, the communication control circuit 8 enters the prohibited state in the (P 1-1 )th phase and the P1th phase. Therefore, even if data is being applied to the communication control circuit 8 during this time, the transmission of that data is prohibited.
その後P1+1番目の位相から再びオアゲート7の
出力は“0”となり、通信制御回路8の禁止が解
除されてデータの送出が再開される。位相P2,
P3においても類似の動作がなされる。 Thereafter, the output of the OR gate 7 becomes "0" again from the P1 +1st phase, the prohibition of the communication control circuit 8 is released, and data transmission is resumed. Phase P 2 ,
A similar operation is performed at P3 .
なお上述のようにシフトレジスタ6の先頭ステ
ージと第2番目のステージの信号の論理和をとる
ことによつて、第2図ホの点線で示すように雑音
の発生期間よりも1ビツト分長い期間禁止をかけ
ることができる。 As mentioned above, by calculating the logical sum of the signals of the first stage and the second stage of the shift register 6, a period that is 1 bit longer than the period in which the noise occurs is obtained, as shown by the dotted line in FIG. Can be banned.
電力系統の雑音はその系統に接続される負荷に
よつて生じるものが多く、統計的にみて、1つの
負荷から生じる雑音は各サイクルでほぼ同位相に
発生する。したがつて上述のようにnサイクルに
おいてP1の位相で発生した雑音によつてn+1
サイクルで、位相P1においてデータの伝送を禁
止することにより、このn+1サイクルの位相
P1で発生した雑音N1′がデータ中に注入されるこ
とがなくなり、その雑音N1′がなくなつた位相に
おいて純正なデータのみを電力信号に注入するこ
とが出来る。 Noise in an electric power system is often caused by loads connected to the system, and statistically speaking, noise generated from one load occurs in approximately the same phase in each cycle. Therefore, as mentioned above, due to the noise generated at the phase of P 1 in n cycles, n+1
cycle, by inhibiting the transmission of data in phase P 1 , the phase of this n+1 cycle
The noise N 1 ' generated at P 1 is no longer injected into the data, and only pure data can be injected into the power signal in the phase where the noise N 1 ' is eliminated.
なお、この種のデータ伝送においては電力信号
の1サイクル中に送られるデータの長さはその電
力信号の1サイクルの時間に比して短かく、かつ
データとしてはスタートコード、発送信局、デー
タ、終了コード等を1セツトで送出するので、送
信位相が上述の動作によつてずれても受信側では
そのデータを識別出来る。 In addition, in this type of data transmission, the length of data sent during one cycle of the power signal is shorter than the time of one cycle of the power signal, and the data includes the start code, transmitter station, and data. , end code, etc. are sent as one set, so even if the transmission phase shifts due to the above-described operation, the receiving side can identify the data.
なお本発明においてはシフトレジスタの代りに
マイクロコンピユータのRAMを用いることも可
能である。 Note that in the present invention, it is also possible to use the RAM of a microcomputer instead of the shift register.
以上詳述したようにこの発明は交流電力信号の
1サイクル期間に生じた雑音の位相を記憶してお
き、後続のサイクルにおいては上記位相にはデー
タの電力信号への注入を禁止するようにしたもの
であつて、使用する電力線の実状に適合した状態
でデータ伝送の禁止をかけることができ、いいか
えれば雑音のないタイミングを自動的に選んで正
確なデータ伝送を行なわしめることができる。 As detailed above, the present invention stores the phase of noise that occurs during one cycle of an AC power signal, and prohibits injection of data into the power signal in the above phase in subsequent cycles. It is possible to prohibit data transmission in a state that suits the actual condition of the power line being used, or in other words, it is possible to automatically select a noise-free timing and perform accurate data transmission.
第1図はこの発明の一実施例を示す回路図、第
2図は第1図の実施例の要部の出力波形図であ
る。
1……商用交流電源線、2……トランス、3…
…ハイパスフイルタ、4……増幅器、5……レベ
ル検出器、6……シフトレジスタ、7……オアゲ
ート、8……通信制御回路、9……結合器、N1,
N2,N3……雑音、P1,P2,P3……雑音の発生す
る位相。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is an output waveform diagram of a main part of the embodiment of FIG. 1...Commercial AC power line, 2...Transformer, 3...
...High pass filter, 4...Amplifier, 5...Level detector, 6...Shift register, 7...OR gate, 8...Communication control circuit, 9...Coupler, N1 ,
N 2 , N 3 ... Noise, P 1 , P 2 , P 3 ... Phase where noise occurs.
Claims (1)
う様にした電力線搬送装置において、電力線の交
流信号を導入するための導入手段と、この導入手
段で導入された交流電力信号の基本波を除去する
ためのフイルター手段と、このフイルター手段を
通過した信号を増幅する増幅手段と、この増幅さ
れた信号が一定値以上の雑音であることを検出す
る検出手段と、前記導入手段で導入された1サイ
クルの電力信号を所定のタイミング信号で複数の
位相に分割する分割手段と、前記分割したタイミ
ングにおいて、検出手段で検出された雑音の発生
した位相を交流電力の各サイクル別に記憶する記
憶手段と、nサイクル目の記憶情報に基づいて、
n+1サイクル目で雑音のない位相を選択して搬
送データを伝送制御する制御手段とを備えたこと
を特徴とする電力線搬送装置。1. In a power line carrier device that performs communication by superimposing a high-frequency carrier wave on a power signal, there is an introduction means for introducing an AC signal of the power line, and a fundamental wave of the AC power signal introduced by this introduction means is removed. a filter means for amplifying the signal passed through the filter means, a detection means for detecting that the amplified signal is noise of a certain value or more, and one cycle introduced by the introduction means. dividing means for dividing the power signal into a plurality of phases using a predetermined timing signal; storage means for storing, for each cycle of AC power, a phase in which noise is detected by the detection means at the divided timing; Based on the memory information of the cycle,
A power line transport device comprising: control means for controlling transmission of transport data by selecting a noise-free phase at the (n+1)th cycle.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2769981A JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2769981A JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141145A JPS57141145A (en) | 1982-09-01 |
| JPS643381B2 true JPS643381B2 (en) | 1989-01-20 |
Family
ID=12228222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2769981A Granted JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57141145A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845466A (en) * | 1987-08-17 | 1989-07-04 | Signetics Corporation | System for high speed digital transmission in repetitive noise environment |
-
1981
- 1981-02-26 JP JP2769981A patent/JPS57141145A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141145A (en) | 1982-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS643381B2 (en) | ||
| US4035663A (en) | Two phase clock synchronizing method and apparatus | |
| JPH03195223A (en) | Crossfire-signal inhibiting circuit and electronic product surveillance system and usage thereof | |
| US5781066A (en) | Pulse waveform generator | |
| JP4531959B2 (en) | Power line carrier communication equipment | |
| JP3001707B2 (en) | Spread spectrum communication equipment | |
| JPH05167630A (en) | Unique word detector | |
| US6031404A (en) | Analog-signal to square-wave-signal reshaping system with offset compensation | |
| RU1837360C (en) | Device for reading information for memory unit using cylindrical magnetic domains | |
| JPH0783747A (en) | Signal detecting circuit | |
| JP2540118B2 (en) | Distribution line transportation method | |
| SU1027778A2 (en) | Storage apparatus read-out unit | |
| JPS58197935A (en) | spread spectrum receiver | |
| JPS6211095Y2 (en) | ||
| JPS6024975B2 (en) | high speed signal comparator | |
| SU394792A1 (en) | DEVICE FOR END DETECTION | |
| JPH0783285B2 (en) | Receiver | |
| JPH0740682B2 (en) | Transmission equipment | |
| JPH0244443A (en) | Memory access system | |
| JPH09289737A (en) | Inverter device | |
| JPH01104858U (en) | ||
| JPH02164143A (en) | Method for measuring quantity of interference | |
| JPS6256692B2 (en) | ||
| JPS5851743A (en) | Controller for dc transmission system | |
| JPS59218052A (en) | Phase pulse signal carrying method |