JPS644431B2 - - Google Patents
Info
- Publication number
- JPS644431B2 JPS644431B2 JP56098812A JP9881281A JPS644431B2 JP S644431 B2 JPS644431 B2 JP S644431B2 JP 56098812 A JP56098812 A JP 56098812A JP 9881281 A JP9881281 A JP 9881281A JP S644431 B2 JPS644431 B2 JP S644431B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- circuit
- rectifier circuit
- type full
- wave rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、直流電源に基づいてn倍電圧(但し
nは正の整数)を得ることが可能な直流電源装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC power supply device capable of obtaining an n-fold voltage (where n is a positive integer) based on a DC power supply.
直流電源に基づいて高い直流電圧を得る場合に
は、一般に第1図に示す如く、直流電源DC、イ
ンバータINV、昇圧用トランスTr、整流回路
RD、負荷Rから成る回路構成とする。従つて、
トランスTrが必要となり、必然的に装置が大型
且つ高価になつた。 When obtaining high DC voltage based on a DC power supply, generally, as shown in Figure 1, a DC power supply DC, an inverter INV, a step-up transformer Tr, and a rectifier circuit are required.
The circuit configuration consists of RD and load R. Therefore,
A transformer Tr was required, which inevitably made the device large and expensive.
そこで、本発明の目的は簡略化された構成で高
に電圧を得ることが可能な直流電源装置を提供す
ることにある。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a DC power supply device that can obtain a high voltage with a simplified configuration.
上記目的を達成するための本発明は、一対の直
流電源線と、前記一対の直流電源線間に接続され
たサイリスタブリツジ回路と、前記サイリスタブ
リツジ回路のサイリスタに直列型インバータ方式
のゲート信号を供給するゲート制御回路と、前記
サイリスタブリツジ回路から導出された少なくと
も第1及び第2の交流電源線と、前記サイリスタ
ブリツジ回路のサイリスタの電流経路に接続され
た電流保持用リアクトルと、少なくとも4個の整
流素子又は制御整流素子から成る第1のブリツジ
型全波整流回路と、少なくとも4個の整流素子又
は制御整流素子から成り且つ前記第1のブリツジ
型全波整流回路に同極性で直列接続され且つ少な
くとも2つの交流入力点が有し且つ前記少なくと
も2つの交流入力点が前記少なくとも第1及び第
2の交流電源線に夫々接続された第2のブリツジ
型全波整流回路と、前記少なくとも第1及び第2
の交流電源線と前記第1のブリツジ型全波整流回
路の少なくとも2つの交流入力点との間に夫々接
続された夫々のコンデンサと、を有し、前記第1
のブリツジ型全波整流回路と前記第2のブリツジ
型全波整流回路との直列接続回路の両端に倍電圧
を得るように構成された倍電圧整流回路を含んで
いることを特徴とする直流電源装置に係わるもの
である。 To achieve the above object, the present invention includes a pair of DC power lines, a thyristor bridge circuit connected between the pair of DC power lines, and a gate signal of a series inverter type to the thyristor of the thyristor bridge circuit. at least first and second AC power lines derived from the thyristor bridge circuit; a current holding reactor connected to the current path of the thyristor of the thyristor bridge circuit; a first bridge-type full-wave rectifier circuit comprising four rectifying elements or controlled rectifying elements; and a first bridge-type full-wave rectifying circuit comprising at least four rectifying elements or controlled rectifying elements and connected in series with the first bridge-type full-wave rectifying circuit with the same polarity. a second bridge-type full-wave rectifier circuit connected to each other and having at least two AC input points, the at least two AC input points being connected to the at least first and second AC power lines, respectively; 1st and 2nd
and respective capacitors respectively connected between the AC power supply line of the first bridge type full-wave rectifier circuit and at least two AC input points of the first bridge type full-wave rectifier circuit,
A DC power supply comprising a voltage doubler rectifier circuit configured to obtain a voltage doubler at both ends of a series connection circuit of the bridge type full wave rectifier circuit and the second bridge type full wave rectifier circuit. It is related to equipment.
上記本発明によれば、倍電圧整流回路のコンデ
ンサがサイリスタブリツジ回路を直列型インバー
タ駆動するためのコンデンサとしても働く。また
トランスを使用しないで昇圧することが可能であ
る。従つて、直流の構成が簡略化され、小型化、
低コスト化が可能になる。 According to the present invention, the capacitor of the voltage doubler rectifier circuit also functions as a capacitor for driving the thyristor bridge circuit with a series inverter. It is also possible to boost the voltage without using a transformer. Therefore, the DC configuration is simplified, downsized,
Cost reduction becomes possible.
本願に係わる更に別の発明はコンデンサを介し
て接続されるブリツジ型全波整流回路を少なくと
も2段設けた倍電圧整流回路を含む直流電源装置
に係わるものである。 Yet another invention related to the present application relates to a DC power supply device including a voltage doubler rectifier circuit including at least two stages of bridge type full-wave rectifier circuits connected via a capacitor.
以下、図面を参照して本発明の実施例について
述べる。 Embodiments of the present invention will be described below with reference to the drawings.
本発明の実施例に係わるインバータと3相3倍
電圧整流回路とを含む直流電源装置を示す第2図
に於いては、直流電圧を供給するための一対の直
流電源線21,22に、6個のサイリスタS1〜S6
の3相ブリツジ接続から成るサイリスタブリツジ
回路23が接続され、このブリツジ回路23から
導出された第1、第2、及び第3の交流電源線
1,2,3が3相倍電圧整流回路に接続されてい
る。尚、第1、第2、及び第3の交流電源線1,
2,3には直列に第1、第2、及び第3の電流保
持用リアクトル24,25,26が接続されてい
る。 In FIG. 2 showing a DC power supply device including an inverter and a three-phase triple voltage rectifier circuit according to an embodiment of the present invention, a pair of DC power lines 21 and 22 for supplying DC voltage are connected to Thyristors S 1 ~ S 6
A thyristor bridge circuit 23 consisting of a three-phase bridge connection is connected, and the first, second, and third AC power lines 1, 2, and 3 derived from this bridge circuit 23 are connected to a three-phase voltage doubler rectifier circuit. It is connected. Note that the first, second, and third AC power lines 1,
2 and 3 are connected in series with first, second, and third current holding reactors 24, 25, and 26.
3相倍電圧整流回路を構成するために、第1、
第2、及び第3の交流電源線1,2,3に第1、
第2、第3、第4、第5、及び第6のコンデンサ
C1,C2,C3,C4,C5,C6が接続されている。ま
た第1、第2、第3、第4、第6の整流素子D1,
D2,D3,D4,D5,D6から成る第1の3相ブリツ
ジ型全波整流回路4と、第7、第8、第9、第
10、第11、及び第12の整流素子D7,D8,D9,
D10,D11,D12から成る第2の3相ブリツジ型全
波整流回路5と、第13、第14、第15、第16、第
17、及び第18の整流素子D13,D14,D15,D16,
D17,D18から成る第3の3相ブリツジ型全波整
流回路6とが設けられ、第1、第3及び第2の3
相ブリツジ型全波整流回路4,5,6の順に同極
性で直列接続即ち縦続接続されている。そして、
第1の3相ブリツジ型全波整流回路4の3つの交
流入力点A1,A2,A3と3相交流電源線1,2,
3の間に第1、第2、及び第3のコンデンサC1,
C2,C3が夫々接続され、第3の3相ブリツジ型
全波整流回路6の3つの交流入力点A7,A8,A9
と3相交流電源線1,2,3との間に第4、第
5、及び第6のコンデンサC4,C5,C6が接続さ
れている。また第2のブリツジ型全波整流回路5
の3つの交流入力点A4,A5,A6は直接に3相交
流電源線1,2,3に接続されている。第1の3
相ブリツジ型全波整流回路の一方(正)の直流出
力点P1は第1の直流出力端子7に接続され、そ
の他方(負)の直流出力点P2は、第2の3相ブ
リツジ型全波整流回路5の一方(正)の直流出力
点P3に接続されている。また第2の3相ブリツ
ジ型全波整流回路5の他方(負)の直流出力点
P4は、第3の3相ブリツジ型全波整流回路6の
一方(正)の直流出力点P5に接続され、第2の
3相ブリツジ型全波整流回路6の他方(負)の直
流出力点P6は第2の直流出力端子8に接続され
ている。またこの実施例では必要に応じて3倍電
圧とされない直流出力電圧が得られるように、第
2のブリツジ型全波整流回路5の両端に、第3及
び第4直流出力端子9,10が接続されている。 In order to configure a three-phase voltage doubler rectifier circuit, first,
The first and third AC power lines 1, 2, and 3
Second, third, fourth, fifth, and sixth capacitors
C 1 , C 2 , C 3 , C 4 , C 5 , and C 6 are connected. In addition, the first, second, third, fourth, and sixth rectifying elements D 1 ,
A first three-phase bridge type full-wave rectifier circuit 4 consisting of D 2 , D 3 , D 4 , D 5 , D 6 and a seventh, eighth, ninth, and
10, 11th, and 12th rectifying elements D 7 , D 8 , D 9 ,
A second three-phase bridge type full-wave rectifier circuit 5 consisting of D 10 , D 11 , D 12 and a 13th, 14th, 15th, 16th,
17, and the 18th rectifying element D 13 , D 14 , D 15 , D 16 ,
A third three-phase bridge type full-wave rectifier circuit 6 consisting of D 17 and D 18 is provided, and the first, third and second three-phase
Phase bridge type full-wave rectifier circuits 4, 5, and 6 are connected in series, ie, cascaded, with the same polarity in this order. and,
The three AC input points A 1 , A 2 , A 3 of the first three-phase bridge type full-wave rectifier circuit 4 and the three-phase AC power lines 1 , 2 ,
between the first, second, and third capacitors C 1 ,
C 2 and C 3 are connected, respectively, to three AC input points A 7 , A 8 , A 9 of the third three-phase bridge type full-wave rectifier circuit 6.
Fourth, fifth, and sixth capacitors C 4 , C 5 , and C 6 are connected between the three-phase AC power supply lines 1 , 2 , and 3 . In addition, a second bridge type full-wave rectifier circuit 5
The three AC input points A 4 , A 5 , and A 6 are directly connected to three-phase AC power lines 1 , 2 , and 3 . 1st 3
One (positive) DC output point P 1 of the phase bridge type full-wave rectifier circuit is connected to the first DC output terminal 7, and the other (negative) DC output point P 2 is connected to the second three-phase bridge type full-wave rectifier circuit. It is connected to one (positive) DC output point P3 of the full-wave rectifier circuit 5. Also, the other (negative) DC output point of the second three-phase bridge type full-wave rectifier circuit 5
P 4 is connected to one (positive) DC output point P 5 of the third three-phase bridge type full-wave rectifier circuit 6, and is connected to the other (negative) DC output point of the second three-phase bridge type full-wave rectifier circuit 6. The output point P 6 is connected to the second DC output terminal 8 . Further, in this embodiment, third and fourth DC output terminals 9 and 10 are connected to both ends of the second bridge type full-wave rectifier circuit 5 so that a DC output voltage that is not tripled as required is obtained. has been done.
上述の如く構成された装置で、一対の直流電源
線21,22を直流電源に接続し、周知のゲート
制御回路27から各サイリスタS1〜S6に第3図の
A〜Fで示すタイミングで3相直列型インバータ
駆動のためのゲート信号を付与すると、3倍電圧
整流回路に於けるコンデンサC1〜C6が直列型イ
ンバータ回路のコンデンサとして働き、第1、第
2、第3の交流電源線1,2,3に3相交流電圧
を得ることが出来る。即ち、第3図のt0時点でサ
イリスタS1,S4に、t1時点でサイリスタS1,S6
に、t2時点でサイリスタS2,S6に、t3時点でサイ
リスタS3,S2に、t4時点でサイリスタS5,S2に、
t5時点でサイリスタS5,S4に、t6時点でサイリス
タS1,S4にトリガパルスを付与すると、各サイリ
スタS1〜S6が実質的に2π/3の間隔で制御され、
3相交流が得られる。このインバータは強制転流
させずに、コンデンサC1〜C6の電流の消滅によ
り、自然転流させるものであるから、例えば、t0
時点でサイリスタS1とS4とにゲートパルスが与え
られ、t1時点でサイリスタS1とS6とにゲートパル
スが与えられると、サイリスタS1には第3図Gに
示すような電流i1が流れる。尚、この電流はコン
デンサの大きさによつて変化する。従つて、コン
デンサC1〜C6の容量は、ここに流れる電流が
π/3期間内で零又はサイリスタの保持電流以下
になるように決定されている。 In the device configured as described above, a pair of DC power supply lines 21 and 22 are connected to a DC power supply, and a well-known gate control circuit 27 connects each thyristor S 1 to S 6 at the timings shown by A to F in FIG. 3. When a gate signal for driving a three-phase series inverter is applied, capacitors C 1 to C 6 in the triple voltage rectifier circuit act as capacitors for the series inverter circuit, and the first, second, and third AC power supplies Three-phase AC voltage can be obtained on lines 1, 2, and 3. That is, the thyristors S 1 and S 4 are connected at the time t 0 in FIG. 3, and the thyristors S 1 and S 6 are connected at the time t 1 in FIG.
At t 2 , thyristors S 2 and S 6 , at t 3 , thyristors S 3 and S 2 , and at t 4 , thyristors S 5 and S 2 ,
When a trigger pulse is applied to thyristors S 5 and S 4 at time t 5 and to thyristors S 1 and S 4 at time t 6 , each thyristor S 1 to S 6 is substantially controlled at an interval of 2π/3,
Three-phase alternating current can be obtained. This inverter does not perform forced commutation, but allows natural commutation by eliminating the current in capacitors C 1 to C 6 , so for example, t 0
When a gate pulse is applied to thyristors S 1 and S 4 at time t 1 and a gate pulse is applied to thyristors S 1 and S 6 at time t 1 , thyristor S 1 receives a current i as shown in FIG. 3G. 1 flows. Note that this current varies depending on the size of the capacitor. Therefore, the capacitances of the capacitors C 1 to C 6 are determined so that the current flowing therein becomes zero or less than the holding current of the thyristor within the π/3 period.
サイリスタS1とS4がオンになつている期間の電
流経路として、サイリスタS1、リアクトル24、
コンデンサC1、整流素子D1、出力端子7、負荷
(図示せず)、出力端子8、整流素子D16、コンデ
ンサC5、リアクトル25、サイリスタS4から成
る回路が形成されると共に、サイリスタS1、リア
クトル24、コンデンサC4、整流素子D13、整流
素子D10、サイリスタ25、サイリスタS4から成
る回路が形成される。従つて、第2図に於ける直
列型インバータ回路部分の等価回路は第4図とな
る。但し、CA、CB,CCはコンデンサC1〜C6に等
価なコンデンサ、LA、LB、LCはリアクトル24,
25,26に等価なリアクトル、RA、RB、RCは
整流素子D1〜D18及び負荷に等価な抵抗である。
このため、第2図でコンデンサC1〜C6の容量を
夫々等しく設定し、且つリアクトル24〜26の
インダクタンス値を夫々等しく設定することが望
ましい。 The current path during the period when thyristors S 1 and S 4 are on is thyristor S 1 , reactor 24 ,
A circuit consisting of a capacitor C 1 , a rectifier D 1 , an output terminal 7, a load (not shown), an output terminal 8, a rectifier D 16 , a capacitor C 5 , a reactor 25, and a thyristor S 4 is formed, and the thyristor S 1 , reactor 24, capacitor C 4 , rectifying element D 13 , rectifying element D 10 , thyristor 25, and thyristor S 4 are formed. Therefore, the equivalent circuit of the series type inverter circuit portion in FIG. 2 is shown in FIG. 4. However, C A , C B , and C C are capacitors equivalent to capacitors C 1 to C 6 , and L A , L B , and L C are reactors 24,
25 and 26, and R A , R B , and R C are resistances equivalent to the rectifying elements D 1 to D 18 and the load.
For this reason, it is desirable to set the capacitances of capacitors C 1 to C 6 to be equal in FIG. 2, and to set the inductance values of reactors 24 to 26 to be equal to each other.
サイリスタブリツジ回路23のサイリスタS1〜
S6を直列型インバータ方式で駆動し、3相3倍電
圧整流回路に各線間の最大電位差がEボルトとな
る3相交流を供給すると、第1の直流出力端子7
に+3/2Eボルト、第2の直流出力端子8に−3/2
Eボルトが発生し、第1及び第2の直流出力端子
7,8の間に3Eボルトの電圧(3倍圧)が得ら
れる。また第1の直流出力端子7と第4の直流出
力端子10との間には2Eボルトの電圧(倍電圧)
が得られる。次に、これを詳細に説明する。今、
第1の交流電源線1が第2の交流電源線2よりも
Eボルトだけ電圧が高い時点であるとすれば、第
1の交流電源線1、第7の整流素子D7、第4の
整流素子D4、第2のコンデンサC2、及び第2の
交流電源線2から成る回路で第2のコンデンサ
C2がEボルトに充電され、また第1の交流電源
線1、第4のコンデンサC4、第13の整流素子
D13、第10の整流素子D10、及び第2の交流電源
線2から成る回路で、第4のコンデンサC4がE
ボルトに充電される。このような動作は他の相に
於いても同様に生じ、残りのコンデンサC1,C3,
C5,C6も同様にEボルトに充電される。 Thyristor S 1 of thyristor bridge circuit 23 ~
When S 6 is driven by a series inverter method and three-phase AC is supplied to the three-phase triple voltage rectifier circuit with a maximum potential difference of E volts between each line, the first DC output terminal 7
+3/2 E volts to 2nd DC output terminal 8, -3/2 to 2nd DC output terminal 8
E volts are generated, and a voltage of 3E volts (three times the voltage) is obtained between the first and second DC output terminals 7 and 8. Further, a voltage of 2E volts (voltage doubler) is applied between the first DC output terminal 7 and the fourth DC output terminal 10.
is obtained. Next, this will be explained in detail. now,
If the voltage of the first AC power line 1 is higher than that of the second AC power line 2 by E volts, then the first AC power line 1, the seventh rectifier D 7 , and the fourth rectifier A circuit consisting of an element D 4 , a second capacitor C 2 , and a second AC power line 2.
C 2 is charged to E volts, and the first AC power supply line 1, the fourth capacitor C 4 and the thirteenth rectifier
D 13 , a tenth rectifying element D 10 , and a second AC power line 2, the fourth capacitor C 4 is E
Volt is charged. This kind of operation occurs in other phases as well, and the remaining capacitors C 1 , C 3 ,
C 5 and C 6 are similarly charged to E volts.
コンデンサC1〜C6の充電が完了すれば、第1
及び第2の出力端子7,8に於ける電圧を示す等
価回路は第5図となり、例えば第1の交流電源線
1の電位が第2交流電源線2の電位よりもEボル
ト高いとすれば、第1の交流電源線1、第1のコ
ンデンサC1、第1の整流素子D1、第1の直流出
力端子7、第2の直流出力端子8、第16の整流素
子D16、第5のコンデンサC5、第2の交流電源線
2から成る回路が形成され、直流出力端子7,8
間には電源電圧のEボルトと第1のコンデンサ
C1の充電電圧のEボルトと第5のコンデンサC5
の充電電圧のEボルトとの和の電圧3Eが生じ
る。またこの時点で、第7の整流素子D7、第4
の整流素子D4、第2のコンデンサC2から成る回
路が形成されるので、第2のコンデンサC2の電
圧が低下している場合には、これがEボルトに充
電される。また第4のコンデンサC4、第13の整
流素子D13、第10の整流素子D10の回路で第4の
コンデンサC4もEボルトに充電される。 Once charging of capacitors C 1 to C 6 is completed, the first
The equivalent circuit showing the voltages at the second output terminals 7 and 8 is shown in FIG. 5. For example, if the potential of the first AC power line 1 is E volt higher than the potential of the second AC power line 2, , first AC power supply line 1, first capacitor C 1 , first rectifier D 1 , first DC output terminal 7, second DC output terminal 8, sixteenth rectifier D 16 , fifth rectifier A circuit is formed consisting of the capacitor C 5 and the second AC power supply line 2, and the DC output terminals 7 and 8
Between the power supply voltage E volts and the first capacitor
E volts of charging voltage of C 1 and fifth capacitor C 5
A voltage 3E is generated which is the sum of the charging voltage and E volts. Also, at this point, the seventh rectifier D 7 and the fourth
Since a circuit is formed consisting of the rectifying element D 4 and the second capacitor C 2 , if the voltage of the second capacitor C 2 is low, it is charged to E volts. Further, the fourth capacitor C 4 is also charged to E volts in the circuit including the fourth capacitor C 4 , the 13th rectifier D 13 , and the 10th rectifier D 10 .
従つて、第1の交流電源線1の電圧が第2の交
流電源線2の電圧より高い時点に、出力端子7,
8間に接続された平滑用コンデンサ(図示せず)
及び負荷(図示せず)に電流が流れて、第1のコ
ンデンサC1、及び第5のコンデンサC5の充電電
圧が低下しても、第2の交流電源線2の電圧が第
1の交流電源線1の電圧よりもEボルト高く成る
時点で再びEボルトに充電される。 Therefore, at the point in time when the voltage of the first AC power line 1 is higher than the voltage of the second AC power line 2, the output terminals 7,
Smoothing capacitor connected between 8 (not shown)
Even if a current flows through the load (not shown) and the charging voltage of the first capacitor C 1 and the fifth capacitor C 5 decreases, the voltage of the second AC power line 2 remains the same as that of the first AC power line 2. When the voltage becomes E volts higher than the voltage of the power supply line 1, it is charged again to E volts.
各相が上述の如く動作するので、第6図に示す
ような3相全波整流出力電圧が出力端子7,8間
に得られ、この直流出力電圧の最大値は3Eボル
トとなる。また第1直流出力端子7と第4の直流
出力端子10との間の電圧は、例えば第1の交流
電源線1、第1のコンデンサC1、第1の整流素
子D1、第1の直流出力端子7、第4の直流出力
端子10、第10の整流素子D10、第2の交流電源
線2から成る回路で2Eボルトが生じる。 Since each phase operates as described above, a three-phase full-wave rectified output voltage as shown in FIG. 6 is obtained between output terminals 7 and 8, and the maximum value of this DC output voltage is 3E volts. Further, the voltage between the first DC output terminal 7 and the fourth DC output terminal 10 is, for example, the first AC power supply line 1, the first capacitor C 1 , the first rectifying element D 1 , the first DC 2E volts are generated in the circuit consisting of the output terminal 7, the fourth DC output terminal 10, the tenth rectifying element D10 , and the second AC power line 2.
上述から明らかなように、本実施例によれば、
直列型インバータのためにコンデンサを特別に設
けずに、倍電圧整流回路のコンデンサC1〜C6を
直列型インバータのコンデンサとして使用するの
で、装置の構成を簡略化することが可能になり、
少型化及び低コスト化が可能になる。 As is clear from the above, according to this example,
Since capacitors C 1 to C 6 of the voltage doubler rectifier circuit are used as capacitors for the series inverter without providing a special capacitor for the series inverter, the configuration of the device can be simplified.
It becomes possible to reduce the size and cost.
またインバータの出力トランス及び整流回路の
入力トランスを設けないで高い電圧を得ることが
可能になるので、これによつても、小型化及び低
コスト化が可能になる。 Further, since it is possible to obtain a high voltage without providing an output transformer of the inverter and an input transformer of the rectifier circuit, it is also possible to reduce the size and cost.
また3相全波整流によつてn倍電圧が得られる
ので、出力電圧のリツプルが小さくなり、出力端
子7,8間に平滑用コンデンサを接続しない場合
であつても、平滑性の良い出力電圧を得ることが
出来る。また平滑回路を設ける場合には、平滑回
路のコンデンサ等を小さくすることが出来る。 In addition, since an n-fold voltage is obtained by three-phase full-wave rectification, the ripple in the output voltage is reduced, and even when a smoothing capacitor is not connected between output terminals 7 and 8, the output voltage has good smoothness. can be obtained. Furthermore, when a smoothing circuit is provided, the capacitors and the like of the smoothing circuit can be made smaller.
また静電容量の大きい電解コンデンサを使用す
ることが可能になり、大容量(電力用)のn倍電
圧回路を作ることが容易になる。 Furthermore, it becomes possible to use an electrolytic capacitor with a large capacitance, and it becomes easy to create a large-capacity (for power) n-fold voltage circuit.
次に、本発明の別の実施例を示す第7図〜第1
0図について述べる。但し、これ等の図面に於い
て、第2図〜第6図と実質的に同じ部分には、同
一の符号を付してその説明を省略する。また交流
電源線1〜3の前段の部分は第2図のブリツジ回
路23及びリアクトル24〜26から成る回路と
同一であるので、図示及びその説明を省略し、倍
電圧整流回路部分についてのみ説明する。 Next, FIGS. 7 to 1 show another embodiment of the present invention.
Let's talk about Figure 0. However, in these drawings, portions that are substantially the same as those in FIGS. 2 to 6 are designated by the same reference numerals, and description thereof will be omitted. Also, since the front stage part of the AC power supply lines 1 to 3 is the same as the circuit consisting of the bridge circuit 23 and reactors 24 to 26 in FIG. 2, illustration and explanation thereof will be omitted, and only the voltage doubler rectifier circuit part will be explained. .
第7図に示す別の実施例の3倍電圧整流回路で
は、出力電圧を制御するために、第2図の無制御
整流素子D1〜D6の代りに制御整流素子即ちサイ
リスタT1〜T6が接続され、また整流素子D13〜
D18の代りにサイリスタT13〜T18が接続されてい
る。また第1の3相ブリツジ型全波整流回路4の
負側の出力点P2と、第2の3相ブリツジ型全波
整流回路5の正側の出力点P3との間に第1の平
滑リアクトルL1が接続され、同様に直流出力点
P4と直流出力点P5との間に平滑リアクトルL2が
接続されている。また第1〜第6のコンデンサ
C1〜C6に両極性のコンデンサが使用されている。 In the triple voltage rectifier circuit of another embodiment shown in FIG. 7, controlled rectifiers, ie, thyristors T1 to T, are used instead of the uncontrolled rectifiers D1 to D6 of FIG . 2 to control the output voltage. 6 is connected, and the rectifying element D 13 ~
Thyristors T13 to T18 are connected instead of D18 . Further, a first 3-phase bridge type full-wave rectifier circuit 5 is connected between the negative side output point P 2 of the first 3-phase bridge type full-wave rectifier circuit 4 and the positive side output point P 3 of the second 3-phase bridge type full-wave rectifier circuit 5. A smoothing reactor L 1 is connected, as well as a DC output point
A smoothing reactor L2 is connected between P4 and the DC output point P5 . Also, the first to sixth capacitors
Bipolar capacitors are used for C 1 to C 6 .
このように構成された回路で、第1のブリツジ
型全波整流回路4を制御角α1で制御した時のこの
両端子間の電圧をEα1、第3のブリツジ型全波整
流回路6を制御角α2で制御した時のこの両端子間
の電圧をEα2、第2図に示すようにダイオード即
と無制御整流素子D1〜D12で構成した時の夫々の
全波整流回路4,5の出力電圧をEd0とすれば、
第7図の出力端子7,8間に
Ed0cosα1+Ed0+Ed0coα2
の電圧が得られる。 In the circuit configured as described above, when the first bridge type full-wave rectifier circuit 4 is controlled at the control angle α 1 , the voltage between both terminals is Eα 1 , and the voltage between the third bridge type full-wave rectifier circuit 6 is Eα 1 . The voltage between these two terminals when controlled by the control angle α 2 is Eα 2 , and the full-wave rectifier circuit 4 when configured with diodes and uncontrolled rectifiers D 1 to D 12 as shown in FIG. , 5, if the output voltage is Ed 0 , then
A voltage of Ed 0 cosα 1 +Ed 0 +Ed 0 coα 2 is obtained between the output terminals 7 and 8 in FIG.
また第7図の回路でサイリスタT1,T3,T5を
制御角α1で制御し、サイリスタT2,T4,T6を制
御角α2で制御し、サイリスタT13,T15,T17を制
御角α3で制御し、サイリスタT14,T16,T18を制
御角α4で制御した場合には、
Ed0/2cosα1+Ed0/2cosα2+Ed0+Ed0/2cosα3+
Ed0/2cosα4
の出力電圧が得られる。尚第7図の整流素子D7
〜D12をサイリスタとすることも勿論可能であ
る。またリアクトルL1,L2を第2図のリアクト
ル24,25,26として利用し、リアクトル2
4〜26を省いてもよい。 Further, in the circuit shown in FIG. 7, thyristors T 1 , T 3 , T 5 are controlled with a control angle α 1 , thyristors T 2 , T 4 , T 6 are controlled with a control angle α 2 , and thyristors T 13 , T 15 , When T 17 is controlled with a control angle α 3 and thyristors T 14 , T 16 , and T 18 are controlled with a control angle α 4 , Ed 0 /2cosα 1 + Ed 0 /2cosα 2 + Ed 0 + Ed 0 /2cosα 3 +
An output voltage of Ed 0 /2cosα 4 is obtained. In addition, the rectifying element D 7 in Fig. 7
It is of course possible to use ~ D12 as a thyristor. In addition, reactors L 1 and L 2 are used as reactors 24, 25, and 26 in Fig. 2, and reactor 2
4 to 26 may be omitted.
第8図は更に別の実施例の3相倍電圧整流回路
を示すものである。この実施例では3相交流電源
線1,2,3に流れる入力電流の波形を正弦波に
近づけるために、第1のブリツジ型全波整流回路
4と第2のブリツジ型全波整流回路5との間に第
1の平滑リアクトルL1が接続され、また第2の
ブリツジ型全波整流回路5と第3のブリツジ型全
波整流回路6との間に第2の平滑リアクトルL2
が接続され、更に直流出力点P1と出力端子7と
の間に第3の平滑リアクトルL3が接続されてい
る。従つて、この実施例では第2図に示したリア
クトル24,25,26を省略することが可能に
なり、リアクトルL1,L2,L3がリアクトル24
〜26の働きをなす。 FIG. 8 shows a three-phase voltage doubler rectifier circuit according to yet another embodiment. In this embodiment, in order to bring the waveform of the input current flowing through the three-phase AC power lines 1, 2, and 3 closer to a sine wave, a first bridge-type full-wave rectifier circuit 4 and a second bridge-type full-wave rectifier circuit 5 are used. A first smoothing reactor L 1 is connected between them, and a second smoothing reactor L 2 is connected between the second bridge type full wave rectifier circuit 5 and the third bridge type full wave rectifier circuit 6 .
A third smoothing reactor L 3 is connected between the DC output point P 1 and the output terminal 7. Therefore, in this embodiment, the reactors 24, 25, and 26 shown in FIG. 2 can be omitted, and the reactors L 1 , L 2 , and L 3 are
- Performs 26 functions.
第9図は更に別の実施例に係わる5段構成の3
相全波5倍電圧整流回路を示すものである。この
実施例では第2図の回路に、更に、第4及び第5
のブリツジ型全波整流回路12,13が縦続接続
されている。即ち5つの整流回路4,5,6,1
2,13が縦続接続されて5段構成となつてい
る。第4のブリツジ型全波整流回路12は6個の
整流素子D19〜D24から成り、その各交流入力点
A11,A12,A13と、この下段の整流回路4の各交
流入力点A1,A2,A3との間に第7、第8、及び
第9のコンデンサC7,C8,C9が夫々接続され、
この正の直流出力点P11は出力端子14に接続さ
れ、この負の直流出力点P12は下段の直流出力点
P1に接続されている。また第5のブリツジ型全
波整流回路13は6個の整流素子D25〜D30から
成り、その各交流入力点A14,A15,A16と、この
上段の整流回路6の各交流入力点A7,A8,A9と
の間に第10、第11、及び第12のコンデンサC10,
C11,C12が夫々接続され、この正の直流出力点
P13は上段の整流回路6の直流出力点P6に接続さ
れ、この負の直流出力点P14は直流出力端子15
に接続されている。 FIG. 9 shows a three-stage configuration of five stages according to yet another embodiment.
This figure shows a phase full-wave quintuple voltage rectifier circuit. In this embodiment, in addition to the circuit shown in FIG.
Bridge type full-wave rectifier circuits 12 and 13 are connected in cascade. That is, five rectifier circuits 4, 5, 6, 1
2 and 13 are connected in cascade to form a five-stage configuration. The fourth bridge-type full-wave rectifier circuit 12 consists of six rectifying elements D19 to D24 , each of which has an AC input point.
Seventh , eighth , and ninth capacitors C 7 , C 8 , C 9 are connected respectively,
This positive DC output point P 11 is connected to the output terminal 14, and this negative DC output point P 12 is connected to the lower DC output point
Connected to P1 . Further, the fifth bridge type full-wave rectifier circuit 13 consists of six rectifier elements D 25 to D 30 , and each AC input point A 14 , A 15 , A 16 and each AC input point of the upper rectifier circuit 6 10th, 11th, and 12th capacitors C 10 between points A 7 , A 8 , and A 9 ,
C 11 and C 12 are connected respectively, and this positive DC output point
P13 is connected to the DC output point P6 of the upper rectifier circuit 6, and this negative DC output point P14 is connected to the DC output terminal 15.
It is connected to the.
このように構成された回路であつても、端子
7,8間には、第2図と同様な電圧が得られる。
即ち、出力端子7と中性点との間の電圧E70は、
第10図に示すように変化する。尚この電圧E70
は、Eに交流電源の各相電圧ea,eb,ecの最大の
ものを加えた値となる。一方、交流電源線1,
2,3の各相電圧ea,eb,ecは、第10図に示す
ように変化しているので、出力端子7の電位と交
流電源線1,2,3の電位との間に、第10図で
E7eで示すような電位差が生じ、これがコンデン
サC7〜C9とコンデンサC1〜C3との直列回路の両
端に印加される。そして、コンデンサC1〜C3は
Eボルトに充電され、コンデンサC7〜C9もEボ
ルトに充電され、例えばコンデンサC1とコンデ
ンサC2との直列回路の両端間の電圧は2Eとなる。
従つて、例えば第1の交流電源線1の電位が第2
の交流電源線2の電位よりもEボルト高い時に
は、出力端子14,15間に電源による電圧Eと
コンデンサC1,C7による電圧2Eとコンデンサ
C11,C5の電圧2Eとの和の電圧5Eが現われる。
そして、この5Eの電圧は3相全波整流出力であ
るので、リツプルが少ない。第11図は本発明の
更に別の実施例に係わる倍電圧整流回路を示すも
のである。この回路は、第2図の倍電圧整流回路
に於ける第2のブリツジ型全波整流回路5を省い
た構成になつている。従つて、この回路に於ける
第2のブリツジ型全波整流回路6は、第2図の第
3のブリツジ型全波整流回路6に対応している。
この倍電圧整流回路も第5図と同様な等価回路と
なり、各コンデンサC1〜C6には1/2Eの電圧が充
電され、2Eの出力電圧が得られる。また、イン
バータを含めた全体の等価回路も第4図と同一に
なる。従つて、第2図の回路と全く同一の効果が
得られる。尚、第7図、第8図、第9図に於ける
第2のブリツジ型全波整流回路5を省略した回路
構成としても全く同様な効果が得られる。 Even with the circuit configured in this manner, a voltage similar to that shown in FIG. 2 can be obtained between the terminals 7 and 8.
That is, the voltage E 70 between the output terminal 7 and the neutral point is:
It changes as shown in FIG. Furthermore, this voltage E 70
is the value obtained by adding the maximum of each phase voltage e a , e b , e c of the AC power supply to E. On the other hand, AC power line 1,
Since each phase voltage e a , e b , e c of 2 and 3 changes as shown in FIG. , in Fig. 10
A potential difference as shown by E 7e is created, which is applied across the series circuit of capacitors C 7 -C 9 and capacitors C 1 -C 3 . Then, the capacitors C 1 to C 3 are charged to E volts, and the capacitors C 7 to C 9 are also charged to E volts. For example, the voltage across the series circuit of capacitor C 1 and capacitor C 2 becomes 2E.
Therefore, for example, the potential of the first AC power line 1 is
When the potential of the AC power line 2 is E volt higher than the potential of the AC power line 2, the voltage E from the power supply, the voltage 2E from the capacitors C 1 and C 7 , and the capacitor are connected between the output terminals 14 and 15.
A voltage 5E which is the sum of the voltage 2E of C 11 and C 5 appears.
Since the voltage of this 5E is a three-phase full-wave rectified output, ripples are small. FIG. 11 shows a voltage doubler rectifier circuit according to yet another embodiment of the present invention. This circuit has a configuration in which the second bridge type full-wave rectifier circuit 5 in the voltage doubler rectifier circuit of FIG. 2 is omitted. Therefore, the second bridge-type full-wave rectifier circuit 6 in this circuit corresponds to the third bridge-type full-wave rectifier circuit 6 in FIG.
This voltage doubler rectifier circuit is also an equivalent circuit similar to that shown in FIG. 5, and each capacitor C 1 to C 6 is charged with a voltage of 1/2E, and an output voltage of 2E is obtained. Further, the entire equivalent circuit including the inverter is the same as that in FIG. 4. Therefore, exactly the same effect as the circuit shown in FIG. 2 can be obtained. It should be noted that the same effect can be obtained even if the circuit configuration shown in FIGS. 7, 8, and 9 is omitted from the second bridge type full-wave rectifier circuit 5.
以上、本発明の種々の実施例について述べた
が、本発明はこれ等に限定されるものではなく、
更に変形可能なものである。例えば、全波整流回
路4,5,6,12,13に更に、縦続させて全
波整流回路を接続し、且つコンデンサを同様に接
続し、5倍以上のn倍圧整流回路としてもよい。
また第2図で第3のブリツジ型全波整流回路6を
省いて、第1と第2のブリツジ型全波整流回路
4,5のみを設けて2倍電圧整流回路としてもよ
い。また3相以外のn倍電圧整流装置も勿論構成
可能である。また第2図の整流素子D1,D2,D3,
D14,D16,D18をサイリスタに置き換えた回路構
成としてもよい。また第9図の整流素子D1〜D6,
D13〜D30の代りにサイリスタを接続し、且つ各
段の間に平滑リアクトルを接続してもよい。 Although various embodiments of the present invention have been described above, the present invention is not limited to these.
It is also deformable. For example, a full-wave rectifier circuit may be further connected in cascade to the full-wave rectifier circuits 4, 5, 6, 12, and 13, and a capacitor may be connected in the same manner to form an n-fold voltage rectifier circuit of 5 times or more.
Further, in FIG. 2, the third bridge type full wave rectifier circuit 6 may be omitted and only the first and second bridge type full wave rectifier circuits 4 and 5 may be provided to form a double voltage rectifier circuit. Furthermore, it is of course possible to configure an n-fold voltage rectifier other than the three-phase one. In addition, the rectifying elements D 1 , D 2 , D 3 ,
A circuit configuration may be adopted in which D 14 , D 16 , and D 18 are replaced with thyristors. In addition, the rectifying elements D 1 to D 6 in FIG.
A thyristor may be connected in place of D13 to D30 , and a smoothing reactor may be connected between each stage.
第1図は従来の直流電圧供給装置を示すブロツ
ク図、第2図は本発明の実施例の3倍電圧整流装
置を示す回路図、第3図は第2図のゲート制御回
路の出力及びサイリスタの電流を示す波形図、第
4図は第2図の直列型インバータ部分の等価回路
図、第5図は第2図の出力端子7,8間の電圧を
示すための等価回路、第6図は第2図の回路の出
力電圧を示す波形図、第7図は別の実施例に係わ
る3倍電圧整流回路を示す回路図、第8図及び第
9図は更に別の実施例に係わる3相倍電圧整流回
路を示す回路図、第10図は第9図の回路の動作
を説明する波形図である。第11図は第2図の倍
電圧整流回路の変形例を示す回路図である。
尚図面に用いられている符号に於いて、1は第
1の交流電源線、2は第2の交流電源線、3は第
3の交流電源線、4は第1の3相ブリツジ型全波
整流回路、5は第2の3相ブリツジ型全波整流回
路、6は第3の3相ブリツジ型全波整流回路、7
は第1の直流出力端子、8は第2の直流出力端
子、9は第3の直流出力端子、10は第4の直流
出力端子、21,22は直流電源線、23はサイ
リスタブリツジ回路、24〜26はリアクトル、
27はゲート制御回路、C1〜C6はコンデンサ、
D1〜D18は整流素子、P1〜P6は直流出力点、A1〜
A9は交流入力点である。
Fig. 1 is a block diagram showing a conventional DC voltage supply device, Fig. 2 is a circuit diagram showing a triple voltage rectifier according to an embodiment of the present invention, and Fig. 3 shows the output of the gate control circuit and thyristor of Fig. 2. 4 is an equivalent circuit diagram of the series type inverter part of FIG. 2, FIG. 5 is an equivalent circuit diagram showing the voltage between output terminals 7 and 8 of FIG. 2, and FIG. 6 is a waveform diagram showing the current of FIG. is a waveform diagram showing the output voltage of the circuit of FIG. 2, FIG. 7 is a circuit diagram showing a triple voltage rectifier circuit according to another embodiment, and FIGS. A circuit diagram showing a phase voltage doubler rectifier circuit, and FIG. 10 is a waveform diagram explaining the operation of the circuit of FIG. 9. FIG. 11 is a circuit diagram showing a modification of the voltage doubler rectifier circuit shown in FIG. 2. In the symbols used in the drawings, 1 is the first AC power line, 2 is the second AC power line, 3 is the third AC power line, and 4 is the first three-phase bridge type full wave. Rectifier circuit, 5 is a second three-phase bridge type full-wave rectifier circuit, 6 is a third three-phase bridge type full-wave rectifier circuit, 7
is a first DC output terminal, 8 is a second DC output terminal, 9 is a third DC output terminal, 10 is a fourth DC output terminal, 21 and 22 are DC power lines, 23 is a thyristor bridge circuit, 24 to 26 are reactors,
27 is a gate control circuit, C 1 to C 6 are capacitors,
D 1 to D 18 are rectifying elements, P 1 to P 6 are DC output points, A 1 to
A9 is the AC input point.
Claims (1)
タブリツジ回路と、 前記サイリスタブリツジ回路のサイリスタに直
列型インバータ方式のゲート信号を供給するゲー
ト制御回路と、 前記サイリスタブリツジ回路から導出された少
なくとも第1及び第2の交流電源線と、 前記サイリスタブリツジ回路のサイリスタの電
流経路に接続された電流保持用リアクトルと、 少なくとも4個の整流素子又は制御整流素子か
ら成る第1のブリツジ型全波整流回路と、 少なくとも4個の整流素子又は制御製流素子か
ら成り且つ前記第1のブリツジ型全波整流回路に
同極性で直列接続され且つ少なくとも2つの交流
入力点を有し且つ前期少なくとも2つの交流入力
点が前記少なくとも第1及び第2の交流電源線に
夫々接続された第2のブリツジ型全波整流回路
と、 前記少なくとも第1及び第2の交流電源線と前
記第1のブリツジ型全波整流回路の少なくとも2
つの交流入力点との間に夫々接続された夫々のコ
ンデンサと、 を有し、前記第1のブリツジ型全波整流回路と前
記第2のブリツジ型全波整流回路との直列接続回
路の両端に倍電圧を得るように構成された倍電圧
整流回路を含んでいることを特徴とする直流電源
装置。 2 前記リアクトルは前記第1及び第2の交流電
源線に直烈に接続されたリアクトルである特許請
求の範囲第1項記載の直流電源装置。 3 一対の直流電源線と、 前記一対の直流電源線間に接続されたサイリス
タブリツジ回路と、 前記サイリスタブリツジ回路のサイリスタに直
列型インバータ方式のゲート信号を供給するゲー
ト制御回路と、 前記サイリスタブリツジ回路から導出された少
なくとも第1及び第2の交流電源線と、 前記サイリスタブリツジ回路のサイリスタの電
流経路に接続された電源保持用リアクトルと、 少なくとも4個の整流素子又は制御整流素子か
ら成る第1のブリツジ型全波整流回路と、 少なくとも4個の整流素子又は制御整流素子か
ら成り且つ前記第1のブリツジ型全波整流回路に
同一極性で直列接続された第2のブリツジ型全波
整流回路と、 少なくとも前記第1及び第2の交流電源線と前
記第1のブリツジ型全波整流回路の夫々の交流入
力点との間に夫々接続された夫々のコンデンサ
と、 少なくとも前記第1及び第2の交流電源線と前
記第2のブリツジ型全波整流回路の夫々の交流入
力点との間に夫々接続された夫々のコンデンサ
と、を有し、前記第1のブリツジ型全波整流回路
と前記第2のブリツジ型全波整流回路との直列接
続回路の両端に倍電圧を得るように構成された倍
電圧整流回路を含んでいることを特徴とする直流
電源装置。[Claims] 1: a pair of DC power lines; a thyristor bridge circuit connected between the pair of DC power lines; and a gate that supplies a series inverter type gate signal to the thyristor of the thyristor bridge circuit. a control circuit; at least first and second AC power lines derived from the thyristor bridge circuit; a current holding reactor connected to the current path of the thyristor of the thyristor bridge circuit; and at least four rectifiers. a first bridge-type full-wave rectifier circuit consisting of an element or a controlled rectifying element; and a first bridge-type full-wave rectifier circuit consisting of at least four rectifying elements or controlled rectifying elements and connected in series with the first bridge-type full-wave rectifier circuit with the same polarity; a second bridge-type full-wave rectifier circuit having at least two AC input points, the at least two AC input points being connected to the at least first and second AC power lines, respectively; at least two of the second AC power supply line and the first bridge type full-wave rectifier circuit;
each capacitor connected between the two AC input points, and connected to both ends of the series connection circuit of the first bridge type full wave rectifier circuit and the second bridge type full wave rectifier circuit. A DC power supply device comprising a voltage doubler rectifier circuit configured to obtain a voltage doubler. 2. The DC power supply device according to claim 1, wherein the reactor is a reactor directly connected to the first and second AC power lines. 3 a pair of DC power lines, a thyristor bridge circuit connected between the pair of DC power lines, a gate control circuit that supplies a series inverter type gate signal to the thyristor of the thyristor bridge circuit, and the thyristor. At least first and second AC power lines derived from the bridge circuit, a power supply holding reactor connected to the current path of the thyristor of the thyristor bridge circuit, and at least four rectifying elements or controlled rectifying elements. a first bridge-type full-wave rectifier circuit consisting of a first bridge-type full-wave rectifier circuit; and a second bridge-type full-wave rectifier circuit comprising at least four rectifier elements or controlled rectifier elements and connected in series with the first bridge-type full-wave rectifier circuit with the same polarity. a rectifier circuit; respective capacitors respectively connected between at least the first and second AC power lines and respective AC input points of the first bridge type full-wave rectifier circuit; each capacitor connected between a second AC power supply line and each AC input point of the second bridge type full wave rectifier circuit, the first bridge type full wave rectifier circuit A DC power supply device comprising a voltage doubler rectifier circuit configured to obtain a voltage doubler at both ends of a series connection circuit of the second bridge-type full-wave rectifier circuit and the second bridge type full-wave rectifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098812A JPS583569A (en) | 1981-06-25 | 1981-06-25 | Dc power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098812A JPS583569A (en) | 1981-06-25 | 1981-06-25 | Dc power source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583569A JPS583569A (en) | 1983-01-10 |
| JPS644431B2 true JPS644431B2 (en) | 1989-01-25 |
Family
ID=14229734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098812A Granted JPS583569A (en) | 1981-06-25 | 1981-06-25 | Dc power source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583569A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4411785Y1 (en) * | 1966-04-08 | 1969-05-16 | ||
| JPS4939916U (en) * | 1972-07-11 | 1974-04-08 |
-
1981
- 1981-06-25 JP JP56098812A patent/JPS583569A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583569A (en) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038152A (en) | Active rectifier utilizing a fixed switching pattern | |
| EP0554903B1 (en) | Snubber energy recovery circuit for protecting switching devices from voltage and current | |
| JPH01283063A (en) | Power unit by pwm control | |
| JPS6353788B2 (en) | ||
| JPH0884476A (en) | Multiplexing rectifier | |
| JP2821181B2 (en) | Inverter device | |
| JPS644431B2 (en) | ||
| JP3399288B2 (en) | Thyristor converter | |
| JP3316858B2 (en) | Constant voltage / constant frequency power supply | |
| JP2001145357A (en) | Ac-dc converter | |
| JP3063413B2 (en) | Converter circuit | |
| JPH08126322A (en) | Dc power supply | |
| JPS6311869B2 (en) | ||
| JPH03277180A (en) | Voltage type inverter | |
| JP2858520B2 (en) | Power factor improving smoothing circuit | |
| JP3381590B2 (en) | Thyristor converter | |
| Divan et al. | Synchronous chopper for improved performance converters | |
| JP2925439B2 (en) | Three-phase control rectification | |
| JP2728682B2 (en) | Uninterruptible power supply for computer | |
| JP2734758B2 (en) | DC power supply | |
| JP3240631B2 (en) | Constant voltage / constant frequency power supply | |
| JPH0644316Y2 (en) | Power supply | |
| Saito et al. | Polyphase Rectifier with Constant-Energy Modulation Technique | |
| KR20030095130A (en) | A New Harmonic Reduction Method of Diode Rectifier by Zero-Sequence Current Injection | |
| JP2003018851A (en) | Control method of direct frequency conversion circuit |