JPS644706B2 - - Google Patents
Info
- Publication number
- JPS644706B2 JPS644706B2 JP57107292A JP10729282A JPS644706B2 JP S644706 B2 JPS644706 B2 JP S644706B2 JP 57107292 A JP57107292 A JP 57107292A JP 10729282 A JP10729282 A JP 10729282A JP S644706 B2 JPS644706 B2 JP S644706B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- underflow
- data transmission
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、データを一時記憶するメモリ(バツ
フアメモリ)を有し、データ受信装置に対してデ
ータを連続的に送信するデータ送信部と、データ
を蓄積する蓄積部と、前記データ送信部と蓄積部
との間にあつて別のバツフアメモリを有し、一定
単位毎に前記蓄積部から転送されるデータの転送
単位、転送速度などを変換して前記データ送信部
からの要求に応じて一定単位毎に前記データ送信
部へデータを送信するデータ転送部と、これらの
各部を制御する制御部から構成されるデータ送信
システムにおいて、各バツフアメモリがアンダフ
ローしたときの通知方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention includes: a data transmitting section that has a memory (buffer memory) that temporarily stores data and continuously transmits data to a data receiving device; an accumulating section that accumulates data; A separate buffer memory is provided between the data transmitting section and the storage section, and converts the transfer unit, transfer speed, etc. of the data transferred from the storage section in fixed units, and requests from the data transmitting section. Relating to a notification method when each buffer memory underflows in a data transmission system comprising a data transfer unit that transmits data to the data transmission unit in fixed units according to the data transmission unit, and a control unit that controls each of these units. It is.
従来、この種の2段バツフアを有するデータ送
信システムでは、データ転送部やデータ送信部の
バツフアメモリがアンダフローした時、次のよう
な方法によつて該アンダフロー異常に対応してい
た。即ち、1つはデータ転送部、データ送信部の
いづれかでアンダフローが生じた時点で制御部に
対して異常発生を通知し、処理を中断する方法で
あり、もう1つはデータ転送部ではアンダフロー
異常発生をチエツクせず、データ送信部でアンダ
フローが生じたときにはじめて異常発生を制御部
へ通知し、処理を中断する方法である。このう
ち、前者の方法では、データ転送部とデータ送信
部のどちらのメモリへの転送に異常が生じたかが
制御部で明確に識別でき、保守のための障害切分
けが容易である反面、データ転送部でアンダフロ
ーが生じただけで処理を中断してしまうため、処
理が中断される確率が高くなる欠点がある。つま
り、2段バツフアを有するデータ送信システムで
は、データ転送部への蓄積部からのデータ転送が
何かの理由で遅れたとしても、データ送信部でア
ンダフローが生じない限り、受信装置に対するデ
ータ送信は継続でき、このような場合にも一々処
理を中断したのでは、処理の迅速化の阻害とな
る。一方、後者の方法では、出来る限り処理の中
断を避けることができる反面、異受発生時に蓄積
部からデータ転送部、データ転送部からデータ送
信部のどちらのデータ転送において異常発生が生
じたのかがわからず、障害切分けが困難である。 Conventionally, in a data transmission system having this type of two-stage buffer, when the buffer memory of the data transfer section or the data transmission section underflows, the underflow abnormality has been dealt with by the following method. That is, one method is to notify the control unit of the occurrence of an abnormality and interrupt processing when an underflow occurs in either the data transfer unit or the data transmission unit, and the other is to notify the control unit of the occurrence of an abnormality and interrupt processing. This is a method that does not check for the occurrence of a flow abnormality, but only when an underflow occurs in the data transmission section, notifies the control section of the occurrence of an abnormality and interrupts processing. Of these, the former method allows the control unit to clearly identify which memory transfer error occurred, the data transfer unit or the data transmission unit, and it is easy to isolate the fault for maintenance. Since the process is interrupted even if an underflow occurs in the section, there is a drawback that the probability that the process will be interrupted is high. In other words, in a data transmission system with a two-stage buffer, even if the data transfer from the storage section to the data transfer section is delayed for some reason, as long as an underflow does not occur in the data transmission section, the data transmission to the receiving device will continue. can be continued, and if the processing is interrupted one by one in such a case, speeding up of the processing will be hindered. On the other hand, with the latter method, it is possible to avoid processing interruptions as much as possible, but when an error occurs, it is difficult to determine in which data transfer an abnormality has occurred, from the storage section to the data transfer section or from the data transfer section to the data transmission section. I don't understand, and it is difficult to isolate the problem.
本発明の目的は、上記異常発生による処理中断
を出来る限り少なく抑えるとともに制御部での障
害切分けを容易にする異常通知方式を提供するこ
とにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an abnormality notification method that suppresses processing interruptions due to the occurrence of the abnormality as much as possible and facilitates failure isolation in the control unit.
上記の目的を達成するため、本発明はデータ転
送部でアンダフロー異常が発生しても該異常発生
を記憶するにとゞめ、この状態でデータ送信部か
ら同様のアンダフローが生じた旨通知された時、
はじめてデータ転送部の異常を制御部へ報告して
処理を中断するものである。 In order to achieve the above object, the present invention is designed to memorize the occurrence of an underflow abnormality even if an underflow abnormality occurs in the data transfer unit, and in this state, the data transmission unit notifies the user that a similar underflow has occurred. When it was done,
For the first time, an abnormality in the data transfer unit is reported to the control unit and processing is interrupted.
以下、図面を参照して本発明の内容を詳細に説
明する。 Hereinafter, the contents of the present invention will be explained in detail with reference to the drawings.
図は本発明の一実施例であつて、1は制御部、
2は蓄積部、3はデータ転送部、4はデータ送信
部を示す。データ転送部3はメモリ制御回路5、
受信回路6、送信回路7、バツフアメモリ8,
9、アンダフロー発生記憶レジスタ10、AND
回路11,12などよりなる。又、データ送信部
4はメモリ転送制御回路13、バツフアメモリ1
4,15よりなる。16は受信装置である。 The figure shows one embodiment of the present invention, in which 1 is a control unit;
2 is a storage section, 3 is a data transfer section, and 4 is a data transmission section. The data transfer unit 3 includes a memory control circuit 5,
receiving circuit 6, transmitting circuit 7, buffer memory 8,
9. Underflow occurrence storage register 10, AND
It consists of circuits 11, 12, etc. Further, the data transmitter 4 includes a memory transfer control circuit 13 and a buffer memory 1.
Consists of 4,15. 16 is a receiving device.
本実施例の動作は次の通りである。データ転送
部3のメモリ制御回路5でバツフアメモリ8,9
の状態を管理し、どちらか1面が空(こゝではバ
ツフアメモリ9が空とする)になつたら、データ
リクエスト線106を通して制御部1にデータの
転送要求を行う。制御部1では、該データの転送
要求を受けたら、蓄積部2に対してデータ転送命
令線114を通してデータの転送を指示し、蓄積
部2からデータ転送路101を通じてデータをデ
ータ転送部3へ転送せしめる。データ転送部3で
は、該データを受信回路6で受信し、メモリ制御
回路5の制御のもとに、切替スイツチ17を介し
て空のバツフアメモリ9にデータを一時蓄積す
る。一方、データ送信部4では、メモリ転送制御
回路13の制御のもとに、データが蓄積されてい
るバツフアメモリ(こゝではバツフアメモリ15
とする)から受信装置16に対してデータ転送路
103を介してデータを連続的に送信する。同時
にメモリ転送制御回路13はバツフアメモリ1
4,15の状態を管理し、どちらか1面が空にな
つたらデータリクエススト線107を介してデー
タ転送部3へデータの転送を要求する。データ転
送部3のメモリ制御回路5では、データ送信部4
からのデータ転送要求を受けたら、送信回路7を
制御して、データが蓄積されているバツフアメモ
リ(こゝではバツフアメモリ8とする)から切替
スイツチ18を介してデータをデータ送信部4へ
転送する。 The operation of this embodiment is as follows. Buffer memories 8 and 9 are stored in the memory control circuit 5 of the data transfer unit 3.
When either side becomes empty (in this case, the buffer memory 9 is empty), a data transfer request is made to the control unit 1 through the data request line 106. When the control unit 1 receives the data transfer request, it instructs the storage unit 2 to transfer the data through the data transfer command line 114, and transfers the data from the storage unit 2 to the data transfer unit 3 through the data transfer path 101. urge In the data transfer section 3, the data is received by the receiving circuit 6, and the data is temporarily stored in the empty buffer memory 9 via the changeover switch 17 under the control of the memory control circuit 5. On the other hand, in the data transmitter 4, under the control of the memory transfer control circuit 13, a buffer memory (in this case, a buffer memory 15) in which data is accumulated is transmitted.
data is continuously transmitted from the receiving device 16 via the data transfer path 103. At the same time, the memory transfer control circuit 13
4 and 15, and when either side becomes empty, requests the data transfer unit 3 to transfer data via the data request line 107. In the memory control circuit 5 of the data transfer section 3, the data transmission section 4
When a data transfer request is received from the data transfer section 7, the transmitting circuit 7 is controlled to transfer the data from the buffer memory (here referred to as buffer memory 8) in which the data is stored to the data transmitting section 4 via the changeover switch 18.
以上のデータ送信動作を継続中に、何らかの原
因で蓄積部2からのデータ転送が遅れ、メモリ制
御回路5がデータ送信部4からデータ転送要求を
受けた時、バツフアメモリ8,9に転送すべきデ
ータが残つていない状態が生じたとする。この
時、メモリ制御回路5はアンダフロー発生記憶レ
ジスタセツト線108を介してアンダフロー発生
記憶レジスタ10に“1”をセツトするととも
に、蓄積部2からのデータ転送が完了するまでデ
ータ送信を待ち合わせる。 While the data transmission operation described above is continuing, data transfer from the storage section 2 is delayed for some reason, and when the memory control circuit 5 receives a data transfer request from the data transmission section 4, the data to be transferred to the buffer memories 8 and 9 is detected. Suppose that a situation arises in which there is no remaining. At this time, the memory control circuit 5 sets "1" to the underflow occurrence storage register 10 via the underflow occurrence storage register set line 108, and waits for data transmission until the data transfer from the storage section 2 is completed.
一方、データ送信部4では、バツフアメモリ1
4,15にデータが残つている間は受信装置16
に対してデータを連続送信するが、バツフアメモ
リ14,15が全て空になつた時にはデータ送信
を継続することができず、処理を中止せざるを得
なくなる。この時、メモリ転送制御回路13では
データ送信処理を中断するとともに、データ転送
部3に対してアンダフロー発生を通知線111を
介して通知する。データ転送部3では、データ送
信部4からアンダフロー発生が通知されると、
AND回路11,12の働きにより、アンダフロ
ー発生記憶レジスタ10が“1”にセツトされて
いる時は、データ転送部アンダフロー発生通知線
113を介して制御部1に対し、該データ転送部
3でアンダフローが発生し、それによつてデータ
送信部4でもアンダフローが引き起され、データ
送信が中断したことを通知する。一方、アンダフ
ロー発生記憶レジスタ10が“0”にリセツトさ
れている時は、データ送信部アンダフロー発生通
知線112を介して制御部1に対し、データ転送
部3とデータ送信部4との間でデータの転送が遅
れ、データ送信部4でアンダフローが生じ、デー
タ送信が中断したことを通知する。 On the other hand, in the data transmitter 4, the buffer memory 1
While data remains in 4 and 15, the receiving device 16
However, when the buffer memories 14 and 15 are all empty, data transmission cannot be continued and the process has to be stopped. At this time, the memory transfer control circuit 13 interrupts the data transmission process and notifies the data transfer unit 3 of the occurrence of an underflow via the notification line 111. When the data transfer unit 3 is notified of the occurrence of an underflow from the data transmission unit 4,
When the underflow occurrence storage register 10 is set to "1" by the action of the AND circuits 11 and 12, the data transfer section 3 is sent to the control section 1 via the data transfer section underflow occurrence notification line 113. An underflow occurs in the data transmitter 4, which causes an underflow in the data transmitter 4 as well, and notifies that the data transmission has been interrupted. On the other hand, when the underflow occurrence storage register 10 is reset to "0", the data transmission section 3 and the data transmission section 4 are connected to the control section 1 via the data transmission section underflow occurrence notification line 112. The data transfer is delayed, an underflow occurs in the data transmitter 4, and the data transmission is interrupted.
また、データ転送部3のメモリ制御回路5では
一度アンダフローしてアンダフロー発生記憶レジ
スタ10に“1”をセツトしても、その後に蓄積
部2からのデータ転送が完了し、データ送信部4
に対するデータ転送を完了して、一定量のデータ
を転送し終わるまでの間にデータ送信部4からア
ンダフロー発生の通知が来なかつたときは、デー
タ転送部3での一時的のアンダフロー状態がデー
タ送信部4でのアンダフローを引き起さなかつた
ものとして、アンダフロー発生記憶レジスタ10
をアンダフロー発生記憶レジスタリセツト線10
9を介して“0”にリセツトする。 Further, even if the memory control circuit 5 of the data transfer section 3 underflows once and sets "1" in the underflow occurrence storage register 10, the data transfer from the storage section 2 is completed after that, and the data transmission section 4
If a notification of underflow occurrence does not come from the data transmitting unit 4 until a certain amount of data has been transferred after completing the data transfer, the temporary underflow state in the data transmitting unit 3 is detected. Assuming that no underflow occurs in the data transmitter 4, the underflow occurrence storage register 10
Underflow occurrence storage register reset line 10
9 to "0".
このような構造になつているので、2段バツフ
アを有する本データ送信システムでは、データの
受信装置に対してデータを送信する最終段のバツ
フアメモリ14,15が全て空になるまでデータ
の送信処理を続けられる上に、アンダフローが発
生した時には、通知線112もしくは113の状
態によりどちらのバツフアメモリでアンダフロー
が発生したのかが制御部1で明確に切り分けられ
る。 Because of this structure, in this data transmission system having a two-stage buffer, the data transmission process is continued until the final stage buffer memories 14 and 15, which transmit data to the data receiving device, are all empty. In addition, when an underflow occurs, the control unit 1 clearly determines in which buffer memory the underflow occurred based on the state of the notification line 112 or 113.
これにより、制御部1では、例えば保守者に対
して、ランプ表示などによりいづれの異常が発生
したかを知らせることができる。さらに、例え
ば、複数のデータ転送部、データ送信部から構成
され、自動切換え可能な予備装置を有しているシ
ステムにおいては、予備装置への自動切替えを行
い、障害状態を回復することもできる。 Thereby, the control unit 1 can notify, for example, a maintenance person which abnormality has occurred by displaying a lamp or the like. Furthermore, for example, in a system that includes a plurality of data transfer units and data transmission units and has a backup device that can be automatically switched, it is also possible to automatically switch to the backup device and recover from a failure state.
以上説明したように、本データ送信システムに
おける異常通知方式では、最終段のバツフアメモ
リでアンダフローが生じるまでデータ送信処理を
継続できる一方、万一、アンダフローが発生した
時には、どの部分でアンダフローが発生したかを
切分けることが可能であるから、データ送信処理
の中断をできる限り避けながら、障害発生時の保
守が容易となる利点がある。 As explained above, the abnormality notification method in this data transmission system allows data transmission processing to continue until an underflow occurs in the buffer memory at the final stage, but in the event that an underflow occurs, in which part the underflow occurs. Since it is possible to determine whether a failure has occurred, there is an advantage that maintenance when a failure occurs is facilitated while avoiding interruption of data transmission processing as much as possible.
図は本発明の一実施例のブロツク図である。
1……制御部、2……蓄積部、3……データ転
送部、4……データ送信部、5……メモリ制御回
路、6……受信回路、7……送信回路、8,9…
…バツフアメモリ、10……アンダフロー発生記
憶レジスタ、11,12……AND回路、13…
…メモリ転送制御回路、14,15……バツフア
メモリ、16……受信装置、17,18……切替
スイツチ。
The figure is a block diagram of one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Control part, 2...Storage part, 3...Data transfer part, 4...Data transmission part, 5...Memory control circuit, 6...Reception circuit, 7...Transmission circuit, 8, 9...
...Buffer memory, 10... Underflow occurrence storage register, 11, 12... AND circuit, 13...
...Memory transfer control circuit, 14, 15... Buffer memory, 16... Receiving device, 17, 18... Changeover switch.
Claims (1)
データ受信装置に対してデータを連続的に送信す
るデータ送信部と、データを蓄積する蓄積部と、
前記データ送信部と蓄積部との間にあつてデータ
を一時記憶する第2のメモリを有し、一定単位毎
に前記蓄積部から転送されるデータの転送単位、
転送速度などを変換して前記データ送信部からの
要求に応じて一定単位毎に前記データ送信部へデ
ータを送信するデータ転送部と、前記蓄積部から
前記データ転送部へのデータ転送を制御する制御
部から構成されるデータ送信システムにおいて、
前記データ転送部で前記蓄積部からのデータ転送
が遅れ、前記第2のメモリがアンダフローした時
は該アンダフロー異常発生を記憶するのみで、前
記データ送信部の処理は継続し、この状態で前記
データ送信部の前記第1メモリで同様のアンダフ
ローが生じた時に前記制御部へデータ転送部での
アンダフロー異常発生を通知し、前記データ転送
部でアンダフロー異常発生を記憶していない状態
で、前記データ送信部の前記第1メモリでアンダ
フローが生じた時は、前記制御部に対してデータ
送信部での異常発生を通知することを特徴とする
データ送信システムにおける異常通知方式。1 has a first memory for temporarily storing data,
a data transmitting unit that continuously transmits data to the data receiving device; a storage unit that accumulates data;
a second memory that is located between the data transmitter and the storage unit and temporarily stores data; a transfer unit of data transferred from the storage unit in fixed units;
a data transfer unit that converts the transfer speed, etc. and transmits data to the data transmission unit in fixed units in response to a request from the data transmission unit; and a data transfer unit that controls data transfer from the storage unit to the data transfer unit. In a data transmission system consisting of a control unit,
When the data transfer unit delays data transfer from the storage unit and the second memory underflows, the data transmission unit continues processing without merely storing the occurrence of the underflow abnormality. When a similar underflow occurs in the first memory of the data transmitting unit, the control unit is notified of the occurrence of an underflow abnormality in the data transfer unit, and the data transfer unit does not remember the occurrence of the underflow abnormality. An abnormality notification method in a data transmission system, characterized in that when an underflow occurs in the first memory of the data transmission unit, the control unit is notified of the occurrence of an abnormality in the data transmission unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107292A JPS58223941A (en) | 1982-06-22 | 1982-06-22 | Failure informing system in data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107292A JPS58223941A (en) | 1982-06-22 | 1982-06-22 | Failure informing system in data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223941A JPS58223941A (en) | 1983-12-26 |
| JPS644706B2 true JPS644706B2 (en) | 1989-01-26 |
Family
ID=14455398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107292A Granted JPS58223941A (en) | 1982-06-22 | 1982-06-22 | Failure informing system in data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223941A (en) |
-
1982
- 1982-06-22 JP JP57107292A patent/JPS58223941A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58223941A (en) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644706B2 (en) | ||
| JPH0217978B2 (en) | ||
| KR940007555B1 (en) | TD bus interface method of network synchronizer | |
| JP2826774B2 (en) | Data transfer device | |
| KR100735435B1 (en) | Data Processing Method in Redundant Board | |
| JPH06133008A (en) | Failure collection method in duplexer | |
| JPS59139423A (en) | General-purpose interface device | |
| JPS63285053A (en) | Fault processing system for network management equipment | |
| JP2972307B2 (en) | Obstacle frame removal method | |
| JPS6113627B2 (en) | ||
| JPH06152570A (en) | System for system switching processing in duplex data processor | |
| JP2663713B2 (en) | Bus connection device | |
| JPS634210B2 (en) | ||
| JPH0142014B2 (en) | ||
| JPH04264648A (en) | Input/output processor | |
| JPH037177B2 (en) | ||
| JPS5935242A (en) | Switching control system | |
| JPS597971B2 (en) | I/O device control method | |
| JPH0264838A (en) | Communication controller | |
| JPH0256662A (en) | Memory protecting system | |
| JPH08161277A (en) | Parallel computer system | |
| JPS5917918B2 (en) | Failure handling method | |
| JPS63187743A (en) | Line switching equipment | |
| JPS6354265B2 (en) | ||
| JPS5966711A (en) | Self-check method of process controller |