JPS646402B2 - - Google Patents
Info
- Publication number
- JPS646402B2 JPS646402B2 JP14646282A JP14646282A JPS646402B2 JP S646402 B2 JPS646402 B2 JP S646402B2 JP 14646282 A JP14646282 A JP 14646282A JP 14646282 A JP14646282 A JP 14646282A JP S646402 B2 JPS646402 B2 JP S646402B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- arm
- current
- bridge
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
- G01D3/021—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation using purely analogue techniques
Landscapes
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、磁気スケールと該磁気スケールの相
対的移動量を検出する磁束応答型磁気ヘツドを有
する変位量検出装置の磁気ヘツドの帯磁あるいは
外部磁場による影響を打ち消すために、ブリツジ
に接続された回路の対角線を流れる、任意に調節
することができる直流電流がバイアス電流として
上記磁気ヘツドの巻線を流れるように形成された
磁気ヘツド帯磁補償回路に関する。
対的移動量を検出する磁束応答型磁気ヘツドを有
する変位量検出装置の磁気ヘツドの帯磁あるいは
外部磁場による影響を打ち消すために、ブリツジ
に接続された回路の対角線を流れる、任意に調節
することができる直流電流がバイアス電流として
上記磁気ヘツドの巻線を流れるように形成された
磁気ヘツド帯磁補償回路に関する。
背景技術とその問題点
磁気スケールを用いた変位量の検出装置におい
て、磁気スケール内に装備された磁気ヘツドの帯
磁あるいは外部磁場による影響を打ち消し、安定
な読取りを可能にする方法としては、磁気ヘツド
の信号巻線に任意の極性およびレベルのバイアス
電流を印加し、該バイアス電流によつて生ずる磁
束によつて、帯磁あるいは外部磁場の影響を補償
する方法が実公昭56−34242号によつて提案され
ている。
て、磁気スケール内に装備された磁気ヘツドの帯
磁あるいは外部磁場による影響を打ち消し、安定
な読取りを可能にする方法としては、磁気ヘツド
の信号巻線に任意の極性およびレベルのバイアス
電流を印加し、該バイアス電流によつて生ずる磁
束によつて、帯磁あるいは外部磁場の影響を補償
する方法が実公昭56−34242号によつて提案され
ている。
第１図はこの方式による磁気ヘツド帯磁補償回
路の１チヤネル分の回路図を示す。公知のよう
に、磁気ヘツド帯磁補償回路は第１図に示す回路
２個から成つている。図中、１は磁気ヘツド、２
は励磁巻線、３は信号巻線、４，５，６は固定抵
抗、７は可変抵抗で、抵抗４と抵抗６は等しい。
抵抗４と抵抗５の接続点および可変抵抗７のスラ
イダ８は抵抗それぞれ９および１０を介して信号
巻線３に接続され、信号巻線３を流れる直流バイ
アス電流はスライダ８を移動させることによつて
調節される。信号巻線３を出た信号は直流カツ
ト・コンデンサ１１を通して変圧器１２の１次巻
線に印加される。１３は電源端子、１４は出力端
子である。
路の１チヤネル分の回路図を示す。公知のよう
に、磁気ヘツド帯磁補償回路は第１図に示す回路
２個から成つている。図中、１は磁気ヘツド、２
は励磁巻線、３は信号巻線、４，５，６は固定抵
抗、７は可変抵抗で、抵抗４と抵抗６は等しい。
抵抗４と抵抗５の接続点および可変抵抗７のスラ
イダ８は抵抗それぞれ９および１０を介して信号
巻線３に接続され、信号巻線３を流れる直流バイ
アス電流はスライダ８を移動させることによつて
調節される。信号巻線３を出た信号は直流カツ
ト・コンデンサ１１を通して変圧器１２の１次巻
線に印加される。１３は電源端子、１４は出力端
子である。
前述の従来の回路においては、第１図から明ら
かな通り、ブリツジ回路の出力端Ａ，Ｂの電位差
AVABによつて、このバイアス電流を得ており、
該ブリツジ回路のアームは抵抗によつて構成され
ているから、安定な読取りを行なう、すなわちバ
イアス電流を安定に保つためには、該ブリツジ回
路の入力端子Ｃ，Ｄ間に印加される回路電圧Vc
を安定化するとともに、例えば、バイアス電流そ
の他磁気ヘツドに固有な性能に起因する調整部分
をヘツドアンプ構成とし、検出装置本体から分離
し、電源を本体から供給しようとする場合には、
回路電圧Vcのばらつきによる、バイアス電流の
変動等の考慮も抜わなければならない。
かな通り、ブリツジ回路の出力端Ａ，Ｂの電位差
AVABによつて、このバイアス電流を得ており、
該ブリツジ回路のアームは抵抗によつて構成され
ているから、安定な読取りを行なう、すなわちバ
イアス電流を安定に保つためには、該ブリツジ回
路の入力端子Ｃ，Ｄ間に印加される回路電圧Vc
を安定化するとともに、例えば、バイアス電流そ
の他磁気ヘツドに固有な性能に起因する調整部分
をヘツドアンプ構成とし、検出装置本体から分離
し、電源を本体から供給しようとする場合には、
回路電圧Vcのばらつきによる、バイアス電流の
変動等の考慮も抜わなければならない。
また、上記帯磁等による影響を補償するために
必要なバイアス電流をΔIBとすると、ブリツジ回
路の各アームに流れる電流は、該バイアス電流
ΔIBに対して十分大きな値としなければ、回路電
圧Vcの変化に伴つてΔIBを保証することが出来な
くなり、このことはブリツジ回路の電力消費を増
大させるとともに、磁気ヘツド信号巻線の最適負
荷条件を確保することが難かしくなつてくる。
必要なバイアス電流をΔIBとすると、ブリツジ回
路の各アームに流れる電流は、該バイアス電流
ΔIBに対して十分大きな値としなければ、回路電
圧Vcの変化に伴つてΔIBを保証することが出来な
くなり、このことはブリツジ回路の電力消費を増
大させるとともに、磁気ヘツド信号巻線の最適負
荷条件を確保することが難かしくなつてくる。
そのうえ、回路のIC化を図る場合抵抗の正確
な形成は容易ではなく、また第１図に示す回路構
成自体がIC化に適していない。
な形成は容易ではなく、また第１図に示す回路構
成自体がIC化に適していない。
発明の目的
本発明の目的は、このような従来技術の欠点を
除去し、かつ回路のIC化を企てるに最適な磁気
ヘツドの帯磁あるいは外部磁場による影響の補償
回路を提供することである。
除去し、かつ回路のIC化を企てるに最適な磁気
ヘツドの帯磁あるいは外部磁場による影響の補償
回路を提供することである。
発明の概要
上記目的を達成するために、本発明による冒頭
に述べた種類の磁気ヘツド帯磁補償回路は、ブリ
ツジに接続された回路の４個の要素がすべて定電
流回路であり、上記ブリツジに接続された回路に
直列に接続された一定電流を供給する１個の定電
流回路を有することを要旨とする。
に述べた種類の磁気ヘツド帯磁補償回路は、ブリ
ツジに接続された回路の４個の要素がすべて定電
流回路であり、上記ブリツジに接続された回路に
直列に接続された一定電流を供給する１個の定電
流回路を有することを要旨とする。
本発明の第１の実施の態様による磁気ヘツド帯
磁補償回路は上記ブリツジに接続された回路の一
方のアームの第１の要素と、他方のアームの、上
記一方のアームの第１の要素に隣接する第１の要
素がともに上記一定電流の半分の電流が流れる定
電流回路である。本発明の第２の実施の態様によ
る磁気ヘツド帯磁補償回路においては上記ブリツ
ジに接続された回路の一方のアームの第１の要素
と、他方のアームの、上記一方のアームの第１の
要素に隣接しない第２の要素が同一の電流を通す
定電流回路であり、上記ブリツジに接続された回
路の一方のアームの第２の要素と、他方のアーム
の、上記一方のアームの第２の要素に隣接しない
第１の要素もまた同一の電流を通す定電流回路で
ある。
磁補償回路は上記ブリツジに接続された回路の一
方のアームの第１の要素と、他方のアームの、上
記一方のアームの第１の要素に隣接する第１の要
素がともに上記一定電流の半分の電流が流れる定
電流回路である。本発明の第２の実施の態様によ
る磁気ヘツド帯磁補償回路においては上記ブリツ
ジに接続された回路の一方のアームの第１の要素
と、他方のアームの、上記一方のアームの第１の
要素に隣接しない第２の要素が同一の電流を通す
定電流回路であり、上記ブリツジに接続された回
路の一方のアームの第２の要素と、他方のアーム
の、上記一方のアームの第２の要素に隣接しない
第１の要素もまた同一の電流を通す定電流回路で
ある。
実施例
第２図は本発明の第１の実施の態様による磁気
ヘツド帯磁補償回路の基本回路構成を示す。図
中、第１図と共通する引用番号は第１図中の対応
する部分と同じ部分を示す。本発明によれば、従
来の方式におけるブリツジ回路の各構成要素の抵
抗が、定電流回路１６，１７，１８，１９に置き
換えられており、さらに一方のブリツジ入力端に
も一ケの定電流回路２０が接続されている。第２
図に示す実施の態様においては、ブリツジ回路の
下側入力端子Ｄに接続される２ケの定電流回路１
６，１８が可変可能で、かつその電流値が差動的
に変化するような構成となつており、上側入力端
子Ｃに接続される２個の定電流回路１５，１７
は、相等しい電流値Ｉに設定されている。したが
つて、総回路電流は２Ｉであり、磁気ヘツドの信
号巻線３に流れるバイアス電流ΔIBの最大値ΔIB
maxを得るためには、Ｉ＝ΔIBmaxとすれば良
く、必要なバイアス電流の最大値に対して２倍の
回路電流で回路が構成できることを示している。
ヘツド帯磁補償回路の基本回路構成を示す。図
中、第１図と共通する引用番号は第１図中の対応
する部分と同じ部分を示す。本発明によれば、従
来の方式におけるブリツジ回路の各構成要素の抵
抗が、定電流回路１６，１７，１８，１９に置き
換えられており、さらに一方のブリツジ入力端に
も一ケの定電流回路２０が接続されている。第２
図に示す実施の態様においては、ブリツジ回路の
下側入力端子Ｄに接続される２ケの定電流回路１
６，１８が可変可能で、かつその電流値が差動的
に変化するような構成となつており、上側入力端
子Ｃに接続される２個の定電流回路１５，１７
は、相等しい電流値Ｉに設定されている。したが
つて、総回路電流は２Ｉであり、磁気ヘツドの信
号巻線３に流れるバイアス電流ΔIBの最大値ΔIB
maxを得るためには、Ｉ＝ΔIBmaxとすれば良
く、必要なバイアス電流の最大値に対して２倍の
回路電流で回路が構成できることを示している。
第３図はさらに回路電流を低下させることがで
きる本発明の第２の実施の態様による基本回路構
成を示し、４個の定電流回路はすべて可変型とな
つており、各対角線上の定電流回路２２と２５，
２４と２３が連動し、常に同じ電流を通し、両方
のアーム２２と２３および２４と２５を流れる電
流は互に差動的に変化するように構成されてい
る。この実施の態様においては、ブリツジ回路で
の総回路電流はΔIBmaxであり、IC化を行なつた
時にさらに回路の低電力化を実現することができ
る。
きる本発明の第２の実施の態様による基本回路構
成を示し、４個の定電流回路はすべて可変型とな
つており、各対角線上の定電流回路２２と２５，
２４と２３が連動し、常に同じ電流を通し、両方
のアーム２２と２３および２４と２５を流れる電
流は互に差動的に変化するように構成されてい
る。この実施の態様においては、ブリツジ回路で
の総回路電流はΔIBmaxであり、IC化を行なつた
時にさらに回路の低電力化を実現することができ
る。
但し、ここでI1＋I2＝2I，I1−I2＝ΔIB
第４図は、IC化を行なつたときの、第２図に
示す回路の具体的な回路図で、従来例における抵
抗によるブリツジ回路が、PNPまたはNPNのト
ランジスタに置き替えられており、電源電圧変動
によるバイアス電流の変化がなく、かつ磁気ヘツ
ドの信号巻線に対して負荷効果のない補償回路を
実現している。Q1，Q2，Q3，Q4は同一面積のト
ランジスタで、Q5，Q6，Q7もまた同一面積のト
ランジスタである。それらはそれぞれ定電流回路
を形成し、トランジスタQ1に流れる電流IBIASがト
ランジスタQ3およびQ4のそれぞれに流れる電流
Ｉの大きさを定める。トランジスタQ3およびQ4
に電流Ｉが流れると、トランジスタQ6およびQ7
のそれぞれに電流Ｉが流れる。トランジスタQ8
とQ9のベースの電位差ΔVBがバイアス電流ΔIBを
決定し、同じ大きさの電流がトランジスタQ8と
Q9のエミツタ間に接続された抵抗を通つて流れ
る。
示す回路の具体的な回路図で、従来例における抵
抗によるブリツジ回路が、PNPまたはNPNのト
ランジスタに置き替えられており、電源電圧変動
によるバイアス電流の変化がなく、かつ磁気ヘツ
ドの信号巻線に対して負荷効果のない補償回路を
実現している。Q1，Q2，Q3，Q4は同一面積のト
ランジスタで、Q5，Q6，Q7もまた同一面積のト
ランジスタである。それらはそれぞれ定電流回路
を形成し、トランジスタQ1に流れる電流IBIASがト
ランジスタQ3およびQ4のそれぞれに流れる電流
Ｉの大きさを定める。トランジスタQ3およびQ4
に電流Ｉが流れると、トランジスタQ6およびQ7
のそれぞれに電流Ｉが流れる。トランジスタQ8
とQ9のベースの電位差ΔVBがバイアス電流ΔIBを
決定し、同じ大きさの電流がトランジスタQ8と
Q9のエミツタ間に接続された抵抗を通つて流れ
る。
第５図は、IC化を行なつたときの、第３図に
示す回路の具体的な回路図で、トランジスタ
Q10，Q11、およびQ12は一つの定電流回路を形成
し、IBIASがトランジスタQ11およびQ12のそれぞれ
に流れる電流の大きさを決定する。トランジスタ
Q23およびQ24には和が2Iであつて、差がΔVBによ
つて定まるΔIBに等しい電流それぞれI1およびI2
が流れる。トランジスタQ17およびトランジスタ
Q19もまた一つの定電流回路を形成し、トランジ
スタQ19にも電流I1が流れ、トランジスタQ18およ
びQ16の動きによつてトランジスタQ15を流れる
電流もまたI1である。トランジスタQ20，Q21，
Q22，Q13，Q14とトランジスタQ19，Q18，Q17，
Q16，Q15は全く対称に形成されているから、ト
ランジスタQ20およびトランジスタQ14には電流I2
が流れる。したがつて、信号巻線３を通つて流れ
る電流はΔIBである。
示す回路の具体的な回路図で、トランジスタ
Q10，Q11、およびQ12は一つの定電流回路を形成
し、IBIASがトランジスタQ11およびQ12のそれぞれ
に流れる電流の大きさを決定する。トランジスタ
Q23およびQ24には和が2Iであつて、差がΔVBによ
つて定まるΔIBに等しい電流それぞれI1およびI2
が流れる。トランジスタQ17およびトランジスタ
Q19もまた一つの定電流回路を形成し、トランジ
スタQ19にも電流I1が流れ、トランジスタQ18およ
びQ16の動きによつてトランジスタQ15を流れる
電流もまたI1である。トランジスタQ20，Q21，
Q22，Q13，Q14とトランジスタQ19，Q18，Q17，
Q16，Q15は全く対称に形成されているから、ト
ランジスタQ20およびトランジスタQ14には電流I2
が流れる。したがつて、信号巻線３を通つて流れ
る電流はΔIBである。
つぎにバイアス電流ΔIBを連続的に変化させる
方法としては、従来例ではブリツジ回路の一辺に
挿入された可変抵抗器によつて得ているが、本発
明では、差動アンプ部の差動入力電圧ΔVBを変化
させることによつて同様の結果を実現できること
は以上の通りである。ところで、IC化を行なう
場合、IC化に適した回路構成を採用するととも
に、外装面からは入出力端子の制約があることも
考慮しなければならない。磁気スケールを用いた
変位検出装置においては、周知のように、２組の
磁気ヘツドが必要であり、第１図に示した回路構
成をそのままIC化に適用した場合６本の入出力
端子が必要であり、回路上の工夫によつても、最
低４本の入出力端子が必要となる。
方法としては、従来例ではブリツジ回路の一辺に
挿入された可変抵抗器によつて得ているが、本発
明では、差動アンプ部の差動入力電圧ΔVBを変化
させることによつて同様の結果を実現できること
は以上の通りである。ところで、IC化を行なう
場合、IC化に適した回路構成を採用するととも
に、外装面からは入出力端子の制約があることも
考慮しなければならない。磁気スケールを用いた
変位検出装置においては、周知のように、２組の
磁気ヘツドが必要であり、第１図に示した回路構
成をそのままIC化に適用した場合６本の入出力
端子が必要であり、回路上の工夫によつても、最
低４本の入出力端子が必要となる。
第６図は本発明によるバイアス電流の調節回路
であり、安定化回路２６の出力電圧VREFは出力ピ
ン２７として外部に取り出されるとともに、IC
内部では分割抵抗R1，R2で分割され、差動アン
プの一方の入力端子、すなわちトランジスタQ9
のベースに供給されている。２組の差動アンプの
他方の入力端子は入力ピン２８，２９として外部
に引き出されており、基準電圧端子と接続端子間
に接続された２組の可変抵抗器RV1，RV2の中間
タツプに各々接続することによつて、各チヤンネ
ル独立にヘツドのバイアス電流を調整することが
できる。３０，３１は他のチヤンネルに接続され
ていることを示す。
であり、安定化回路２６の出力電圧VREFは出力ピ
ン２７として外部に取り出されるとともに、IC
内部では分割抵抗R1，R2で分割され、差動アン
プの一方の入力端子、すなわちトランジスタQ9
のベースに供給されている。２組の差動アンプの
他方の入力端子は入力ピン２８，２９として外部
に引き出されており、基準電圧端子と接続端子間
に接続された２組の可変抵抗器RV1，RV2の中間
タツプに各々接続することによつて、各チヤンネ
ル独立にヘツドのバイアス電流を調整することが
できる。３０，３１は他のチヤンネルに接続され
ていることを示す。
この方法によれば、必要な入出力端子数は３本
であり、IC化に対してより有効な構成となる。
であり、IC化に対してより有効な構成となる。
発明の効果
以上説明した通り、本発明によれば、電源電圧
変動に対して安定なバイアス印加回路を構成でき
る、バイアス印加に必要なブリツジ回路の低電力
化が可能となり、かつ磁気ヘツドの信号巻線に対
する負荷効果を無視できる程小さくすることがで
き、出力の低下をきたさない、回路のモノリシツ
クIC化に適している、等の利点が得られる。
変動に対して安定なバイアス印加回路を構成でき
る、バイアス印加に必要なブリツジ回路の低電力
化が可能となり、かつ磁気ヘツドの信号巻線に対
する負荷効果を無視できる程小さくすることがで
き、出力の低下をきたさない、回路のモノリシツ
クIC化に適している、等の利点が得られる。
第１図は従来の方式による磁気ヘツド帯磁補償
回路の１チヤネル分の回路図、第２図は本発明の
第１の実施の態様による磁気ヘツド帯磁補償回路
の基本回路構成を示す図、第３図は本発明の第２
の実施の態様による磁気ヘツド帯磁補償回路の基
本回路構成を示す図、第４図は、IC化を行なつ
たときの、第２図に示す回路の具体的な回路図、
第５図は、IC化を行なつたときの、第３図に示
す回路の具体的な回路図、第６図は本発明による
バイアス電流調節回路の回路図である。 １……磁気ヘツド、２……励磁巻線、３……信
号巻線、１３……電源端子、１４……出力端子、
１５〜１８……定電流回路、２０……定電流回
路、２１……差動増幅器、２２〜２５……定電流
回路、２６……安定化回路、２７……出力ピン、
２８，２９……入力ピン、Q1〜Q24……トランジ
スタ、R1，R2……電圧分割器を形成する抵抗、
RV1，RV2……調整用可変抵抗器。
回路の１チヤネル分の回路図、第２図は本発明の
第１の実施の態様による磁気ヘツド帯磁補償回路
の基本回路構成を示す図、第３図は本発明の第２
の実施の態様による磁気ヘツド帯磁補償回路の基
本回路構成を示す図、第４図は、IC化を行なつ
たときの、第２図に示す回路の具体的な回路図、
第５図は、IC化を行なつたときの、第３図に示
す回路の具体的な回路図、第６図は本発明による
バイアス電流調節回路の回路図である。 １……磁気ヘツド、２……励磁巻線、３……信
号巻線、１３……電源端子、１４……出力端子、
１５〜１８……定電流回路、２０……定電流回
路、２１……差動増幅器、２２〜２５……定電流
回路、２６……安定化回路、２７……出力ピン、
２８，２９……入力ピン、Q1〜Q24……トランジ
スタ、R1，R2……電圧分割器を形成する抵抗、
RV1，RV2……調整用可変抵抗器。
Claims (1)
- 【特許請求の範囲】 １ 磁気スケールとの相対的移動量を検出する磁
束応答型磁気ヘツドの帯磁あるいは外部磁場によ
る影響を打ち消すために、ブリツジに接続された
回路の対角線を流れる直流電流をバイアス電流と
して上記磁気ヘツドの巻線に供給し、上記ブリツ
ジに接続された回路の各アームの要素として定電
流回路を設け、上記ブリツジに接続された回路に
直列に更に１個の定電流回路を接続したことを特
徴とする磁気ヘツド帯磁補償回路。 ２ 上記ブリツジに接続された回路の一方のアー
ムの第１の要素と、他方のアームの、上記一方の
アームの第１の要素に隣接する第１の要素がとも
に上記一定電流の半分の電流が流れる定電流回路
であることを特徴とする、特許請求の範囲第１項
記載の磁気ヘツド帯磁補償回路。 ３ 上記ブリツジに接続された回路の一方のアー
ムの第１の要素と、他方のアームの、上記一方の
アームの第１の要素に隣接しない第２の要素が同
一の電流を通す定電流回路であり、上記ブリツジ
に接続された回路の一方のアームの第２の要素
と、他方のアームの、上記一方のアームの第２の
要素に隣接しない第１の要素もまた同一の電流を
通す定電流回路であることを特徴とする、特許請
求の範囲第１項記載の磁気ヘツド帯磁補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14646282A JPS5935107A (ja) | 1982-08-23 | 1982-08-23 | 磁気ヘツド帯磁補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14646282A JPS5935107A (ja) | 1982-08-23 | 1982-08-23 | 磁気ヘツド帯磁補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935107A JPS5935107A (ja) | 1984-02-25 |
| JPS646402B2 true JPS646402B2 (ja) | 1989-02-03 |
Family
ID=15408179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14646282A Granted JPS5935107A (ja) | 1982-08-23 | 1982-08-23 | 磁気ヘツド帯磁補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935107A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4562829A (en) * | 1983-02-28 | 1986-01-07 | E. R. Squibb & Sons, Inc. | Strontium-rubidium infusion system |
-
1982
- 1982-08-23 JP JP14646282A patent/JPS5935107A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935107A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345169A (en) | Current measuring device | |
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| JPH0351118B2 (ja) | ||
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US6066987A (en) | Differential cascode magneto-resistance preamplifier with bias bypass | |
| JPS646402B2 (ja) | ||
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| US5717361A (en) | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage | |
| US4612513A (en) | Differential amplifier | |
| JPH0588563B2 (ja) | ||
| US4820995A (en) | Temperature stabilized RF detector | |
| US4884038A (en) | Transconductance amplifier with transformer coupled forward feed | |
| US4573019A (en) | Current mirror circuit | |
| US3433976A (en) | Parametric amplifier | |
| JPS5818715A (ja) | 電圧安定化回路 | |
| JP2544265B2 (ja) | 電流検出器 | |
| JP4014740B2 (ja) | 増幅回路 | |
| JPH077047B2 (ja) | 磁気検出装置 | |
| JP2509463Y2 (ja) | 差動増幅回路 | |
| JPH0137884B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS63202108A (ja) | カレントミラ−回路 | |
| JPH0478204A (ja) | 交流電力増幅装置 | |
| JPS5819149B2 (ja) | ホ−ル効果装置 |