Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS646511B2 - - Google Patents
[go: Go Back, main page]

JPS646511B2 - - Google Patents

Info

Publication number
JPS646511B2
JPS646511B2 JP56154520A JP15452081A JPS646511B2 JP S646511 B2 JPS646511 B2 JP S646511B2 JP 56154520 A JP56154520 A JP 56154520A JP 15452081 A JP15452081 A JP 15452081A JP S646511 B2 JPS646511 B2 JP S646511B2
Authority
JP
Japan
Prior art keywords
stroke
code
end point
point
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56154520A
Other languages
Japanese (ja)
Other versions
JPS5856080A (en
Inventor
Osamu Kato
Hiromichi Iwase
Shinichi Shimizu
Masumi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56154520A priority Critical patent/JPS5856080A/en
Publication of JPS5856080A publication Critical patent/JPS5856080A/en
Publication of JPS646511B2 publication Critical patent/JPS646511B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/40Extraction of image or video features
    • G06V10/44Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/457Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by analysing connectivity, e.g. edge linking, connected component analysis or slices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Character Input (AREA)
  • Processing Or Creating Images (AREA)

Description

【発明の詳細な説明】 本発明は線図形圧縮方式に関し、特にストロー
ク系列から構成される線図形において2本のスト
ロークが共有点あるいは共有線分を持ちかつ1本
のストロークとして表現できる場合にこの2本の
ストロークを1本のストロークにデータ圧縮する
ようにした線図形圧縮方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a line figure compression method, and particularly to a line figure compression method that is applied when two strokes have a common point or a common line segment and can be expressed as a single stroke in a line figure composed of a stroke series. The present invention relates to a line graphics compression method that compresses data from two strokes into one stroke.

例えば第1図イにおける第1ストロークI(始
点1→2→3→終点4)と第2ストローク(始
点A→B→C→終点D)の如き2本の線図形が存
在するとき、これを別々のストロークとして記憶
するよりも1本のストロークとして統合して記憶
する方が、点A、4のデータを省略できるので、
データ圧縮することができる。
For example, when there are two line figures such as the first stroke I (starting point 1 → 2 → 3 → ending point 4) and the second stroke (starting point A → B → C → ending point D) in Figure 1A, It is better to integrate and store the strokes as one stroke than to store them as separate strokes, since the data at points A and 4 can be omitted.
Data can be compressed.

従来、このような2本のストロークの統合処理
を行なう場合には、第1図ロに示す如く、2次元
平面状のメモリMを使用して、このメモリM上に
前記第1ストロークおよび第2ストロークを
展開してこの2次元平面上の「1」、「0」のパタ
ーンに変換する(図では黒点が各ストロークの存
在を示す「1」である)。それからこの「1」、
「0」のパターンよりこれを1本のストローク
(始点1→2→3→B→C→終点D)として再抽
出していた。そのために、これらのストロークの
存在範囲が広い場合には、このストロークの展開
に必要な2次元平面状のメモリMとしてその面積
が大きなものを必要とするために、このようなス
トロークの統合処理に際しては大量の2次元平面
領域をデータ処理装置のメモリ上に確保しなけれ
ばならず、このような図形処理を行なうとき他に
大きな影響を与え、データ処理効率が低下すると
いう欠点がある。
Conventionally, when performing such an integration process of two strokes, a two-dimensional planar memory M is used, as shown in FIG. The strokes are expanded and converted into a pattern of "1" and "0" on this two-dimensional plane (in the figure, the black dots are "1" indicating the existence of each stroke). Then this "1",
This was re-extracted from the pattern "0" as one stroke (starting point 1→2→3→B→C→end point D). Therefore, when these strokes exist in a wide range, a two-dimensional planar memory M necessary for developing these strokes requires a large area. This has the disadvantage that a large amount of two-dimensional planar area must be reserved in the memory of the data processing device, and when such graphic processing is performed, it has a large influence on other objects and data processing efficiency is reduced.

したがつて本発明の目的は、ストローク系列か
ら構成される線図形において連続する2ストロー
クが共有点あるいは共有線分を持ち、かつ1本の
ストロークとして表現し得る場合に、ストローク
をメモリ上に「1」、「0」のパターンに展開する
ことなく、2ストロークを1ストロークに統合し
てデータ圧縮する線図形圧縮方式を提供すること
にある。そしてこのために本発明における線図形
圧縮方式では、第1ストロークの端点セグメント
と第2ストロークの端点セグメントが一致するか
否かを検出する端点セグメント一致検出手段と、
前記第1ストロークの端点と前記第2ストローク
の端点が一致状態を検出する端点一致検出手段
と、前記第1ストロークおよび前記第2ストロー
クの端点セグメントの重複状態を検出する端点セ
グメント重複状態検出手段と、前記各検出手段の
検出状態に応じて前記第1ストロークと前記第2
ストロークとの統合態様を指示する統合制御手段
と、この統合制御手段から出力された統合制御信
号にもとづき前記第1ストロークと前記第2スト
ロークを統合する統合手段を設け、これにより前
記第1ストロークと前記第2ストロークを統合す
るようにしたことを特徴とする。
Therefore, an object of the present invention is to store strokes in a memory when two consecutive strokes have a common point or a common line segment in a line figure composed of a stroke series and can be expressed as one stroke. To provide a line graphics compression method that compresses data by integrating two strokes into one stroke without expanding into a pattern of "1" and "0". For this purpose, the line figure compression method of the present invention includes an end point segment coincidence detection means for detecting whether the end point segments of the first stroke and the end point segments of the second stroke match;
end point coincidence detection means for detecting a state in which the end points of the first stroke and the end points of the second stroke match; and end point segment overlap state detection means for detecting a state in which end point segments of the first stroke and the second stroke overlap. , the first stroke and the second stroke according to the detection state of each of the detection means.
An integrated control means for instructing a manner of integration with the stroke, and an integrated means for integrating the first stroke and the second stroke based on an integrated control signal output from the integrated control means, whereby the first stroke and the second stroke are integrated. The present invention is characterized in that the second strokes are integrated.

本発明を一実施例にもとづき詳述するに先立
ち、その原理について説明する。
Before describing the present invention in detail based on one embodiment, the principle thereof will be explained.

本発明では連続する2本のストロークの端点の
重複関係をコード化し、重複する場合はこのコー
ド情報に基づいて2本のストロークを1本のスト
ロークに統合してデータ圧縮するようにしたもの
である。そのために前記重複関係をコード化し、
それから重複コードの種類に対してストローク対
の統合処理を行なうものである。次にこのための
ストローク対重複コードの作成と、ストロー
ク対の統合について第2図および第3図を参照し
つつ説明する。
In the present invention, the overlapping relationship between the end points of two consecutive strokes is coded, and when there is overlap, the two strokes are combined into one stroke based on this code information and data compression is performed. . To this end, the overlapping relationship is encoded,
Then, stroke pair integration processing is performed for the types of duplicated chords. Next, the creation of stroke pair duplication codes for this purpose and the integration of stroke pairs will be explained with reference to FIGS. 2 and 3.

ストローク対重複コードの作成 2本のストローク(ストロークは方向付の座
標点系列)の状態に応じて、その端点(始点お
よび終点)間の重複関係が第2図のコード1〜
8、0に示すように9種類に分類することがで
きる。それでこれらの状態に応じてストローク
対重複コードを作成する。ここで、第1ストロ
ークの始点をS1、2番目の点(屈折点)をS1′、
終点をE1、終点の1つ前の点をE1′とし、また
この(S1,S1′)から構成される直線をlS 1とし
(E1,E1′)から構成される直線をlE 1とする。同
様に第2ストロークに対してもS2,S2′,E2
E2′およびlS 2,lE 2を定義する。
Creating stroke pair overlap codes Depending on the state of two strokes (a stroke is a series of coordinate points with direction), the overlap relationship between their end points (starting point and ending point) is determined by codes 1 to 1 in Figure 2.
It can be classified into nine types as shown in 8.0. So create stroke vs. overlap code depending on these conditions. Here, the starting point of the first stroke is S 1 , the second point (inflection point) is S 1 ',
Let the end point be E 1 , the point before the end point be E 1 ′, and let the straight line composed of this (S 1 , S 1 ′) be l S 1 and composed of (E 1 , E 1 ′) Let the straight line be l E 1 . Similarly, for the second stroke, S 2 , S 2 ′, E 2 ,
Define E 2 ′ and l S 2 , l E 2 .

そして、第2図の最上部第1番目の線形例に
示すように、第1ストロークの終点E1と第2
ストロークの始点S2とが一致し、かつ第1スト
ロークのlE 1と第2ストロークのlS 2とが不一致
(lE 1≠lS 2)のとき、つまりlE 1とlS 2が重合しないと
きストローク対重複コードINとしてIN=1を
付与する。同様に第2番目の線形例のように、
第1ストロークの終点E1と第2ストロークの
終点E2とが一致し、かつ第1ストロークのlE 1
第2ストロークのlE 2が不一致のときはストロー
ク対重複コードINとしてIN=2を付与する。
そして第5番目の線形例のように、第1ストロ
ークのlE 1と第2ストロークのlS 2とが一致し、第
1ストロークの終点E1が点(S2,S2′)間にあ
りかつ点(E1′,S2′)間にあるとともに第2ス
トロークの始点S2が点(E1′,E1)間にありか
つ点(E1′,S2′)間にあるときはストローク対
重複コードINとしてIN=5を付与する。また
第6番目の線形例のように、第1ストロークの
lE 1と第2ストロークのlE 2とが一致し、第1スト
ロークの終点E1が点(E2,E2′)間にありかつ
点(E1′,E2′)間にあるとともに第2ストロー
クの終点E2が点(E1,E1′)間にありかつ点
(E1′,E2′)間にあるときはストローク対重複
コードINとしてIN=6を付与する。このよう
にして第2図に示す如く、線形例1〜4に示す
ような状態で始点あるいは終点が一致するとき
にはストローク重複対コードIN1〜4を付与す
る。そして線形例5〜8に示すような状態で重
複線分部分が存在する場合には重複対コード
IN5〜8を付与する。しかしながらその他の場
合には重複関係はないものとしてストローク重
複対コードIN0を付与する。このその他の場合
の例として、線分の一部が一致する例もあり、
線形例8に示すようにlS 1とlS 2が一致する場合も
ある。しかしこの場合は、第3図イに示す如
く、本来は統合することができない第1ストロ
ークと第2ストロークとがそのスタート部
分で重合関係にあるということであり統合でき
ないものとした。勿論、第3図ロのように、統
合できない第1ストロークと第2ストローク
の一部が重合関係にある場合も、このその他
の例に含まれ、ストローク対重複コードとして
は重複関係にないことを示すIN=0が付与さ
れることになる。
Then, as shown in the first linear example at the top of Fig. 2, the end point E 1 of the first stroke and the second
When the starting point S 2 of the stroke matches, and l E 1 of the first stroke and l S 2 of the second stroke do not match (l E 1 ≠ l S 2 ), that is, l E 1 and l S 2 are When there is no overlap, IN=1 is assigned as the stroke pair overlap code IN. Similarly, as in the second linear example,
If the end point E 1 of the first stroke and the end point E 2 of the second stroke match, and the l E 1 of the first stroke and l E 2 of the second stroke do not match, the stroke pair duplication code IN is IN = 2. Grant.
Then, as in the fifth linear example, l E 1 of the first stroke and l S 2 of the second stroke coincide, and the end point E 1 of the first stroke is between the points (S 2 , S 2 ′). The starting point S 2 of the second stroke is between the points (E 1 , E 1 ) and between the points (E 1 ′, S 2 ′). In this case, IN=5 is assigned as the stroke pair duplication code IN. Also, as in the sixth linear example, the first stroke
l E 1 and l E 2 of the second stroke match, and the end point E 1 of the first stroke is between the points (E 2 , E 2 ′) and between the points (E 1 ′, E 2 ′) In addition, when the end point E 2 of the second stroke is between the points (E 1 , E 1 ′) and between the points (E 1 ′, E 2 ′), IN=6 is assigned as the stroke pair overlap code IN. In this way, as shown in FIG. 2, when the start points or end points match in the states shown in linear examples 1 to 4, stroke overlap pair codes IN1 to IN4 are assigned. Then, if there is an overlapping line segment part in the state shown in linear examples 5 to 8, the overlapping pair code is
Give IN5-8. However, in other cases, it is assumed that there is no overlapping relationship and a stroke overlapping pair code IN0 is assigned. As an example of this other case, there are also cases where part of the line segments match,
As shown in linear example 8, l S 1 and l S 2 may match. However, in this case, as shown in FIG. 3A, the first stroke and the second stroke, which should not originally be integrated, are in an overlapping relationship at their starting portions, so they cannot be integrated. Of course, as shown in Figure 3 (b), cases where the first stroke and part of the second stroke that cannot be integrated are in an overlapping relationship are also included in this other example, and it is assumed that there is no overlapping relationship as a stroke pair overlapping code. IN=0 will be assigned.

ストローク対の統合 ストローク対重複コードINが0以外の場合
には、統合可能なストローク対であるので、第
4図に示す統合規則によりストローク対重複コ
ード毎に統合ストロークを作成してデータ圧縮
を行なう。
Integration of stroke pairs If the stroke pair duplicate code IN is other than 0, it is a stroke pair that can be combined, so data compression is performed by creating an integrated stroke for each stroke pair duplicate code according to the consolidation rule shown in Figure 4. .

例えば線形例1の場合には第1ストロークの
終点E1と第2ストロークの始点S2が一致する
ものであるが、第2ストロークの始点S2を省略
して統合規則に示す如く(S1,…,E1,S2′,
…,E2)としてこの統合した新ストロークを
作成する。これによりストローク対重複コード
INが1の場合には始点S2の分だけデータ圧縮
を行なうことができる。また線形例2の場合に
は、第1ストロークの終点E1と第2ストロー
クの終点E2が一致するものであるが、第1ス
トロークの終点E1を省略して統合規則に示す
如く(S2…E2,E1′…S1)としてこの新らしい
統合ストロークを作成する。かくしてストロー
ク対重複コードIN2の場合には、終点E1の分だ
けデータ圧縮できる。そして線形例5の場合に
は、第1ストロークの終点E1と第2ストロー
クの始点S2を省略して新らしい統合ストローク
を(S1…E1′,S2′…E2)として作成するので、
ストローク対重複コードINが5の場合にはこ
のE1とS2のデータ圧縮を行なうことができる。
このようにしてストローク対重複コードINが
IN=1〜4として表わされる始点あるいは終
点が一致するときは点1つだけ圧縮でき、また
コード5〜8として表わされるときは点2つだ
けデータ圧縮することができる。
For example, in the case of linear example 1, the end point E 1 of the first stroke and the start point S 2 of the second stroke coincide, but the start point S 2 of the second stroke is omitted and as shown in the integration rule (S 1 ,…,E 1 ,S 2 ′,
..., E 2 ) to create a new integrated stroke. This results in strokes vs. duplicate code
When IN is 1, data compression can be performed for the starting point S2 . In addition, in the case of linear example 2, the end point E 1 of the first stroke and the end point E 2 of the second stroke coincide, but the end point E 1 of the first stroke is omitted and as shown in the integration rule (S 2 ...E 2 , E 1 ′...S 1 ) to create this new integrated stroke. Thus, in the case of the stroke pair duplication code IN2, data can be compressed by the end point E1 . In the case of linear example 5, the end point E 1 of the first stroke and the start point S 2 of the second stroke are omitted and a new integrated stroke is created as (S 1 ...E 1 ′, S 2 ′ ...E 2 ) So,
When the stroke pair duplication code IN is 5, data compression of E 1 and S 2 can be performed.
In this way the stroke vs. duplicate code IN is
When the starting points or ending points expressed as IN=1 to 4 match, only one point can be compressed, and when expressed as codes 5 to 8, only two points can be compressed.

一般的に第1ストロークを(S1,S1′…E1′,
E1) よりなるn1点で示し、 第2ストロークを(S2,S2′…E2′,
E2) よりなるn2点で示し、 統合ストロークを(a1,a2…ao
よりなるn点で示す とき、前記IN=1〜4ではn=(n1+n2−1)
となり 前記IN=5〜8ではn=(n1+n2−2)
となり、 そのストローク対重複コードの種類により座
標点を1点あるいは2点削除することが可能
で、データ圧縮されたストロークを得ることが
できる。
Generally, the first stroke is (S 1 , S 1 ′…E 1 ′,
E 1 ), and the second stroke is represented by (S 2 , S 2 ′...E 2 ′,
E 2 ) is represented by n 2 points, and the integrated stroke is (a 1 , a 2 …a o )
When represented by n points, n = (n 1 + n 2 -1) for IN = 1 to 4
Therefore, for IN=5 to 8, n=(n 1 + n 2 -2)
Depending on the type of stroke-to-duplicate code, it is possible to delete one or two coordinate points and obtain a data-compressed stroke.

次に前記の如きデータ圧縮を行なうための本発
明の一実施例を第5図および第6図にもとづき説
明する。
Next, an embodiment of the present invention for performing data compression as described above will be explained based on FIGS. 5 and 6.

第5図イはストローク対重複コード生成回路の
一例、第5図ロはその動作状態説明図、第6図は
ストロークの統合回路の一例である。
FIG. 5A is an example of a stroke pair duplication code generation circuit, FIG. 5B is an explanatory diagram of its operating state, and FIG. 6 is an example of a stroke integration circuit.

第5図イにおいて、1は1端点セグメント方程
式パラメータ計算回路であつて、第1ストローク
1の始点S1、第2番目の点S1′、終点の1つ手前
の点E1′および終点E1にもとづき、端点セグメン
トlS 1およびlE 1の方程式を算出し、これらの各直線
のパラメータを計算するものである。2は第2端
点セグメント方程式パラメータ計算回路であつ
て、第2ストローク$2の始点S2、第2番目の点
S2′、終点の1つ手前の点E2′および終点E2にもと
づき、端点セグメントlS 2およびlE 2の方程式を算出
し、これらの各直線のパラメータを計算するもの
である。
In FIG. 5A, 1 is a one-end point segment equation parameter calculation circuit, which calculates the starting point S 1 of the first stroke $ 1 , the second point S 1 ′, the point E 1 ′ one place before the end point, and the end point. Based on E 1 , the equations of the endpoint segments l S 1 and l E 1 are calculated, and the parameters of each of these straight lines are calculated. 2 is a second end point segment equation parameter calculation circuit, which calculates the starting point S 2 of the second stroke $ 2 and the second point
Based on S 2 ′, the point E 2 ′ just before the end point, and the end point E 2 , the equations of the end point segments l S 2 and l E 2 are calculated, and the parameters of each of these straight lines are calculated.

3は方程式一致検出回路であり、前記第1端点
セグメント方程式パラメータ計算回路1により算
出された端点セグメントlS 1,lE 1の各方程式と、前
記第2端点セグメント方程式パラメータ計算回路
2により算出された端点セグメントlS 2,lE 2の各方
程式とを比較してこれらの各端点セグメントが一
致するものか否かを検出し、一致不一致の状態に
応じて下記のコードLを出力するものである。
(なおこのコードLは第2図および第4図に示す
ストローク対重複コードINに対応することに注
意されたい。) lE 1=lS 2のとき コードL=5 lE 1=lE 2のとき コードL=6 lS 1=lS 2のとき コードL=7 lS 1=lE 2のとき コードL=8 上記のいずれでもないときコードL=0 4は端点一致検出回路であつて、2組の端点
(S1,E1)、(S2,E2)の一致関係を検出するもの
であつて、その一致不一致状態に応じて下記のコ
ードPを出力するものである。(なおこのコード
Pは第2図および第4図に示すストローク対重複
コードINに対応することに注意されたい。) E1=S2 のとき コードP=1 E1=E2 のとき コードP=2 S1=S2 のとき コードP=3 S1=E2 のとき コードP=4 上記のいずれでもないときコードP=0 5は端点セグメント重複検出回路であつて、端
点セグメントlS 1,lE 1を構成する各点S1,S1′,E1′,
E1と、端点セグメントlS 2,lE 2を構成する各点S2
S2′,E2′,E2との関係に応じて次のコードSを出
力するものである。(なおこのコードSは第2図
に示すストローク対重複コードINに対応するも
の、したがつて第4図のそれらにも対応するもの
であることに注意されたい。) E1は(S2,S2′)の間かつ(E1′,S2′)の間に
あり、かつ S2は(E1′,E1)の間かつ(E1′,S2′)の間
にあるとき コードS=5 E1は(E2,E2′)の間かつ(E1′,S2′)の間
にあり、かつ E2は(E1,E1′)の間かつ(E1′,E2′)の間
にあるとき コードS=6 S1は(S2,S2′)の間かつ(S1′,S2′)の間に
あり、かつ S2は(S1,S1′)の間かつ(S1′,S2′)の間に
あるとき コードS=7 S1は(E2,E2′)の間かつ(S1′,E2′)の間
にあり、かつ E2は(S1,S1′)の間かつ(S1′,E2′)の間に
あるとき コードS=8 上記のいずれでもないとき コード=0 6は前記方程式一致検出回路3、端点一致検出
回路4および端点セグメント重複検出回路5より
それぞれ出力される前記コードL、コードPおよ
びコードSにもとづき第1ストローク$1および
第2ストローク$2が統合できるものか否かを識
別し、統合できる場合には前記第2図および第4
図に示されるいずれのものかを判定してそれに応
じたストローク対重複コードを出力するものであ
る。この場合、コードL=コードSの場合には、
前記線形例5〜8に相当するものであり、ストロ
ーク対重複コードINとしてコードLを出力する
(すなわちストローク対重複コードIN=コード
L)。そして、コードL=0の場合でかつコード
Pが1〜4の場合には、前記線形例1〜4に相当
するものであり、ストローク対重複コードINと
してコードPを出力する(すなわちストローク対
重複コードIN=コードP)。それ以外の場合には
これらの2つのストロークは統合できないものと
してストローク対重複コードINとして0を出力
する。この第5図イのコード統合回路6における
前記動作状態は第5図ロによりまとめて図示され
る。
3 is an equation coincidence detection circuit, which detects each equation of the endpoint segments l S 1 and l E 1 calculated by the first endpoint segment equation parameter calculation circuit 1 and the equations calculated by the second endpoint segment equation parameter calculation circuit 2. It compares the equations of the end point segments l S 2 and l E 2 to detect whether these end point segments match or not, and outputs the following code L depending on the state of match or mismatch. be.
(Note that this code L corresponds to the stroke pair overlap code IN shown in Figures 2 and 4.) When l E 1 = l S 2 Code L = 5 l E 1 = l E 2 When code L = 6 When l S 1 = l S 2 Code L = 7 When l S 1 = l E 2 Code L = 8 When none of the above, code L = 0 4 is an end point coincidence detection circuit. This detects the matching relationship between the two sets of end points (S 1 , E 1 ) and (S 2 , E 2 ), and outputs the following code P depending on the matching/mismatching state. (Note that this code P corresponds to the stroke pair overlap code IN shown in Figures 2 and 4.) When E 1 = S 2 Code P = 1 When E 1 = E 2 Code P = 2 When S 1 = S 2 Code P = 3 When S 1 = E 2 Code P = 4 When none of the above, code P = 0 5 is an end point segment duplication detection circuit, and the end point segment l S 1 , l Each point S 1 , S 1 ′, E 1 ′,
E 1 and each point S 2 , which constitutes the end point segment l S 2 , l E 2 ,
The following code S is output depending on the relationship with S 2 ′, E 2 ′, and E 2 . (Note that this code S corresponds to the stroke pair overlap code IN shown in Figure 2, and therefore also to those in Figure 4.) E 1 is (S 2 , S 2 ′) and (E 1 ′, S 2 ′), and S 2 is between (E 1 ′, E 1 ) and (E 1 ′, S 2 ′) Code S=5 E 1 is between (E 2 , E 2 ′) and (E 1 ′, S 2 ′), and E 2 is between (E 1 , E 1 ′) and (E 1 ′, E 2 ′), then code S=6 S 1 is between (S 2 , S 2 ′) and (S 1 ′, S 2 ′), and S 2 is (S 1 , S 1 ′) and between (S 1 ′, S 2 ′) Code S=7 S 1 is between (E 2 , E 2 ′) and between (S 1 ′, E 2 ′) and E 2 is between (S 1 , S 1 ′) and (S 1 ′, E 2 ′) Code S = 8 If none of the above Code = 0 6 is the above equation Whether or not the first stroke $1 and the second stroke $ 2 can be integrated based on the code L, code P, and code S output from the match detection circuit 3, end point match detection circuit 4, and end point segment duplication detection circuit 5 , respectively. If it is possible to identify and integrate the
It determines which one is shown in the figure and outputs a corresponding stroke pair overlap code. In this case, if code L=code S,
This corresponds to linear examples 5 to 8 above, and outputs code L as the stroke pair overlap code IN (that is, stroke pair overlap code IN=code L). When code L=0 and code P is 1 to 4, this corresponds to linear examples 1 to 4, and code P is output as the stroke vs. overlap code IN (i.e., stroke vs. overlap code IN). Code IN = Code P). In other cases, these two strokes cannot be integrated, and 0 is output as the stroke pair overlap code IN. The operating states of the code integration circuit 6 of FIG. 5A are collectively illustrated in FIG. 5B.

第6図において、7は第1ストローク再配列回
路であつて、第1ストローク$1の各点(S1
S1′…E1′,E1)が伝達されている。そしてこの各
点の状態が前記統合回路6から出力されたストロ
ーク対重複コードINに対して第1ストロークの
重複点を削除し、順序を再配列するものである。
例えばストローク対重複コードIN=2が印加さ
れる場合には、第1ストローク$1の終点E1を削
除し、かつ第1ストロークの始点S1が新しい統合
ストローク$の終点となるため、その配列を第4
図に示す統合規則の( )内の後半に示す如く再
配列する必要がある。それ故、この第1ストロー
ク$1=(S1,S1′…E1′,E1)をストローク$1′=
(E1′,…S1′,S)(ここでSは統合ストロークの
終点となるために最後に配列される)に変換す
る。同様にストローク対重複コードIN=6が伝
達される場合も第1ストローク$1はその終点E1
が削除され、その配列が変更されるものである。
In FIG. 6, 7 is a first stroke rearrangement circuit, and each point (S 1 , S 1 ,
S 1 ′…E 1 ′, E 1 ) are being transmitted. The state of each point is used to delete the overlapping points of the first stroke from the stroke pair overlapping code IN outputted from the integration circuit 6 and rearrange the order.
For example, if the stroke pair overlap code IN=2 is applied, the end point E 1 of the first stroke $ 1 is deleted, and the start point S 1 of the first stroke becomes the end point of the new integrated stroke $, so the array The fourth
It is necessary to rearrange the integration rules as shown in the latter half of the ( ) in the figure. Therefore, this first stroke $ 1 = (S 1 , S 1 ′...E 1 ′, E 1 ) is defined as stroke $ 1 ′=
(E 1 ′,...S 1 ′, S) (here, S is arranged last because it is the end point of the integrated stroke). Similarly, when the stroke pair overlap code IN=6 is transmitted, the first stroke $ 1 is its end point E 1
is deleted and its array is changed.

8は第2ストローク再配列回路であつて、第2
ストローク$2の各点(S2,S2′…E2′,E2)が伝
達されている。そしてこの各点の状態が前記統合
回路6から出力されたストローク対重複コード
INに対して第2ストロークの重複点を削除し、
順序を再配列してストローク$2′に変換するもの
であり、前記第1ストローク再配列回路7と同様
な動作を行なうものである。
8 is a second stroke rearrangement circuit;
Each point (S 2 , S 2 ′...E 2 ′, E 2 ) of stroke $ 2 is being transmitted. The state of each point is the stroke pair overlap code output from the integrated circuit 6.
Delete the duplicate point of the second stroke for IN,
It rearranges the order and converts it into a stroke $ 2 ', and performs the same operation as the first stroke rearrangement circuit 7.

9はストローク結合回路であつて前記第1スト
ローク再配列回路7および第2ストローク再配列
回路8から出力されるストローク$1′,$2′をス
トローク対重複コードINにもとづき結合して、
第4図の統合規則の如く、各点を配列して統合ス
トロークとして出力するものである。例えばスト
ローク対重複コードIN2の場合には、第2ストロ
ーク$2の再配列変換されたストローク$2′が始
点側となり、第1ストローク$1の削除変換され
たストローク$1′が終点側となるので、第4図に
示す如き状態でストローク結合回路9から各点が
出力される。またストローク対重複コードIN5の
場合には、第1ストローク$1から終点E1が削除
され、第2ストローク$2から始点S2が削除され
た前記第1ストローク配列回路7および第2スト
ローク配列回路8からの変換されたストローク$
1′,$2′が、ストローク$1′が始点側に、ストロー
ク$2′が終点側になるように各点が統合ストロー
クとしてストローク結合回路9から出力されるこ
とになる。そして第4図から明らかな如く、第1
ストローク再配列回路7および第2ストローク再
配列回路8から伝達された変換されたストローク
1,$2は、ストローク対重複コードINが奇数
および偶数に応じてストローク結合回路9から統
合ストローク$として下記の如く結合、出力され
る。
9 is a stroke combination circuit which combines the strokes $ 1 ' and $ 2 ' output from the first stroke rearrangement circuit 7 and the second stroke rearrangement circuit 8 based on the stroke pair duplication code IN,
As shown in the integration rule shown in FIG. 4, each point is arranged and output as an integrated stroke. For example, in the case of stroke pair duplication code IN2, the rearranged stroke $ 2 ' of the second stroke $ 2 becomes the start point side, and the deleted stroke $ 1 ' of the first stroke $ 1 becomes the end point side. Therefore, each point is output from the stroke coupling circuit 9 in a state as shown in FIG. Further, in the case of stroke pair duplication code IN5, the first stroke array circuit 7 and the second stroke array circuit delete the end point E1 from the first stroke $ 1 and delete the start point S2 from the second stroke $2. Converted stroke from 8$
1 ' and $ 2 ' are output from the stroke coupling circuit 9 as an integrated stroke such that the stroke $ 1 ' is on the starting point side and the stroke $ 2 ' is on the end point side. As is clear from Figure 4, the first
The converted strokes $ 1 , $ 2 transmitted from the stroke reordering circuit 7 and the second stroke reordering circuit 8 are outputted from the stroke combination circuit 9 as an integrated stroke $ according to whether the stroke pair duplication code IN is odd or even. It is combined and output as shown below.

ストローク対重複コードINが奇数のとき$
=($1′,$2′) ストローク対重複コードINが偶数のとき$
=($2′,$1′) である。
Stroke vs. Duplicate Code When IN is an odd number $
= ($ 1 ′, $ 2 ′) Stroke versus duplicate code $ when IN is even number
= ($ 2 ′, $ 1 ′).

次に第5図および第6図の動作について第2
図、第4図を参照しつつ説明する。
Next, we will discuss the operations in Figures 5 and 6.
This will be explained with reference to FIGS.

(1) 第5図において統合処理されるべき第1スト
ローク$1が第1端点セグメント方程式パラメ
ータ計算回路1に印加され、また第2ストロー
ク$2が第2端点セグメント方程式パラメータ
計算回路2に印加され、それぞれ端点セグメン
トlS 1,lE 1,lS 2,lE 2の各方程式が求められる。そし
てこれらの各方程式が方程式一致検出回路3に
伝達されてそれらの各パラメータの比較により
各方程式の一致、不一致が求められ、これに応
じてコードLが求められる。このとき第1スト
ローク$1と第2ストローク$2が第2図の線形
例5に示す状態の場合には、lE 1=lS 2でありコー
ドL=5が出力される。
(1) In FIG. 5, the first stroke $ 1 to be integrated is applied to the first endpoint segment equation parameter calculation circuit 1, and the second stroke $ 2 is applied to the second endpoint segment equation parameter calculation circuit 2. , the equations for the endpoint segments l S 1 , l E 1 , l S 2 , l E 2 are determined, respectively. Then, each of these equations is transmitted to the equation coincidence detection circuit 3, and the coincidence or mismatch of each equation is determined by comparing each of these parameters, and the code L is determined accordingly. At this time, when the first stroke $ 1 and the second stroke $ 2 are in the state shown in linear example 5 in FIG. 2, l E 1 =l S 2 and code L=5 is output.

(2) また前記第1ストローク$1の始点S1、終点
E1および前記第2ストローク$2の始点S2およ
び終点E2はそれぞれ端点一致検出回路4に印
加されこれらの一致、不一致が検出されるが、
この場合にはいずれも不一致なのでコードP=
0が出力される。
(2) Also, the starting point S 1 and the ending point of the first stroke $ 1
E 1 and the start point S 2 and end point E 2 of the second stroke $ 2 are respectively applied to the end point coincidence detection circuit 4, and their coincidence or mismatch is detected.
In this case, the code P=
0 is output.

(3) しかも前記第1ストローク$1の始点S1、始
点の次の点S1′、終点の手前の点E1′および終点
E1と、第2ストローク$2の同じくS2,S2′,
E2′,E2の各点が端点セグメント重複検出回路
5に印加され、各点の位置関係にもとづづき前
記の如きコードSが作成される。そしてこの場
合には第1ストローク$1の端点セグメントlE 1
と第2ストローク$2の端点セグメントlS 2が第
2図の線形例5に示す状態にあるので、コード
S=5が出力される。
(3) Moreover, the starting point S 1 of the first stroke $ 1 , the next point S 1 ′ after the starting point, the point E 1 ′ before the ending point, and the ending point
E 1 and the second stroke $ 2 also S 2 , S 2 ′,
Each of the points E 2 ' and E 2 is applied to the end point segment duplication detection circuit 5, and the code S as described above is created based on the positional relationship of each point. And in this case the end point segment l E 1 of the first stroke $ 1
Since the end point segment l S 2 of the second stroke $ 2 is in the state shown in linear example 5 in FIG. 2, the code S=5 is output.

(4) そしてこれらのコードL=5、コードP=
0、コードS=5がコード統合回路6に伝達さ
れ、その結果ストローク対重複コードIN=5
が出力され、これが第6図の第1ストローク再
配列回路7、第2ストローク再配列回路8およ
びストローク結合回路9に伝達される。
(4) And these code L=5, code P=
0, code S=5 is transmitted to the code integration circuit 6, resulting in stroke versus duplicate code IN=5
is output and transmitted to the first stroke rearrangement circuit 7, second stroke rearrangement circuit 8, and stroke combination circuit 9 in FIG.

(5) ところで第1ストローク再配列回路7には第
1ストローク$1が入力され、また第2ストロ
ーク再配列回路8には第2ストローク$1が入
力されているので、第4図の統合規則により、
第1ストローク$1はその終点E1が削除された
ストローク$1′となつて第1ストローク再配列
回路7から出力され、第2ストローク$2はそ
の始点S2が削除されたストローク$2′となつて
第2ストローク再配列回路8から出力される。
そしてこれらのストローク$1′,$2′がストロ
ーク結合回路9に入力され、第4図の統合規則
に示す如く(S1…E1′,S2′…E2)の形に配列さ
れて統合ストローク$として出力される。この
ようにして第1ストローク$1の終点E1と第2
ストローク$2と始点S2とが削除されて圧縮さ
れた新らしいストロークを得ることができる。
(5) By the way, since the first stroke $1 is input to the first stroke rearrangement circuit 7 and the second stroke $ 1 is input to the second stroke rearrangement circuit 8 , the integration rule in FIG. According to
The first stroke $ 1 is output from the first stroke rearrangement circuit 7 as a stroke $ 1 ′ with its end point E 1 deleted, and the second stroke $ 2 is a stroke $ 2 ′ with its start point S 2 deleted. This is output from the second stroke rearrangement circuit 8.
These strokes $ 1 ′, $ 2 ′ are input to the stroke combination circuit 9, and are arranged in the form (S 1 ...E 1 ′, S 2 ′ ...E 2 ) as shown in the integration rule in Figure 4. Output as integrated stroke $. In this way, the end point E 1 of the first stroke $ 1 and the second
Stroke $ 2 and starting point S2 are deleted to obtain a new compressed stroke.

以上説明の如く、結局本発明によれば連続する
2つのストロークについて端点間の重複関係を表
現する重複コードを作成し、重複関係が存在する
場合は重複コードに応じて重複点を除外して、2
つのストロークを1ストロークにデータ圧縮する
ことができる。したがつて本発明によれば、スト
ロークを統合するためにメモリ上にストロークの
パターンを展開することなく統合することができ
るので、メモリの専有度を大幅に節約することが
でき、他の処理にメモリを使用させることがで
き、その結果データ処理効率をはるかに向上させ
ることができる。
As explained above, according to the present invention, an overlapping code expressing the overlapping relationship between end points of two consecutive strokes is created, and when an overlapping relationship exists, the overlapping point is excluded according to the overlapping code, 2
Data can be compressed from two strokes into one stroke. Therefore, according to the present invention, it is possible to integrate stroke patterns without developing them in memory, so that memory occupancy can be greatly reduced, and it is freed up for other processing. Memory can be used more efficiently, resulting in much more efficient data processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のストロークの統合処理説明図、
第2図〜第4図は本発明の動作状態説明図、第5
図イは本発明におけるストローク対重複コード生
成回路の一例、第5図ロはその動作状態説明図、
第6図は本発明のストローク統合回路の一例を示
す。 図中、1は第1端点セグメント方程式パラメー
タ計算回路、2は第2端点セグメント方程式パラ
メータ計算回路、3は方程式一致検出回路、4は
端点一致検出回路、5は端点セグメント重複検出
回路、6はコード統合回路、7は第1ストローク
再配列回路、8は第2ストローク再配列回路、9
はストローク結合回路をそれぞれ示す。
Figure 1 is an explanatory diagram of conventional stroke integration processing;
Figures 2 to 4 are explanatory diagrams of the operating state of the present invention;
Figure A is an example of the stroke pair duplication code generation circuit in the present invention, Figure 5B is an explanatory diagram of its operating state,
FIG. 6 shows an example of the stroke integration circuit of the present invention. In the figure, 1 is a first end point segment equation parameter calculation circuit, 2 is a second end point segment equation parameter calculation circuit, 3 is an equation match detection circuit, 4 is an end point match detection circuit, 5 is an end point segment duplication detection circuit, and 6 is a code. integrated circuit, 7 is a first stroke reordering circuit, 8 is a second stroke reordering circuit, 9
indicate stroke coupling circuits, respectively.

Claims (1)

【特許請求の範囲】[Claims] 1 第1ストロークの端点セグメントと第2スト
ロークの端点セグメントが一致するか否かを検出
する端点セグメント一致検出手段と、前記第1ス
トロークの端点と前記第2ストロークの端点が一
致状態を検出する端点一致検出手段と、前記第1
ストロークおよび前記第2ストロークの端点セグ
メントの重複状態を検出する端点セグメント重複
状態検出手段と、前記各検出手段の検出状態に応
じて前記第1ストロークと前記第2ストロークと
の統合態様を指示する統合制御手段と、この統合
制御手段から出力された統合制御信号にもとづき
前記第1ストロークと前記第2ストロークを統合
する統合手段を設け、これにより前記第1ストロ
ークと前記第2ストロークを統合するようにした
ことを特徴とする線図形圧縮方式。
1 End point segment coincidence detection means for detecting whether an end point segment of a first stroke and an end point segment of a second stroke match; and an end point for detecting a state where the end point of the first stroke and the end point of the second stroke match. a coincidence detection means; and the first
end point segment overlapping state detection means for detecting an overlapping state of end point segments of a stroke and the second stroke; and integration for instructing an integration mode of the first stroke and the second stroke according to the detection state of each of the detection means. A control means and an integration means for integrating the first stroke and the second stroke based on an integrated control signal output from the integrated control means, thereby integrating the first stroke and the second stroke. This is a line graphics compression method that is characterized by the following.
JP56154520A 1981-09-29 1981-09-29 Line pattern compression system Granted JPS5856080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56154520A JPS5856080A (en) 1981-09-29 1981-09-29 Line pattern compression system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56154520A JPS5856080A (en) 1981-09-29 1981-09-29 Line pattern compression system

Publications (2)

Publication Number Publication Date
JPS5856080A JPS5856080A (en) 1983-04-02
JPS646511B2 true JPS646511B2 (en) 1989-02-03

Family

ID=15586045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56154520A Granted JPS5856080A (en) 1981-09-29 1981-09-29 Line pattern compression system

Country Status (1)

Country Link
JP (1) JPS5856080A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218907A (en) * 1989-02-20 1990-08-31 Kiyuu I:Kk Method and apparatus for observing inner state of main line of sewage work

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015774A (en) * 1983-07-07 1985-01-26 Fujitsu Ltd Recognizing method of linearity
JPS61136183A (en) * 1984-11-21 1986-06-24 Sumitomo Rubber Ind Ltd Picture data processor
JPH0766441B2 (en) * 1986-09-03 1995-07-19 富士通株式会社 Line drawing input device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1517870A (en) * 1976-12-20 1978-07-12 Ibm Apparatus for producing vectors from raster scanned data
JPS6019547B2 (en) * 1978-05-31 1985-05-16 富士通株式会社 Segment pair connection code generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218907A (en) * 1989-02-20 1990-08-31 Kiyuu I:Kk Method and apparatus for observing inner state of main line of sewage work

Also Published As

Publication number Publication date
JPS5856080A (en) 1983-04-02

Similar Documents

Publication Publication Date Title
JPS646511B2 (en)
Schaefer et al. Algorithms for normal curves and surfaces
JP2002209114A (en) Color conversion table storage method and image processing apparatus
JP3111958B2 (en) Encoding apparatus and encoding method using pattern encoding
JPS59189471A (en) Wiring route searching system
JPH0325827B2 (en)
JPS61208585A (en) Data compression method for two-dimensional line images
JPS5816666B2 (en) Redundancy reduction coding transmission method
JPH0123034B2 (en)
JPH06119448A (en) Image processing method
JPH09181610A (en) Pattern compression method and device
JPH0210472B2 (en)
JP2861816B2 (en) Pattern recognition dictionary generation device and pattern recognition device
JPS58129531A (en) character processing device
EP1532572A1 (en) Method of encoding lines
JPS6290784A (en) Line image approximation circuit
JPH0614337B2 (en) How to change the shape model
JPS6219976A (en) Compressing system for quantity of pattern information
JPH0488481A (en) Detecting method for symbol candidate area
CN120973650A (en) Method and apparatus for logical comparison of application software in nuclear safety grade DCS system engineering
JPS5930313B2 (en) Connected pattern extraction device
JPS62127989A (en) System for detecting position corresponding to graphic pattern
JPS6256552B2 (en)
JPH01295345A (en) Compression/expansion device for character string data
JPH04195686A (en) area dividing device