Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS646593B2 - - Google Patents
[go: Go Back, main page]

JPS646593B2 - - Google Patents

Info

Publication number
JPS646593B2
JPS646593B2 JP56037507A JP3750781A JPS646593B2 JP S646593 B2 JPS646593 B2 JP S646593B2 JP 56037507 A JP56037507 A JP 56037507A JP 3750781 A JP3750781 A JP 3750781A JP S646593 B2 JPS646593 B2 JP S646593B2
Authority
JP
Japan
Prior art keywords
vertical
electron beam
horizontal
vertical deflection
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56037507A
Other languages
Japanese (ja)
Other versions
JPS57152285A (en
Inventor
Minoru Ueda
Hirosuke Yamamoto
Sadahiro Takuhara
Shizuo Inohara
Mitsuya Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56037507A priority Critical patent/JPS57152285A/en
Publication of JPS57152285A publication Critical patent/JPS57152285A/en
Publication of JPS646593B2 publication Critical patent/JPS646593B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • H04N5/68Circuit details for cathode-ray display tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は、スクリーン上の画面を垂直方向に複
数の区分に分割してそれぞれの区分毎に電子ビー
ムを発生させ、各区分毎にそれぞれの電子ビーム
を垂直方向に偏向して複数のラインを表示し、全
体としてテレビジヨン画像を表示する装置に関す
るものであり、スクリーン上における垂直方向の
解像度を向上することのできる装置を提供するこ
とを目的とするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention vertically divides a screen into a plurality of sections, generates an electron beam for each section, and deflects each electron beam vertically for each section. The present invention relates to a device that displays a plurality of lines to display a television image as a whole, and its purpose is to provide a device that can improve the resolution in the vertical direction on the screen.

従来、カラーテレビジヨン画像表示用の表示素
子としては、ブラウン管が主として用いられてい
るが、従来のブラウン管では画面の大きさに比し
て奥行きが非常に長く、薄形のテレビジヨン受像
機を作成することは不可能であつた。また、平板
状の表示素子として最近EL表示素子、プラズマ
表示装置、液晶表示素子等が開発されているが、
いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至つて
いない。
Conventionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size, making it difficult to create thin television receivers. It was impossible. In addition, EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements.
All of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not yet been put into practical use.

そこで、電子ビームを用いて平板状の表示装置
を達成するものとして、スクリーン上の画面を垂
直方向に複数の区分に分割してそれぞれの区分毎
に電子ビームを発生させ、各区分毎にそれぞれの
電子ビームを垂直方向に偏向して複数のラインを
表示し、全体としてテレビジヨン画像を表示する
ものが考案された。
Therefore, in order to achieve a flat display device using electron beams, the screen on the screen is vertically divided into multiple sections and an electron beam is generated for each section. A system was devised in which the electron beam was deflected vertically to display multiple lines, thus displaying a television image as a whole.

まず、ここで用いられる画像表示素子の基本的
な一構成例を第1図に示して説明する。
First, a basic configuration example of the image display element used here will be explained with reference to FIG.

この表示素子は、後方から前方に向つて順に、
背面電極1、ビーム源としての線陰極2、垂直集
束電極3,3′、垂直偏向電極4、ビーム流制御
電極5、水平集束電極6、水平偏向電極7、ビー
ム加速電極8およびスクリーン板9が配置されて
構成されており、これらが扁平なガラスバルブ
(図示せず)の真空になされた内部に収納されて
いる。
This display element is arranged in order from the back to the front.
A back electrode 1, a line cathode 2 as a beam source, vertical focusing electrodes 3, 3', a vertical deflection electrode 4, a beam flow control electrode 5, a horizontal focusing electrode 6, a horizontal deflection electrode 7, a beam accelerating electrode 8 and a screen plate 9. They are housed within the evacuated interior of a flat glass bulb (not shown).

ビーム源としての線陰極2は水平方向に線状に
分布する電子ビームを発生するように水平方向に
張架されており、かかる線陰極2が適宜間隔を介
して垂直方向に複数本(ここでは2イ〜2ニの4
本のみ示している)設けられている。この実施例
では15本設けられているものとする。2イ〜2ヨ
とする。これらの線陰極2はたとえば10〜20μφ
のタングステン線の表面に酸化物陰極材料が塗着
されて構成されている。そして、後述するよう
に、上方の線陰極2イから順に一定時間づつ電子
ビームを放出するように制御される。背面電極1
は、その一定時間電子ビームを放出すべく制御さ
れる線陰極2以外の他の線陰極2からの電子ビー
ムの発生を抑止し、かつ、発生された電子ビーム
を前方向だけに向けて押し出す作用をする。この
背面電極1はガラスバルブの後壁の内面に付着さ
れた導電材料の塗膜によつて形成されていてもよ
い。また、これら背面電極1と線陰極2とのかわ
りに、面状の電子ビーム放出陰極を用いてもよ
い。
A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes 2 (here, 2-2-4
(Only books shown) provided. In this embodiment, it is assumed that 15 pieces are provided. Let's say 2i~2yo. These line cathodes 2 have a diameter of, for example, 10 to 20 μφ.
An oxide cathode material is coated on the surface of a tungsten wire. Then, as will be described later, the electron beams are controlled to be emitted sequentially from the upper line cathode 2a for a fixed period of time. Back electrode 1
has the effect of suppressing the generation of electron beams from other line cathodes 2 other than the line cathode 2 that is controlled to emit electron beams for a certain period of time, and pushing out the generated electron beams only in the forward direction. do. The back electrode 1 may be formed by a coating of a conductive material applied to the inner surface of the rear wall of the glass bulb. Further, instead of the back electrode 1 and the linear cathode 2, a planar electron beam emitting cathode may be used.

垂直集束電極3は線陰極2イ〜2ヨのそれぞれ
と対向する水平方向に長いスリツト10を有する
導電板11であり、線陰極2から放出された電子
ビームをそのスリツト10を通して取り出し、か
つ、垂直方向に集束させる。スリツト10は途中
に適宜の間隔で棧が設けられていてもよく、ある
いは、水平方向に小さい間隔(ほとんど接する程
度の間隔)で多数個並べて設けられた貫通孔の列
で実質的にスリツトとして構成されていてもよ
い。垂直集束電極3′も同様のものである。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 10 facing each of the line cathodes 2I to 2Y, and extracts the electron beam emitted from the line cathode 2 through the slit 10, and focus in a direction. The slit 10 may be provided with slits at appropriate intervals in the middle, or may be substantially configured as a slit by a row of many through holes arranged horizontally at small intervals (nearly touching intervals). may have been done. The vertical focusing electrode 3' is also similar.

垂直偏向電極4は上記スリツト10のそれぞれ
の中間の位置に水平方向にして複数個配置されて
おり、それぞれ、絶縁基板12の上面と下面とに
導電体13,13′が設けられたもので構成され
ている。そして、相対向する導電体13,13′
の間に垂直偏向用電圧が印加され、電子ビームを
垂直方向に偏向する。この実施例では、一対の導
電体13,13′によつて1本の線陰極2からの
電子ビームを垂直方向に16ライン分の位置に偏向
する。そして、16個の垂直偏向電極4によつて15
本の線陰極2のそれぞれに対応する15対の導電体
対が構成され、結局、スクリーン9上に240本の
水平ラインを描くように電子ビームを偏向する。
A plurality of vertical deflection electrodes 4 are arranged horizontally in the middle of each of the slits 10, and are each composed of conductors 13 and 13' provided on the upper and lower surfaces of an insulating substrate 12. has been done. And the opposing conductors 13, 13'
A vertical deflection voltage is applied between them to deflect the electron beam in the vertical direction. In this embodiment, the electron beam from one line cathode 2 is vertically deflected to positions corresponding to 16 lines by a pair of conductors 13, 13'. And, by 16 vertical deflection electrodes 4, 15
Fifteen conductor pairs corresponding to each of the book line cathodes 2 are constructed, and the electron beam is ultimately deflected to draw 240 horizontal lines on the screen 9.

次に、制御電極5はそれぞれが垂直方向に長い
スリツト14を有する導電板15で構成されてお
り、所定間隔を介して水平方向に複数個並設され
ている。この実施例では320本の制御電極用導電
板15a〜15mが設けられている(図では10本
のみ示している)。この制御電極5は、それぞれ
が電子ビームを水平方向に1絵素分づつに区分し
て取り出し、かつ、その通過量をそれぞれの絵素
を表示するための映像信号に従つて制御する。従
つて、制御電極5を320本設ければ水平1ライン
分当り320絵素を表示することができる。また、
映像をカラーで表示するために、各絵素はR,
G,Bの3色の螢光体で表示することとし、各制
御電極5にはそのR,G,Bの各映像信号が順次
加えられる。また、320本の制御電極5には1ラ
イン分の320組の映像信号が同時に加えられ、1
ライン分の映像が一時に表示される。
Next, the control electrodes 5 are composed of conductive plates 15 each having a vertically long slit 14, and a plurality of control electrodes 15 are arranged in parallel in the horizontal direction at predetermined intervals. In this embodiment, 320 conductive plates 15a to 15m for control electrodes are provided (only 10 are shown in the figure). Each of the control electrodes 5 extracts the electron beam horizontally by dividing it into one picture element at a time, and controls the amount of electron beam passing therethrough in accordance with a video signal for displaying each picture element. Therefore, if 320 control electrodes 5 are provided, 320 picture elements can be displayed per horizontal line. Also,
In order to display images in color, each picture element is R,
Display is performed using phosphors of three colors, G and B, and the R, G, and B video signals are sequentially applied to each control electrode 5. In addition, 320 sets of video signals for one line are simultaneously applied to the 320 control electrodes 5.
Video for each line is displayed at once.

水平集束電極6は制御電極5のスリツト14と
相対向する垂直方向に長い複数本(320本)のス
リツト16を有する導電板17で構成され、水平
方向に区分されたそれぞれの絵素毎の電子ビーム
をそれぞれ水平方向に集束して細い電子ビームに
する。
The horizontal focusing electrode 6 is composed of a conductive plate 17 having a plurality of vertically long slits 16 (320 slits 16) opposite to the slits 14 of the control electrode 5. Each beam is focused horizontally into a narrow electron beam.

水平偏向電極7は上記スリツト16のそれぞれ
の中間の位置に垂直方向にして複数本配置された
導電板18で構成されており、それぞれの間に水
平偏向用電圧が印加されて、各絵素毎の電子ビー
ムをそれぞれ水平方向に偏向し、スクリーン9上
でR,G,Bの各螢光体を順次照射して発光させ
るようにする。その偏向範囲は、この実施例では
各電子ビーム毎に1絵素分の幅である。
The horizontal deflection electrode 7 is composed of a plurality of conductive plates 18 arranged vertically in the middle of each of the slits 16, and a horizontal deflection voltage is applied between each conductive plate 18 for each picture element. The electron beams are respectively deflected in the horizontal direction, and the R, G, and B phosphors are sequentially irradiated on the screen 9 to cause them to emit light. In this embodiment, the deflection range is the width of one picture element for each electron beam.

加速電極8は垂直偏向電極4と同様の位置に水
平方向にして設けられた複数個の導電板19で構
成されており、電子ビームを充分なエネルギーで
スクリーン9に衝突させるように加速する。
The accelerating electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4, and accelerates the electron beam so that it collides with the screen 9 with sufficient energy.

スクリーン9は電子ビームの照射によつて発光
される螢光体20がガラス板21の裏面に塗布さ
れ、また、メタルバツク層(図示せず)が付加さ
れて構成されている。螢光体20は制御電極5の
1つのスリツト14に対して、すなわち、水平方
向に区分された各1本の電子ビームに対して、
R,G,Bの3色の螢光体が1対づつ設けられて
おり、垂直方向にストライプ状に塗布されてい
る。第1図中でスクリーン9に記入した破線は複
数本の線陰極2のそれぞれに対応して表示される
垂直方向での区分を示し、2点鎖線は複数本の制
御電極5のそれぞれに対応して表示される水平方
向での区分を示す。これら両者で仕切られた1つ
の区画には、第2図に拡大して示すように、水平
方向では1絵素分のR,G,Bの螢光体20があ
り、垂直方向では16ライン分の幅を有している。
1つの区画の大きさは、たとえば、水平方向が1
mm、垂直方向が16mmである。
The screen 9 is constructed by coating the back surface of a glass plate 21 with a phosphor 20 that emits light when irradiated with an electron beam, and adding a metal back layer (not shown). The phosphor 20 is arranged for each slit 14 of the control electrode 5, that is, for each horizontally divided electron beam.
A pair of phosphors in each of the three colors R, G, and B are provided, and are coated in stripes in the vertical direction. In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 5. Indicates the horizontal division displayed. As shown in the enlarged view in Figure 2, one section partitioned by these two has R, G, and B phosphors 20 for one pixel in the horizontal direction, and 16 lines in the vertical direction. It has a width of
For example, the size of one section is 1 in the horizontal direction.
mm, and the vertical direction is 16 mm.

なお、第1図においては、わかり易くするため
に水平方向の長さが垂直方向に対して非常に大き
く引き伸ばして描かれている点に注意されたい。
Note that in FIG. 1, the length in the horizontal direction is greatly enlarged relative to the length in the vertical direction for clarity.

また、この実施例では1本の制御電極5すなわ
ち1本の電子ビームに対してR,G,Bの螢光体
20が1絵素分の1対のみ設けられているが、2
絵素以上分の2対以上設けられていてももちろん
よく、その場合には制御電極5には2つ以上の絵
素のためのR,G,B映像信号が順次加えられ、
それと同期して水平偏向がなされる。
Further, in this embodiment, only one pair of R, G, and B phosphors 20 for one picture element is provided for one control electrode 5, that is, one electron beam, but two
Of course, two or more pairs for more than two picture elements may be provided, and in that case, R, G, and B video signals for two or more picture elements are sequentially applied to the control electrode 5.
Horizontal deflection is performed in synchronization with this.

次に、この表示素子にテレビジヨン映像を表示
するための駆動回路の基本構成を第3図に示して
説明する。最初に、電子ビームをスクリーン9に
照射してラスターを発光させるための駆動部分に
ついて説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, a driving portion for irradiating the screen 9 with an electron beam to emit raster light will be described.

電源回路22は表示素子の各電極に所定のバイ
アス電圧(動作電圧)を印加するための回路で、
背面電極1には−V1、垂直集束電極3,3′には
V3,V3′、水平集束電極6にはV6、加速電極8に
はV8、スクリーン9にはV9の直流電圧を印加す
る。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element,
-V 1 to the back electrode 1, and -V 1 to the vertical focusing electrodes 3 and 3'.
DC voltages of V 3 , V 3 ', V 6 to the horizontal focusing electrode 6, V 8 to the accelerating electrode 8, and V 9 to the screen 9 are applied.

次に、入力端子23にはテレビジヨン信号の複
合映像信号が加えられ、同期分離回路24で垂直
同期信号Vと水平同期信号Hとが分離抽出され
る。垂直駆動パルス発生回路25は垂直パルスに
よつてリセツトされて水平パルスをカウントする
カウンタ等によつて構成され、垂直周期のうちの
垂直帰線期間を除いた有効垂直走査期間(ここで
は240H分の期間とする)に順次16H期間づつの
長さの15個の駆動パルスイ,ロ……ヨを発生す
る。この駆動パルスイ,ロ……ヨは線陰極駆動回
路26に加えられ、ここで反転されて、各パルス
期間のみ低電位になされそれ以外の期間には約20
ボルトの高電位になされた線陰極駆動パルスイ′,
ロ′……ヨ′に変換され、各線陰極2イ,2ロ,…
…2ヨに加えられる。各線陰極2イ,……2ヨは
その駆動パルスイ′〜ヨ′の高電位の間に電流が流
されて加熱されており、駆動パルスイ′〜ヨ′の低
電位期間にも電子を放出しうるように加熱状態が
保持される。これにより、15本の線陰極2イ〜2
ヨからはそれぞれに低電位の駆動パルスイ′〜
ヨ′が加えられた16H期間にのみ電子が放出され
る。高電位が加えられている期間には、背面電極
1と垂直集束電極3とに加えられているバイアス
電圧によつて定められた線陰極2の位置における
電位よりも線陰極2イ〜2ヨに加えられている高
電位の方がプラスになるために、線陰極2イ〜2
ヨからは電子が放出されない。かくして、線陰極
2においては、有効垂直走査期間の間に、上方の
線陰極2イから下方の線陰極2ヨに向つて順に
16H期間づつ電子が放出される。放出された電子
は背面電極1により前方の方へ押し出され、垂直
集束電極3のうち対向するスリツト10を通過
し、垂直方向に集束されて、平板状の電子ビーム
となる。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H. The vertical drive pulse generation circuit 25 is composed of a counter that is reset by a vertical pulse and counts horizontal pulses, and is configured to operate during an effective vertical scanning period (here, 240 hours) excluding the vertical retrace period of the vertical period. 15 driving pulses each having a length of 16H period are generated sequentially during each period (referred to as period). These drive pulses I, B...Y are applied to the line cathode drive circuit 26, where they are inverted and brought to a low potential only during each pulse period, and at approximately 200 mV during the remaining periods.
A line cathode drive pulse I′ made at a high potential of volts,
It is converted into B'...Yo', and each line cathode 2A, 2B,...
...Added to 2yo. Each line cathode 2a, ...2yo is heated by a current flowing through it during the high potential of the driving pulses I' to Y', and can emit electrons even during the low potential period of the driving pulses I' to Y'. The heated state is maintained. As a result, 15 wire cathodes 2-2
From y to y, low potential drive pulses are applied to each
Electrons are emitted only during the 16H period when yo′ is added. During the period when a high potential is applied, the potential at the line cathode 2 is lower than the potential at the position of the line cathode 2 determined by the bias voltage applied to the back electrode 1 and the vertical focusing electrode 3. Since the applied high potential becomes positive, the line cathodes 2-2
No electrons are emitted from yo. Thus, in the line cathode 2, during the effective vertical scanning period, from the upper line cathode 2A to the lower line cathode 2Y,
Electrons are emitted every 16H period. The emitted electrons are pushed forward by the back electrode 1, pass through the opposing slits 10 of the vertical focusing electrode 3, and are focused in the vertical direction to form a flat electron beam.

次に、垂直偏向駆動回路27は垂直駆動パルス
イ〜ヨのそれぞれによつてリセツトされ水平同期
信号をカウントするカウンタと、そのカウント出
力をD/A変換する変換回路と等によつて構成さ
れており、各垂直駆動パルスイ〜ヨの16H期間の
間に1Hづつ16段階に変化する一対の垂直偏向信
号v,v′を発生する。垂直偏向信号vとv′とはと
もに中心電圧がV4のもので、vは順次増加し、
v′は順次減少してゆくように、互いに逆方向に変
化するようになされている。これら垂直偏向信号
vとv′はそれぞれ垂直偏向電極4の電極13と1
3′に加えられ、その結果、それぞれの線陰極2
イ〜2ヨから発生された電子ビームは垂直方向に
16段階に偏向され、先に述べたようにスクリーン
9上では1つの電子ビームで16ライン分のラスタ
ーを上から順に順次1ライン分づつ描くように偏
向される。
Next, the vertical deflection drive circuit 27 is composed of a counter that is reset by each of the vertical drive pulses y to y and counts the horizontal synchronizing signal, and a conversion circuit that converts the count output from D/A. , generates a pair of vertical deflection signals v and v' that change in 16 steps by 1H during the 16H period of each vertical drive pulse. The vertical deflection signals v and v′ both have a center voltage of V 4 , and v increases sequentially,
v′ is configured to change in opposite directions so as to decrease sequentially. These vertical deflection signals v and v' are applied to electrodes 13 and 1 of the vertical deflection electrode 4, respectively.
3', so that each line cathode 2
The electron beam generated from I~2Yo is vertically
It is deflected in 16 steps, and as mentioned earlier, on the screen 9, one electron beam is deflected so that a raster of 16 lines is sequentially drawn one line at a time from the top.

以上の結果、15の線陰極2イ〜2ヨの上方の
ものから順に16H期間づつ電子ビームが放出さ
れ、かつ各電子ビームは垂直方向の15の区分内で
上方から下方に順次1ライン分づつ偏向されるこ
とによつて、スクリーン9上では上端の第1ライ
ン目から下端の第240ライン目まで順次1ライン
分づつ電子ビームが垂直偏向され、合計240ライ
ンのラスターが描かれる。
As a result of the above, electron beams are emitted from the top of the 15 line cathodes 2I to 2Y for a period of 16 hours, and each electron beam is sequentially emitted for one line from top to bottom within 15 sections in the vertical direction. By being deflected, the electron beam is vertically deflected one line at a time on the screen 9 from the first line at the top end to the 240th line at the bottom end, thereby drawing a total of 240 lines of raster.

このように垂直偏向された電子ビームは制御電
極5と水平集束電極6とによつて水平方向に320
の区分に分割されて取り出される。第1図ではそ
のうちの1区分のものを示している。この電子ビ
ームは各区分毎に、制御電極5によつて通過量が
制御され、水平集束電極6によつて水平方向に集
束されて1本の細い電子ビームとなり、次に述べ
る水平偏向手段によつて水平方向に3段階に偏向
されてスクリーン9上のR,G,Bの各螢光体2
0に順次照射される。
The electron beam thus vertically deflected is horizontally deflected by 320 degrees by the control electrode 5 and the horizontal focusing electrode 6.
It is divided into sections and taken out. Figure 1 shows one of these categories. The amount of electron beam passing through each section is controlled by a control electrode 5, and horizontally focused by a horizontal focusing electrode 6 into a single narrow electron beam, which is then controlled by horizontal deflection means described below. The R, G, and B phosphors 2 on the screen 9 are deflected horizontally in three steps.
0 is sequentially irradiated.

すなわち、水平駆動パルス発生回路28は3個
縦続接続された単安定マルチバイブレータ等で構
成されていて、水平同期信号によつてトリガされ
て、1水平期間のうちにパルス幅の等しい3つの
水平駆動パルスr,g,bを発生する。ここで
は、一例として、それぞれのパルス幅を約17μsec
として、有効水平走査期間である50μsecの間に3
つのパルスr,g,bが発生されるようにしてい
る。それらの水平駆動パルスr,g,bは水平偏
向駆動回路29に加えられる。この水平偏向駆動
回路29は水平駆動パルスr,g,bによつてス
イツチングされて3段階に変化する一対の水平偏
向信号hとh′を発生する。水平偏向信号h,h′は
ともに中心電圧がV7のもので、hは順次増加し、
h′は順次減少してゆくように、互いに逆方向に変
化する。これら水平偏向信号h,h′はそれぞれ水
平偏向電極7の電極18と18′とに加えられる。
その結果、水平方向に区分された各電子ビームは
各水平期間の間にスクリーン9のR,G,Bの螢
光体に順次17μsecづつ照射されるように水平偏向
される。ただし、第1図の表示素子では、水平偏
向電極7においては1つの導電体18又は18′
が隣接する2つの区分の電子ビームの偏向のため
に用いられていてそれら隣接する電子ビームに対
して互いに逆方向への偏向作用を生じるようにな
されているため、320区分の電子ビームは、奇数
番目の区分のものがR→G→Bの順に偏向される
とすれば偶数番目の区分のものは逆にB→G→R
の順に偏向されるというように、1区分おきに逆
方向に偏向される。
That is, the horizontal drive pulse generation circuit 28 is composed of three cascade-connected monostable multivibrators, etc., and is triggered by a horizontal synchronization signal to generate three horizontal drives with equal pulse widths within one horizontal period. Generate pulses r, g, b. Here, as an example, each pulse width is approximately 17 μsec.
3 during the effective horizontal scanning period of 50μsec.
Three pulses r, g, and b are generated. These horizontal drive pulses r, g, and b are applied to the horizontal deflection drive circuit 29. This horizontal deflection drive circuit 29 is switched by horizontal drive pulses r, g, and b to generate a pair of horizontal deflection signals h and h' that change in three stages. Both horizontal deflection signals h and h' have a center voltage of V 7 , and h increases sequentially,
h' change in opposite directions so that they decrease sequentially. These horizontal deflection signals h, h' are applied to electrodes 18 and 18' of the horizontal deflection electrode 7, respectively.
As a result, each horizontally divided electron beam is horizontally deflected so as to sequentially irradiate the R, G, and B phosphors of the screen 9 for 17 μsec during each horizontal period. However, in the display element of FIG. 1, one conductor 18 or 18' is used in the horizontal deflection electrode 7.
is used to deflect the electron beams of two adjacent sections, and is designed to produce a deflection effect on the adjacent electron beams in mutually opposite directions. Therefore, the electron beam of 320 sections is If the thing in the th category is deflected in the order of R→G→B, the thing in the even numbered category is deflected in the order of B→G→R.
It is deflected in the opposite direction every other section, such that it is deflected in the order of .

かくして、各ラインのラスターにおいては水平
方向の320個の各区分毎に電子ビームがR,G,
Bの各螢光体20に順次照射される。
Thus, in each line raster, the electron beam is divided into R, G,
Each phosphor 20 of B is sequentially irradiated.

そこで、各ラインの各水平区分毎に電子ビーム
をR,G,Bの映像信号によつて変調することに
より、スクリーン9上にカラーテレビジヨン画像
を表示することができる。
Therefore, a color television image can be displayed on the screen 9 by modulating the electron beam with R, G, and B video signals for each horizontal section of each line.

次に、その電子ビームの変調制御部分について
説明する。
Next, the modulation control portion of the electron beam will be explained.

まず、テレビジヨン信号入力端子23に加えら
れた複合映像信号は色復調回路30に加えられ、
ここで、R―YとB―Yの色差信号が復調され、
G―Yの色差信号がマトリクス合成され、さら
に、それらが輝度信号Yと合成されて、R,G,
Bの各原色信号(以下、R,G,B映像信号とい
う)が出力される。それらのR,G,B各映像信
号は320組のサンプルホールド回路組31a〜3
1nに加えられる。各サンプルホールド回路組3
1a〜31nはそれぞれR用,G用,B用の3個
のサンプルホールド回路を有している。それらの
サンプルホールド回路組31a〜31nのサンプ
ルホールド出力は各々保持用のメモリ組32a〜
32nに加えられる。
First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 30,
Here, the RY and BY color difference signals are demodulated,
The G-Y color difference signals are matrix-synthesized, and further, they are combined with the luminance signal Y to generate R, G,
B primary color signals (hereinafter referred to as R, G, and B video signals) are output. These R, G, and B video signals are processed by 320 sample and hold circuit sets 31a to 3.
Added to 1n. Each sample hold circuit group 3
Each of 1a to 31n has three sample and hold circuits for R, G, and B. The sample and hold outputs of these sample and hold circuit sets 31a to 31n are held by memory sets 32a to 32n, respectively.
32n.

一方、サンプリング用基準クロツク発振器33
はPLL(フエーズロツクドループ)回路等により
構成されており、この実施例では約6.4MHzの基
準クロツクを発生する。その基準クロツクは水平
同期信号Hに対して常に一定の位相を有するよう
に制御されている。この基準クロツクはサンプリ
ングパルス発生回路34に加えられ、ここでシフ
トレジスタによりクロツク1周期づつ遅延される
等して、水平周期(63.5μsec)のうちの有効水平
走査期間(約50μsec)の間に320個のサンプリン
グパルスa〜nが順次発生され、その後に1個の
転送パルスが発生される。このサンプリングパル
スa〜nは表示すべき映像の1ラインを水平方向
に320の絵素に分割したときのそれぞれの絵素に
対応し、その位置は水平同期信号Hに対して常に
一定になるように制御される。
On the other hand, the sampling reference clock oscillator 33
is composed of a PLL (phase locked loop) circuit, etc., and generates a reference clock of about 6.4 MHz in this embodiment. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. This reference clock is applied to the sampling pulse generation circuit 34, where it is delayed by one clock cycle by a shift register, etc., so that the reference clock is applied to the sampling pulse generating circuit 34, where it is delayed by one clock period by a shift register, etc. Sampling pulses a to n are sequentially generated, and then one transfer pulse is generated. These sampling pulses a to n correspond to each picture element when one line of the video to be displayed is divided horizontally into 320 picture elements, and their positions are always constant with respect to the horizontal synchronization signal H. controlled by.

この320個のサンプリングパルスa〜nがそれ
ぞれ上記の320組のサンプルホールド回路組31
a〜31nに加えられ、これによつて各サンプル
ホールド回路組31a〜31nには1ラインを
320個の絵素に区分したときのそれぞれの絵素の
R,G,Bの各映像信号が個別にサンプリングさ
れ、ホールドされる。そのサンプルホールドされ
た320組のR,G,B映像信号は1ライン分のサ
ンプルホールド終了後に320組のメモリ32a〜
32cに転送パルスtによつて一斉に転送され、
ここで次の1水平期間の間保持される。
These 320 sampling pulses a to n correspond to the above 320 sample and hold circuit sets 31.
a to 31n, thereby providing one line to each sample and hold circuit set 31a to 31n.
When divided into 320 picture elements, the R, G, and B video signals of each picture element are individually sampled and held. The sample-held 320 sets of R, G, B video signals are stored in 320 sets of memory 32a~
32c by a transfer pulse t,
Here, it is held for the next one horizontal period.

メモリ32a〜32nに保持された1ライン分
のR,G,B映像信号はそれぞれ320組のパルス
幅変調回路組37a〜37nに加えられ、ここで
そのサンプルホールドされたR,G,B映像信号
の大きさに応じて基準パルス信号がパルス幅変調
されて出力される。その基準パルス信号のくり返
し周期は上記の水平偏向回路における水平駆動パ
ルスr,g,bのパルス幅よりも充分に小さいも
のであることが望ましく、たとえば1:10〜1:
100程度のものが用いられる。
The R, G, and B video signals for one line held in the memories 32a to 32n are respectively applied to 320 pulse width modulation circuit sets 37a to 37n, where the sampled and held R, G, and B video signals are The reference pulse signal is pulse width modulated according to the magnitude of the pulse width and is output. It is desirable that the repetition period of the reference pulse signal is sufficiently smaller than the pulse width of the horizontal drive pulses r, g, and b in the horizontal deflection circuit, for example, 1:10 to 1:1.
About 100 are used.

このパルス幅変調回路賜37a〜37nの出力
信号は、それぞれ320個のスイツチング回路35
a〜35nに加えられる。スイツチング回路35
a〜35nはそれぞれがR,G,Bの個別入力端
子とそれらを順次切換えて出力する共通出力端子
とを有するもので、各スイツチング回路35a〜
35nの出力は電子ビームを変調するための制御
信号として表示素子の制御電極5の320本の導電
板15a〜15nにそれぞれ個別に加えられる。
各スイツチング回路35a〜35nはスイツチン
グパルス発生回路36から加えられるスイツチン
グパルスによつて同時に切換制御される。スイツ
チングパルス発生回路36は先述の水平駆動パル
ス発生回路28からのパルスr,g,bによつて
制御されており、各水平期間の中央部分の約
50μsecを3分割して約17μsecづつスイツチング回
路35a〜35nを切換え、R,G,Bの各映像
信号を時分割して交互に順次出力し、制御電極1
5a〜15nに供給するように切換信号r,g,
bを発生する。ただし、スイツチング回路35a
〜35nにおいて、奇数番目のスイツチング回路
35a,35c……はR→G→Bの順序で切換え
られ、偶数番目のスイツチング回路35b,35
d……35nは逆にB→G→Rの順序で切換えら
れるようになされている。
The output signals of these pulse width modulation circuits 37a to 37n are sent to 320 switching circuits 35, respectively.
Added to a~35n. Switching circuit 35
Each of the switching circuits 35a to 35n has individual input terminals for R, G, and B, and a common output terminal that sequentially switches and outputs them.
The output of 35n is individually applied to the 320 conductive plates 15a to 15n of the control electrode 5 of the display element as a control signal for modulating the electron beam.
Each of the switching circuits 35a to 35n is simultaneously switched and controlled by a switching pulse applied from a switching pulse generating circuit 36. The switching pulse generation circuit 36 is controlled by the pulses r, g, and b from the horizontal drive pulse generation circuit 28 described above, and is controlled by the pulses r, g, and b from the horizontal drive pulse generation circuit 28, and the switching pulse generation circuit 36 is
The switching circuits 35a to 35n are switched every 17 μsec by dividing 50 μsec into three, and output the R, G, and B video signals alternately and sequentially in a time-divided manner.
Switching signals r, g,
generate b. However, the switching circuit 35a
~35n, the odd-numbered switching circuits 35a, 35c... are switched in the order of R→G→B, and the even-numbered switching circuits 35b, 35n are switched in the order of R→G→B.
d...35n are configured to be switched in the reverse order of B→G→R.

ここで注意すべきことは、スイツチング回路3
5a〜35nにおけるR,G,Bの映像信号の供
給切換えと、水平偏向駆動回路29による電子ビ
ームのR,G,Bの螢光体への照射切換え水平偏
向とが、タイミングにおいても順序においても完
全に一致するように同期制御されていることであ
る。これにより、電子ビームがR螢光体に照射さ
れているときにはその電子ビームの照射量がR映
像信号によつて制御され、G,Bについても同様
に制御されて、各絵素のR,G,B各螢光体の発
光がその絵素のR,G,B映像信号によつてそれ
ぞれ制御されることになり、各絵素が入力の映像
信号に従つて発光表示されるのである。かかる制
御が1ライン分の320個の絵素について同時に行
われて1ラインの映像が表示され、さらに、240
分のラインについて上方のラインから順次行われ
て、スクリーン9上に1つの映像が表示されるこ
とになる。
What should be noted here is that the switching circuit 3
The switching of the supply of R, G, and B video signals in 5a to 35n and the horizontal deflection of the horizontal deflection of the electron beam to the R, G, and B phosphors by the horizontal deflection drive circuit 29 are performed both in timing and order. This means that they are synchronously controlled so that they match perfectly. As a result, when the electron beam is irradiating the R phosphor, the irradiation amount of the electron beam is controlled by the R video signal, and G and B are similarly controlled, so that the R and G of each picture element are controlled in the same manner. , B phosphors are respectively controlled by the R, G, and B video signals of the picture elements, and each picture element is displayed by emitting light in accordance with the input video signal. Such control is performed simultaneously on 320 picture elements for one line to display one line of video, and furthermore, 240 picture elements are displayed.
This is performed sequentially for the minute lines starting from the upper line, and one image is displayed on the screen 9.

そして、以上の如き諸動作が入力テレビジヨン
信号の1フイールド毎にくり返され、その結果、
通常のテレビジヨン受像機と同様にスクリーン9
上に動画のテレビジヨン映像が映出される。
The above operations are repeated for each field of the input television signal, and as a result,
The screen 9 is similar to a normal television receiver.
The television footage of the video is shown above.

以上のようにして、この表示装置においてはテ
レビジヨン映像が映出されるのであるが、本発明
は、かかる表示装置において、さらに、垂直方向
の解像度を2倍に向上してきめの細かい良好な画
像を表示することのできる装置を提供することを
目的とするものである。
As described above, television images are displayed on this display device, and the present invention further improves the vertical resolution by doubling the resolution in the vertical direction to produce fine and fine images. The purpose of this invention is to provide a device that can display images.

このため、本発明においては、垂直方向の偏向
を行う際に、2つのバイアス電圧発生回路と、フ
リツプフロツプと、このフリツプフロツプにより
制御されて2つのバイアス電圧を1垂直周期毎に
交互に垂直偏向信号に加える2つのスイツチング
素子とを用いることにより、1垂直周期毎に各ラ
インのラスターの表示位置をライン間隔のほぼ2
分の1だけ移動させるようにして、いわゆるイン
ターレース走査と同等の効果を得るようにしたこ
とを特徴とするものである。
Therefore, in the present invention, when performing vertical deflection, two bias voltage generation circuits and a flip-flop are controlled by the flip-flop to alternately convert the two bias voltages into vertical deflection signals every vertical period. By using the additional two switching elements, the raster display position of each line can be changed approximately twice the line spacing every vertical period.
This method is characterized in that it is moved by a factor of 1 to obtain an effect equivalent to so-called interlaced scanning.

以下、本発明について、その要部の構成を示す
図面を用いて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to drawings showing the configuration of its main parts.

まず、第4図は垂直偏向駆動回路27の基本的
な構成を示す。リングカウンタ38は垂直駆動パ
ルス発生回路25からの垂直駆動パルスイ〜ヨの
それぞれの前縁でリセツトされ、その後水平同期
信号Hをカウントして、16個の出力端子から順次
1H毎に切換パルスα〜πを発生する。一方、可
変抵抗器39には16個の出力端子が設けられてい
て、それぞれから垂直偏向のための16段階の出力
電圧が取り出され、アナログスイツチ40α〜4
0πを介して取り出される。各アナログスイツチ
40α〜40πはそれぞれ切換パルスα〜πによ
つて順次1H期間づつ導通するようにスイツチン
グされ、最低端子と最高端子との間で16段階に分
割され順次レベルが高くなる階段状出力が得られ
る。その出力電圧はエミツタフオロア接続された
トランジスタ41を介して取り出され、可変抵抗
器42によつて振幅が調整され、さらに、トラン
ジスタ43,44,45で構成されたB級増幅回
路46で増幅されて、出力端子47から垂直偏向
信号vが出力される。一方、垂直偏向信号v′も全
く同様の回路によつて作成されるが、上記の場合
とはアナログスイツチ40α′〜40π′が逆の順序
で切換パルスα〜πによつて切換えられる点のみ
が異つており、それによつて順次レベルが低くな
る階段状の出力v′が作成され、出力端子47′か
ら出力される。
First, FIG. 4 shows the basic configuration of the vertical deflection drive circuit 27. The ring counter 38 is reset at the leading edge of each of the vertical drive pulses E through Y from the vertical drive pulse generation circuit 25, and then counts the horizontal synchronizing signal H and sequentially outputs signals from the 16 output terminals.
Switching pulses α to π are generated every 1H. On the other hand, the variable resistor 39 is provided with 16 output terminals, from which 16 levels of output voltage for vertical deflection are taken out, and the analog switches 40α to 40
It is taken out via 0π. Each of the analog switches 40α to 40π is sequentially turned on for 1H period by the switching pulses α to π, respectively, and a stepped output is divided into 16 stages between the lowest terminal and the highest terminal, and the level increases successively. can get. The output voltage is extracted through an emitter follower-connected transistor 41, the amplitude is adjusted by a variable resistor 42, and further amplified by a class B amplifier circuit 46 composed of transistors 43, 44, and 45. A vertical deflection signal v is output from the output terminal 47. On the other hand, the vertical deflection signal v' is also created by a completely similar circuit, except that the analog switches 40α' to 40π' are switched in the reverse order by the switching pulses α to π. As a result, a stepped output v' of successively lower level is produced and outputted from the output terminal 47'.

かくして作成された垂直偏向信号vとv′は、第
5図に示すように、垂直偏向電極4の導電板13
と13′に加えられ、これによつて、電子ビーム
が垂直方向のそれぞれの1区分において16段階に
偏向され1本の電子ビームで16ラインのラスター
が描かれる。
The vertical deflection signals v and v' thus created are transmitted to the conductive plate 13 of the vertical deflection electrode 4, as shown in FIG.
and 13', whereby the electron beam is deflected in 16 steps in each section in the vertical direction, and a raster of 16 lines is drawn with one electron beam.

さらに、本装置においては、増幅回路46から
の階段状出力をコンデンサ48により直流カツト
して取り出し、その出力側にバイアス切換用のト
ランジスタ49,50を設け、これをフリツプフ
ロツプ51によつて1垂直周期毎に切換えて各ラ
インのラスターの表示位置をライン間隔のほぼ2
分の1づつ垂直方向に移動させるようにしてい
る。
Furthermore, in this device, the step-like output from the amplifier circuit 46 is taken out by cutting off the DC current by the capacitor 48, and transistors 49 and 50 for bias switching are provided on the output side, and the transistors 49 and 50 are connected to each other by a flip-flop 51 for one vertical period. The display position of the raster of each line is changed to approximately 2 times the line interval.
I am trying to move it in the vertical direction by a fraction.

すなわち、フリツプフロツプ51を垂直パルス
によつてトリガして1垂直周期毎に反転する切換
パルスQ,を作成し、それぞれの切換パルスを
トランジスタ49,50のベースに加えてそれら
を1垂直周期毎に交互にスイツチングする。そし
て、或る垂直期間にはトランジスタ49を導通さ
せて第1のバイアス電圧発生回路である抵抗52
〜54によつて定めたバイアス電圧を階段波状出
力に加えて中心電圧V4の垂直偏向信号υoを出力
し、次の垂直期間にはトランジスタ50を導通さ
せて抵抗55〜57によつて定めたバイアス電圧
を階段波状出力に加えて中心電圧V4(o+1)の垂直偏
向信号υ(o+1)を出力する。
That is, the flip-flop 51 is triggered by a vertical pulse to create a switching pulse Q, which is inverted every vertical period, and the respective switching pulses are applied to the bases of the transistors 49 and 50, which are alternated every vertical period. Switching to. Then, during a certain vertical period, the transistor 49 is turned on and the resistor 52, which is the first bias voltage generation circuit, is turned on.
A bias voltage determined by 54 to 54 is added to the staircase waveform output to output a vertical deflection signal υ o with a center voltage V 4 , and in the next vertical period, transistor 50 is made conductive to provide a bias voltage determined by resistors 55 to 57. A vertical deflection signal υ (o+1) with a center voltage V 4 (o+1 ) is output by adding the bias voltage obtained by adding the bias voltage to the staircase waveform output.

もう一方の垂直偏向信号υ′の発生回路にも同様
に切換回路を設けて、垂直偏向信号υo′とυ′(o+1)
作成する。ここで、第6図に示すように、垂直偏
向信号υoとυo′とによつて垂直偏向した場合の各
ラインの表示位置α,β……πと、垂直偏向信号
υ(o+1)とυ′(o+1)とによつて垂直偏向した場合の各ラ
インの表示位置α′β′……π′とが、それぞれのライ
ン間隔のほぼ2分の1だけずれるように、ライン
間隔のほぼ2分の1に相当する垂直偏向電圧分だ
け異なつた2種類のバイアス電圧を発生すべく、
第1,第2のバイアス電圧発生回路である抵抗5
2〜54と55〜57とによるバイアス電圧の大
きさを定めておく。
A switching circuit is similarly provided in the other vertical deflection signal υ' generating circuit to generate vertical deflection signals υ o ' and υ' (o+1) . Here, as shown in FIG. 6, the display positions α, β...π of each line when vertically deflected by the vertical deflection signals υ o and υ o ′, and the vertical deflection signal υ (o+1 ) and υ′ (o+1) so that the display position α′β′...π′ of each line is shifted by approximately half the line interval. In order to generate two types of bias voltages that differ by a vertical deflection voltage corresponding to approximately one half of the spacing,
Resistor 5 which is the first and second bias voltage generation circuit
The magnitudes of the bias voltages 2 to 54 and 55 to 57 are determined in advance.

このようにすると、スクリーン9に塗布する螢
光体20の残光時間を多少長めにしておくことに
より、スクリーン9上におけるライン密度を2倍
に増加した状態で画像を表示することができるこ
とになり、その垂直方向の解像度を2倍に向上す
ることができるものである。
In this way, by making the afterglow time of the phosphor 20 applied to the screen 9 a little longer, it is possible to display an image with the line density on the screen 9 doubled. , the vertical resolution can be doubled.

さらに、以上の説明における水平方向および垂
直方向なる用語は、映像を映出する際にライン単
位の表示がなされる方向が水平方向であつて、そ
のラインが積み重ねられてゆく方向が垂直方向で
あるという意味で用いられており、現実の画面に
おける上下方向および左右方向と直接関係するも
のではない。
Furthermore, the terms "horizontal direction" and "vertical direction" in the above explanation mean that the direction in which line units are displayed when displaying an image is the horizontal direction, and the direction in which the lines are stacked is the vertical direction. It is used in this sense, and is not directly related to the vertical and horizontal directions on the actual screen.

以上詳述した通り、本発明によれば、画面を垂
直方向に複数に区分し、各区分毎に電子ビームを
垂直方向に偏向して複数本づつのラインを表示す
る場合において、2つのバイアス電圧発生回路
と、フリツプフロツプと、このフリツプフロツプ
により制御されて2つのバイアス電圧を1垂直周
期毎に交互に垂直偏向信号に加える2つのスイツ
チング素子とを用いることにより、その垂直偏向
手段による複数のラインの表示位置を1垂直周期
毎にライン間隔のほぼ2分の1だけ移動させるよ
うにしたので、スクリーン上における表示画像の
ラスターの数を見かけ上2倍に増加させることが
でき、垂直方向の解像度を向上してち密な良好な
画像を表示することができるものである。
As detailed above, according to the present invention, when a screen is vertically divided into a plurality of sections and an electron beam is vertically deflected for each section to display a plurality of lines, two bias voltages can be applied. By using a generating circuit, a flip-flop, and two switching elements that are controlled by the flip-flop and apply two bias voltages to the vertical deflection signal alternately every vertical period, a plurality of lines can be displayed by the vertical deflection means. Since the position is moved by approximately half the line spacing per vertical period, the number of rasters of the displayed image on the screen can be apparently doubled, improving the vertical resolution. This makes it possible to display a fine, detailed image.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における画像表示装
置に用いられる一例の画像表示素子の基本構成を
示す分解斜視図、第2図はそのスクリーンの拡大
図、第3図は同装置の駆動回路の基本構成を示す
ブロツク図、第4図は同回路中の垂直偏向駆動回
路の具体構成を示す回路図、第5図はその垂直偏
向動作を示す断面図、第6図はそのラスター表示
態様を示す正面図である。 2…線陰極、3…垂直集束電極、4…垂直偏向
電極、9…スクリーン、13,13′…導電体、
25…垂直駆動パルス発生回路、26…線陰極駆
動回路、27…垂直偏向駆動回路、38…カウン
タ、39,39′…可変抵抗器、40α〜40π,
40α′〜40π′…アナログスイツチ、42…可変
抵抗器、43,44,45,49,50…トラン
ジスタ、46…B級増幅回路、51…フリツプフ
ロツプ、52,53,54,56,57,58…
抵抗。
FIG. 1 is an exploded perspective view showing the basic configuration of an example image display element used in an image display device according to an embodiment of the present invention, FIG. 2 is an enlarged view of the screen, and FIG. 3 is a drive circuit of the device. 4 is a circuit diagram showing the specific configuration of the vertical deflection drive circuit in the same circuit, FIG. 5 is a sectional view showing its vertical deflection operation, and FIG. 6 is its raster display mode. FIG. 2... Line cathode, 3... Vertical focusing electrode, 4... Vertical deflection electrode, 9... Screen, 13, 13'... Conductor,
25... Vertical drive pulse generation circuit, 26... Line cathode drive circuit, 27... Vertical deflection drive circuit, 38... Counter, 39, 39'... Variable resistor, 40α to 40π,
40α' to 40π'... Analog switch, 42... Variable resistor, 43, 44, 45, 49, 50... Transistor, 46... Class B amplifier circuit, 51... Flip-flop, 52, 53, 54, 56, 57, 58...
resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 スクリーン上の画面を垂直方向に複数の区分
に分割したそれぞれの区分毎に電子ビームを発生
させる電子ビーム源と、各区分毎にそれぞれの電
子ビームを垂直方向に偏向させるための垂直偏向
電極と、各区分毎にそれぞれの電子ビームを垂直
方向に偏向させて複数のラインを表示させるため
の階段波状の垂直偏向信号を発生し上記垂直偏向
電極に供給する垂直偏向駆動回路と、上記ライン
のライン間隔のほぼ2分の1に相当する垂直偏向
電圧分だけ異なつた2種類のバイアス電圧を発生
する2つのバイアス電圧発生回路と、垂直パルス
によりトリガされ1垂直周期毎に反転する切換パ
ルスを発生するフリツプフロツプと、上記フリツ
プフロツプからの上記切換パルスによつて交互に
スイツチングされ、上記2つのバイアス電圧発生
回路の上記2種類のバイアス電圧を1垂直周期毎
に交互に上記垂直偏向信号に加える2つのスイツ
チング素子とを備え、上記複数のラインの表示位
置を1垂直周期毎にライン間隔のほぼ2分の1だ
け垂直方向に移動させるようにしたことを特徴と
する画像表示装置。
1 A screen on a screen is vertically divided into a plurality of sections, an electron beam source that generates an electron beam in each section, and a vertical deflection electrode that deflects each electron beam in the vertical direction for each section. , a vertical deflection drive circuit that generates a step-wave vertical deflection signal for displaying a plurality of lines by deflecting each electron beam in the vertical direction for each section and supplies the vertical deflection signal to the vertical deflection electrode; Two bias voltage generation circuits generate two types of bias voltages that differ by a vertical deflection voltage corresponding to approximately one-half of the interval, and a switching pulse that is triggered by a vertical pulse and reverses every vertical period. a flip-flop; and two switching elements that are alternately switched by the switching pulses from the flip-flop and apply the two types of bias voltages of the two bias voltage generating circuits to the vertical deflection signal alternately every vertical period. An image display device, characterized in that the display position of the plurality of lines is moved in the vertical direction by approximately one half of the line spacing every one vertical period.
JP56037507A 1981-03-16 1981-03-16 Picture display device Granted JPS57152285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56037507A JPS57152285A (en) 1981-03-16 1981-03-16 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56037507A JPS57152285A (en) 1981-03-16 1981-03-16 Picture display device

Publications (2)

Publication Number Publication Date
JPS57152285A JPS57152285A (en) 1982-09-20
JPS646593B2 true JPS646593B2 (en) 1989-02-03

Family

ID=12499437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56037507A Granted JPS57152285A (en) 1981-03-16 1981-03-16 Picture display device

Country Status (1)

Country Link
JP (1) JPS57152285A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758884A (en) * 1986-05-19 1988-07-19 Kaiser Electronics Electronically switched field sequential color video display having parallel color inputs

Also Published As

Publication number Publication date
JPS57152285A (en) 1982-09-20

Similar Documents

Publication Publication Date Title
JPH0332175B2 (en)
JPS6228633B2 (en)
JPS58106974A (en) Picture display
JPS646593B2 (en)
JPS644392B2 (en)
JPH023355B2 (en)
JPS644393B2 (en)
JPS644715B2 (en)
JP2817149B2 (en) Image display device
JP2600664B2 (en) Image display device
JPH0746575B2 (en) Image display device
JPH0454432B2 (en)
JPH0459743B2 (en)
JPS6227596B2 (en)
JPH0524610B2 (en)
JPH0325994B2 (en)
JPH0459742B2 (en)
JPH0334716B2 (en)
JPH0578987B2 (en)
JPH0636585B2 (en) Image display device
JPS6131671B2 (en)
JPH0325893B2 (en)
JPH0252476B2 (en)
JPS6352834B2 (en)
JPH0329351B2 (en)