JPS647526B2 - - Google Patents
Info
- Publication number
- JPS647526B2 JPS647526B2 JP52087014A JP8701477A JPS647526B2 JP S647526 B2 JPS647526 B2 JP S647526B2 JP 52087014 A JP52087014 A JP 52087014A JP 8701477 A JP8701477 A JP 8701477A JP S647526 B2 JPS647526 B2 JP S647526B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- error correction
- decoder
- string
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
この発明はデイジタルデータの伝送あるいは蓄
積などによつて生じた誤りを自動的に検出し訂正
する誤り訂正符号化および復号化システムに関
し、特にデイジタルデータを差動位相変調方式で
送つた場合に伝送ないしは蓄積媒体で生ずる誤り
を訂正する差動符号用誤り訂正システムに関す
る。 従来、差動位相変調方式において誤り訂正符号
方式を導入する場合には、第１図で示すような方
式を採用している。第１図において、送信データ
は誤り訂正符号器１において冗長デイジツトを付
加された後、変調装置２の中に含まれる差動符号
器３で差動符号化され、更に変調器４で変調され
て伝送ないしは蓄積媒体５へ送られる。伝送ない
しは蓄積媒体５を介して受信されたデータは復調
装置６の中の復調器７でまず復調され、ついで差
動復号器８で差動復号化された後、誤り訂正復号
器９において伝送ないしは蓄積媒体上で生じた誤
りが訂正され、正しい送信データとなる。しかし
ながら、この方式では伝送ないしは蓄積媒体５
で、例えば、１デイジツトの誤りが生じると、差
動復号器８で誤りが拡大され、必ず２デイジツト
の誤りとなつて誤り訂正復号器９へ送られる。 このため、第１図の方式では伝送ないしは蓄積
媒体５上の誤り率に比べ、誤り訂正能力の高い誤
り訂正符号器および復号器を使わねばならず、装
置の規模が必要以上に増大するという欠点を有し
ている。 これを避けるため、第２図に示すように（但
し、第２図における装置１′，３′，４′，５′，
７′，８′および９′は第１図の装置１，３，４，
５，７，８および９にそれぞれ対応する）、誤り
訂正符号器と差動符号器および誤り訂正復号器と
差動復号器の順序をそれぞれ入れ換え、伝送ない
しは蓄積媒体上の誤りが拡大しない時点で誤り訂
正の復号を行なうという方式も従来考えられてい
る。ただ、この方式では、差動復号を行なう前に
誤り訂正を実行しなければならないため、送信側
と受信側とで、位相の基準が合わない状態で誤り
訂正の実行を行なわなければならない。 このため、例えば、Ｍ相位相変調方式において
位相の基準が合わなくても使用できる符号とし
て、Ｍを法とした演算に基づいたＭ進の誤り訂正
符号とかあるいは特に４相位相変調方式の場合に
は、２進の誤り訂正符号を２つ独立して用いる方
法とかが、従来よく知られている。第３図は後者
の方式を示したブロツク図で、第３図における装
置１″，３″，４″，５″，７″，８″および９″は第
２図における装置１′，３′，４′，５′，７′，
８′および９′にそれぞれ対応する。但し、４相の
場合には１デイジツトが２ビツトに対応するた
め、第３図の入出力ラインは、２つのラインで表
わされ、各時点で、２ビツト同時に入力されるこ
とを示している。 また、参照数字１′−１および１″−２は通常の
２進の誤り訂正符号器であり、参照数字９″−１
および９″−２も通常の２進の誤り訂正復号器で
ある。 しかしながら、第２図あるいは第３図に示され
た方式は次のような欠点を有している。 従来、変復調装置は、第１図に示したように差
動符号器３および差動復号器８を含んだ形で開発
されており、この変復調装置に何らかの形で誤り
訂正装置を接続して用いようとした場合、一つに
は変復調装置と誤り訂正装置とが地域的に離れて
いる場合があり、この場合には、第２図あるいは
第３図のように、変復調装置の中に誤り訂正装置
を割つて入り込ませるようなシステム設計するこ
とは事実上不可能である。 また、第二には、たとえ変復調装置と誤り訂正
装置とが、地域的に同じところにあつても、従来
の変復調装置の中に誤り訂正装置を割つてはいり
込ませるような再設計は従来の変復調装置に種々
の設計変更を促すことになり、実際問題としてで
きない場合がある。 本発明の目的は上述の従来の誤り訂正方式の欠
点を除去した新規な差動符号用誤り訂正システム
を提供することにある。 本発明のシステムは差動符号器、誤り訂正符号
器および差動復号器を有する符号化装置と、差動
符号器、誤り訂正復号器および差動復号器を有す
る復号化装置と、前記両装置間に設けられかつ差
動位相変復調装置を含む伝送媒体ないしは蓄積媒
体とから構成されている。 次に図面を参照して本発明を詳細に説明する。 第４図は本発明の一実施例のブロツク図を示
す。第４図において、参照数字１，２，３
，４，５，６，７，８および９で
示された装置は、それぞれ第１図における装置
１，２，３，４，５，６，７，８および９に対応
する。また、参照数字１１および１４で示した装
置は差動符号器を、参照数字１２および１５で示
した装置は差動復号器を示す。参照数字１０およ
び１３は、それぞれ新しく提案した符号化装置お
よび復号化装置を示す。なお、よく知られている
ように、前記差動符号器および差動復号器は、Ｍ
相位相変調方式における、各位相データ0゜、a゜、
2a゜、………、および（Ｍ−１）a゜（但し、a゜＝
360゜／Ｍ）をそれぞれ０、１、２、………および
（Ｍ−１）で表わしたとき、第５図および第６図
のように図示することができる。第５図におい
て、参照数字１６および１６′は１デイジツトを
記憶するためのレジスタを示し、参照数字１７お
よび１７′はそれぞれＭを法として加算する加算
器およびＭを法として減算する減算器を示す。 第５図および第６図から差動符号器と差動復号
器とが互いに逆変換の関係にある装置であること
は明らかである。 さて第４図において、送信データ列はまず差動
符号器１１で差動符号化されたのち、誤り訂正符
号器１で冗長デイジツトを付加され、続いて差
動復号器１２で差動復号化の変換を受けたのち変
調装置２′へ送られる。送られたデータ列は、第
１図の場合と同様、変調装置２′から伝送ないし
は蓄積媒体５、更には復調装置６′を経て復号
化装置１３へ送られる。 変調装置２′伝送ないしは蓄積媒体５および
復調装置６′をひとまとめにして差動位相変復調
装置を含む伝送媒体ないしは蓄積媒体と呼ぶこと
もある。 図から明らかなように、もし伝送ないしは蓄積
媒体５上で誤りを生じなければ、変調装置２′
への入力データ列と復調装置６′からの出力デー
タ列とは全く等しい。しかし、誤りが生じた場合
には、復調装置６′に含まれる差動復号器８内
に前記１デイジツトを記憶するレジスタがある為
に、誤りが次のクロツクにまで拡大され倍化され
てしまう。この誤りが倍化されたデータ列を受け
とつた復号化装置１３は、まず差動符号器１４に
よつて、受信データ列を前記差動復号器８へ入
力される以前のデータへ戻す。しかしながら、一
般には、前記差動復号器８と前記差動符号器１
４とは初期データ（つまり、前記１デイジツトを
記憶するレジスタに最初に格納されたデータ）が
異なるため、第５図から明らかなように、前記差
動符号器１４の出力データ列は、前記差動復号器
８への入力データ列と比べた場合、初期データ
の差の分だけＭを法として常に加算されたデータ
列であることがわかる。この、初期データの差の
分を除けば、両データ列は全く等しく、誤つてい
るデイジツトも伝送ないしは蓄積媒体５で生じ
た誤りデイジツトのみである。同様の理由によつ
て、前記差動復号器１４の出力データ列は、前記
差動復号器１２への入力データ列と比べた場合、
両者の初期データの差の分だけＭを法として常に
加算されたデータ列となつていることがわかる。
つまり、誤り訂正符号器１からの出力データ列
と、誤り訂正復号器９への入力データ列とは、
第２図あるいは第３図の場合と同様、位相の基準
が異なるのみで、その分を除けば、両データ列
は、伝送ないしは蓄積媒体５で生じた誤りデイ
ジツトが異なつているだけで、他は全く等しいデ
ータ列である。 そこで、誤り訂正符号としては、第２図あるい
は第３図の場合と同様、位相の基準があわなくて
も使用できる従来の符号を用いるものとすればよ
い。このとき、誤り訂正復号器９は、伝送ない
しは蓄積媒体５で生じた誤りデイジツトのみを
訂正すればよい。位相の基準の差は、誤り訂正符
号器１および誤り訂正符号器９の外側に差動
符号器１１および差動復号器１５を配置すること
によつて取除くことができる。 従つて、符号化装置１０への入力データ列と復
号化装置１３からの出力データ列とは、伝送ない
しは蓄積媒体５で生じた誤りが使用した誤り訂
正符号の訂正能力内にある限り、全く等しいデー
タ列となる。 以上の説明を、更により具体的説明するため
に、第４図において、例えば、1111という４ビツ
トの情報ビツト列が本発明による差動符号用誤り
訂正符号器１０に入力された場合を例にとり説明
する。説明の便宜上、差動符号器１１，３，１
４および差動復号器１２，８，１５の初期状
態、つまり第５図および第６図に示すレジスタ１
６および１６′の初期状態は、特に断わりがない
限り０であるとする。このとき、差動符号器１１
の出力は、第５図から分かる様に、１＋０＝１、
１＋１＝０、１＋０＝１、１＋１＝０（mod2）つ
まり、1010となる。次に、誤り訂正符号器１
は、例えば生成多項式x3＋x2＋１で定まる符号長
７ビツト誤り訂正能力をもつ巡回符号の符号器で
あると、この符号器の一般的な入出力関係は、よ
く知られているように表Ａの通りである。
積などによつて生じた誤りを自動的に検出し訂正
する誤り訂正符号化および復号化システムに関
し、特にデイジタルデータを差動位相変調方式で
送つた場合に伝送ないしは蓄積媒体で生ずる誤り
を訂正する差動符号用誤り訂正システムに関す
る。 従来、差動位相変調方式において誤り訂正符号
方式を導入する場合には、第１図で示すような方
式を採用している。第１図において、送信データ
は誤り訂正符号器１において冗長デイジツトを付
加された後、変調装置２の中に含まれる差動符号
器３で差動符号化され、更に変調器４で変調され
て伝送ないしは蓄積媒体５へ送られる。伝送ない
しは蓄積媒体５を介して受信されたデータは復調
装置６の中の復調器７でまず復調され、ついで差
動復号器８で差動復号化された後、誤り訂正復号
器９において伝送ないしは蓄積媒体上で生じた誤
りが訂正され、正しい送信データとなる。しかし
ながら、この方式では伝送ないしは蓄積媒体５
で、例えば、１デイジツトの誤りが生じると、差
動復号器８で誤りが拡大され、必ず２デイジツト
の誤りとなつて誤り訂正復号器９へ送られる。 このため、第１図の方式では伝送ないしは蓄積
媒体５上の誤り率に比べ、誤り訂正能力の高い誤
り訂正符号器および復号器を使わねばならず、装
置の規模が必要以上に増大するという欠点を有し
ている。 これを避けるため、第２図に示すように（但
し、第２図における装置１′，３′，４′，５′，
７′，８′および９′は第１図の装置１，３，４，
５，７，８および９にそれぞれ対応する）、誤り
訂正符号器と差動符号器および誤り訂正復号器と
差動復号器の順序をそれぞれ入れ換え、伝送ない
しは蓄積媒体上の誤りが拡大しない時点で誤り訂
正の復号を行なうという方式も従来考えられてい
る。ただ、この方式では、差動復号を行なう前に
誤り訂正を実行しなければならないため、送信側
と受信側とで、位相の基準が合わない状態で誤り
訂正の実行を行なわなければならない。 このため、例えば、Ｍ相位相変調方式において
位相の基準が合わなくても使用できる符号とし
て、Ｍを法とした演算に基づいたＭ進の誤り訂正
符号とかあるいは特に４相位相変調方式の場合に
は、２進の誤り訂正符号を２つ独立して用いる方
法とかが、従来よく知られている。第３図は後者
の方式を示したブロツク図で、第３図における装
置１″，３″，４″，５″，７″，８″および９″は第
２図における装置１′，３′，４′，５′，７′，
８′および９′にそれぞれ対応する。但し、４相の
場合には１デイジツトが２ビツトに対応するた
め、第３図の入出力ラインは、２つのラインで表
わされ、各時点で、２ビツト同時に入力されるこ
とを示している。 また、参照数字１′−１および１″−２は通常の
２進の誤り訂正符号器であり、参照数字９″−１
および９″−２も通常の２進の誤り訂正復号器で
ある。 しかしながら、第２図あるいは第３図に示され
た方式は次のような欠点を有している。 従来、変復調装置は、第１図に示したように差
動符号器３および差動復号器８を含んだ形で開発
されており、この変復調装置に何らかの形で誤り
訂正装置を接続して用いようとした場合、一つに
は変復調装置と誤り訂正装置とが地域的に離れて
いる場合があり、この場合には、第２図あるいは
第３図のように、変復調装置の中に誤り訂正装置
を割つて入り込ませるようなシステム設計するこ
とは事実上不可能である。 また、第二には、たとえ変復調装置と誤り訂正
装置とが、地域的に同じところにあつても、従来
の変復調装置の中に誤り訂正装置を割つてはいり
込ませるような再設計は従来の変復調装置に種々
の設計変更を促すことになり、実際問題としてで
きない場合がある。 本発明の目的は上述の従来の誤り訂正方式の欠
点を除去した新規な差動符号用誤り訂正システム
を提供することにある。 本発明のシステムは差動符号器、誤り訂正符号
器および差動復号器を有する符号化装置と、差動
符号器、誤り訂正復号器および差動復号器を有す
る復号化装置と、前記両装置間に設けられかつ差
動位相変復調装置を含む伝送媒体ないしは蓄積媒
体とから構成されている。 次に図面を参照して本発明を詳細に説明する。 第４図は本発明の一実施例のブロツク図を示
す。第４図において、参照数字１，２，３
，４，５，６，７，８および９で
示された装置は、それぞれ第１図における装置
１，２，３，４，５，６，７，８および９に対応
する。また、参照数字１１および１４で示した装
置は差動符号器を、参照数字１２および１５で示
した装置は差動復号器を示す。参照数字１０およ
び１３は、それぞれ新しく提案した符号化装置お
よび復号化装置を示す。なお、よく知られている
ように、前記差動符号器および差動復号器は、Ｍ
相位相変調方式における、各位相データ0゜、a゜、
2a゜、………、および（Ｍ−１）a゜（但し、a゜＝
360゜／Ｍ）をそれぞれ０、１、２、………および
（Ｍ−１）で表わしたとき、第５図および第６図
のように図示することができる。第５図におい
て、参照数字１６および１６′は１デイジツトを
記憶するためのレジスタを示し、参照数字１７お
よび１７′はそれぞれＭを法として加算する加算
器およびＭを法として減算する減算器を示す。 第５図および第６図から差動符号器と差動復号
器とが互いに逆変換の関係にある装置であること
は明らかである。 さて第４図において、送信データ列はまず差動
符号器１１で差動符号化されたのち、誤り訂正符
号器１で冗長デイジツトを付加され、続いて差
動復号器１２で差動復号化の変換を受けたのち変
調装置２′へ送られる。送られたデータ列は、第
１図の場合と同様、変調装置２′から伝送ないし
は蓄積媒体５、更には復調装置６′を経て復号
化装置１３へ送られる。 変調装置２′伝送ないしは蓄積媒体５および
復調装置６′をひとまとめにして差動位相変復調
装置を含む伝送媒体ないしは蓄積媒体と呼ぶこと
もある。 図から明らかなように、もし伝送ないしは蓄積
媒体５上で誤りを生じなければ、変調装置２′
への入力データ列と復調装置６′からの出力デー
タ列とは全く等しい。しかし、誤りが生じた場合
には、復調装置６′に含まれる差動復号器８内
に前記１デイジツトを記憶するレジスタがある為
に、誤りが次のクロツクにまで拡大され倍化され
てしまう。この誤りが倍化されたデータ列を受け
とつた復号化装置１３は、まず差動符号器１４に
よつて、受信データ列を前記差動復号器８へ入
力される以前のデータへ戻す。しかしながら、一
般には、前記差動復号器８と前記差動符号器１
４とは初期データ（つまり、前記１デイジツトを
記憶するレジスタに最初に格納されたデータ）が
異なるため、第５図から明らかなように、前記差
動符号器１４の出力データ列は、前記差動復号器
８への入力データ列と比べた場合、初期データ
の差の分だけＭを法として常に加算されたデータ
列であることがわかる。この、初期データの差の
分を除けば、両データ列は全く等しく、誤つてい
るデイジツトも伝送ないしは蓄積媒体５で生じ
た誤りデイジツトのみである。同様の理由によつ
て、前記差動復号器１４の出力データ列は、前記
差動復号器１２への入力データ列と比べた場合、
両者の初期データの差の分だけＭを法として常に
加算されたデータ列となつていることがわかる。
つまり、誤り訂正符号器１からの出力データ列
と、誤り訂正復号器９への入力データ列とは、
第２図あるいは第３図の場合と同様、位相の基準
が異なるのみで、その分を除けば、両データ列
は、伝送ないしは蓄積媒体５で生じた誤りデイ
ジツトが異なつているだけで、他は全く等しいデ
ータ列である。 そこで、誤り訂正符号としては、第２図あるい
は第３図の場合と同様、位相の基準があわなくて
も使用できる従来の符号を用いるものとすればよ
い。このとき、誤り訂正復号器９は、伝送ない
しは蓄積媒体５で生じた誤りデイジツトのみを
訂正すればよい。位相の基準の差は、誤り訂正符
号器１および誤り訂正符号器９の外側に差動
符号器１１および差動復号器１５を配置すること
によつて取除くことができる。 従つて、符号化装置１０への入力データ列と復
号化装置１３からの出力データ列とは、伝送ない
しは蓄積媒体５で生じた誤りが使用した誤り訂
正符号の訂正能力内にある限り、全く等しいデー
タ列となる。 以上の説明を、更により具体的説明するため
に、第４図において、例えば、1111という４ビツ
トの情報ビツト列が本発明による差動符号用誤り
訂正符号器１０に入力された場合を例にとり説明
する。説明の便宜上、差動符号器１１，３，１
４および差動復号器１２，８，１５の初期状
態、つまり第５図および第６図に示すレジスタ１
６および１６′の初期状態は、特に断わりがない
限り０であるとする。このとき、差動符号器１１
の出力は、第５図から分かる様に、１＋０＝１、
１＋１＝０、１＋０＝１、１＋１＝０（mod2）つ
まり、1010となる。次に、誤り訂正符号器１
は、例えば生成多項式x3＋x2＋１で定まる符号長
７ビツト誤り訂正能力をもつ巡回符号の符号器で
あると、この符号器の一般的な入出力関係は、よ
く知られているように表Ａの通りである。
【表】
上述したように、誤り訂正符号器１への入力
が1010なので、その出力は1010001となる。次に、
この符号1010001は、差動復号器１２へ入力され、
第６図から分かる様に、その出力は、１−０＝
１、０−１＝１、１−０＝１、０−１＝１、０−
０＝０、０−０＝０、１−０＝１（mod2）つまり
1111001となる。更にこの出力1111001は、差動位
相変調器２′へ入力され、まず差動符号器３に
よつて、１＋０＝１、１＋１＝０、１＋０＝１、
１＋１＝０、０＋０＝０、０＋０＝０、１＋０＝
１（mod2）つまり1010001に変換され、この符号
列に従つた２相PSK信号が変調器４で生成さ
れて、伝送あるいは蓄積媒体５へ送られる。受
信側では、差動位相復調器６′において、まず復
調器７が、1010001のビツト列を復調する。こ
の復調されたビツト列は、差動復号器８で、１
−０＝１、０−１＝１、１−０＝１、０−１＝
１、０−０＝０、０−０＝０、１−０＝１
（mod2）つまり、1111001に変換され、差動位相
変調器２′に入力した系列を復元する。もつとも、
今の場合、復調器７において、位相回転は生じ
なかつたものとして説明したが、180゜の位相回転
が生じ、０が１に、１が０に変化して復号された
場合、復調器７の出力は、1010001とは異つて、
0101110となる。この場合、差動復号器８の初
期状態も０でなく１とすれば、差動復号器８の
出力は、０−１＝１、１−０＝１、０−１＝１、
１−０＝１、１−１＝０、１−１＝０、０−１＝
１（mod2）つまり、1111001が復元される。差動
復号器８の初期状態が万一、０であつても、先
頭ビツトのみが０−０＝０となつて異なるだけで
あり、これは、従来からある差動位相変調システ
ムのもつ性質であつて、現実には何ら問題とはな
らない。つまり１ビツト分のダミービツトを差動
位相変調システムへ入力したあと、真のビツト列
を入力すればよい。 なお、差動復号器８は、位相の回転があたつ
か否かを知ることなく、つまり位相基準の差を知
ることなく、いずれの場合でも1111001を復元し
ている。これは、180゜の位相回転が生じ、各ビツ
トが反転されても、つまりmod2で＋１されても、
すべてのビツトがmod2で＋１されているため、
差動復号器において、＋１された分を自然に消去
してしまうためである。つまり、a1、a2というビ
ツトに180゜の位相回転が生じて、a1＋１、a2＋１
（mod2）となつたとしても、差動復号器の出力は
（a2＋１）−（a1＋１）＝a2−a1（mod2）となつて
mod2で＋１された、つまりビツト反転された影
響が全く現れないためである。 また、第１図における差動位相変調器２への入
力は、情報ビツト例1111に対する符号語1111111
であつて、その出力は、1111111を差動符号化し
たビツト列１＋０＝１、１＋１＝０、１＋０＝
１、１＋１＝０、１＋０＝１、１＋１＝０、１＋
０＝１（mod2）つまり、1010101に従つた２相
PSK信号であるのに対し、第４図における差動
位相変調器２′への入力は、冗長ビツト部分のパ
ターンが変化したビツト列1111001で、出力はそ
れを差動符号化したビツト列1010001に従つた２
相PSK信号となつており、かつ該ビツト列は
1010001は、前記巡回符号の符号語となつている。 従つて、第１図における差動位相変調器６への
入出力および第４図における差動位相復調器６′
への入出力は、伝送路誤りがないとして、それぞ
れビツト列1010101に従つた２相PSK信号、ビツ
ト列1111111およびビツト列1010001に従つた２相
PSK信号、ビツト列1111001となつている。 更にまた、伝送路誤りが生じて第１図の復調器
７あるいは、第４図の復調器７の復調結果に誤
りがある場合について説明する。例えば、３ビツ
ト目に誤りがあり、復調した結果、第１図におい
ては、1000101、第４図においては、1000001とな
つたとすると、続く差動復号器８あるいは８に
より、そそれぞれ1100111（誤りがないとき
1111111）、1100001（誤りがないとき1111001）と
して出力され、いずれも３ビツト目と４ビツト目
に誤りビツトが生じている。ところが、第１図の
構成においては、２ビツトの誤り有するビツト列
1100111が誤り訂正復号器９において、６番目の
ビツトに１ビツトだけの誤りが生じたものと感違
いして1100101として復号され、1100が出力され
る。すなわち入力1111に対し、２ビツト分の誤り
が生じたまま出力され、伝送路で生じた１ビツト
の誤りを訂正することができない。 一方、本発明においては、伝送路で生じた１ビ
ツト誤りは必ず訂正できる。このことについて、
上記列を用いて更に説明する。第４図において、
上述したように、３ビツト目と４ビツト目に誤り
の生じたビツト列1100001（誤りがないときは
1111001）を本発明による差動符号用誤り訂正復
号器１３へ入力する。まず、差動符号器１４によ
つて、誤りを有するビツト列1100001は、１＋０
＝１、１＋１＝０、０＋０＝０、０＋０＝０、０
＋０＝０、０＋０＝０、１＋０＝１（mod2）つま
り、1000001（誤りがないときの値は1010001）に
変換され、誤りビツトが３ビツト目のみとなつた
形で誤り訂正復号器９に入力され、最も近い
1010001なる符号語に復号されて、1010として出
力される。このビツト列1010は差動復号器１５に
おいて、１−０＝１、０−１＝１、１−０＝１、
０−１＝１（mod2）つまり、1111に変換され、正
しく復元される。 上記説明では、差動符号器１１，３，１４、
および差動復号器１２，８，１５の初期状態は
すべて０として説明してきたが、現実には、０か
１か任意の値をとり得る。そのため、前記したよ
うに真のビツト列を送る前にダミービツトを１ビ
ツト送る必要がある。ただ、その場合でも、ダミ
ービツトの影響等で、差動復号器１２と差動符号
器１４との内部状態が異なることは当然ながらあ
り得る。例えば、差動符号器１２の初期状態を
０、差動符号器１４の初期状態を１としたとき、
差動符号用誤り訂正復号器１３への前記入力ビツ
ト列1100001は、差動符号器１４によつて１＋１
＝０、１＋０＝１、０＋１＝１、０＋１＝１、０
＋１＝１、１＋１＝０（mod2）つまり0111110に
変換され、丁度差動符号器１４の初期状態が０の
ときの変換ビツト列1000001を全ビツト反転した
形になつている。つまり180゜の位相回転が生じた
場合と同じ形になつている。前記符号長７の巡回
符号は、すべて１の符号語1111111を持つ線形符
号なので、符号語1010001に1111111を各ビツト毎
にmod2加算して得られるビツト列0101110も正し
い符号語として含み、誤り訂正復号器９によつ
て0111110は３ビツト目のみのエラーとして、符
号語1010001を全ビツト反転した該ビツト列
0101110に復号される。そして、0101が誤り訂正
復号器９の出力として差動復号器１５への入力
となる。差動復号器１５の初期状態も１とすれ
ば、その出力は０−１＝１、１−０＝１、０−１
＝１、１−０＝１（mod2）つまり、1111となり正
しく復元される。差動復号器１５の初期状態が１
でなけければ、前述のように先頭ビツトが異なる
のみである。差動復号器１５においては、入力さ
れるビツト列に180゜の位相回転が起つているか否
かに関知せず、正しく復号することは、前記差動
復号器８の場合と同様である。 また、位相回転による符号変化は全ビツト反転
であり、これは、一つの符号語から他の符号語へ
の変換となり、誤り訂正復号器９では、誤りは
検知されない。なぜなら、前述した様に全ビツト
反転した符号語もまた正しい符号語であるからで
ある。今、説明した例での誤り訂正符号はブロツ
ク長７ビツト内の任意の１ビツトのみを訂正する
誤り訂正符号なので１ビツトのみの誤りを検出し
訂正する形となつている。 次に、位相の基準があわなくても使用できる従
来の符号の一つの利用例として、特に４相位相変
調方式の場合に、２進の誤り訂正符号を２つ独立
に用いた場合について、第７図を参照しながら、
詳細に説明する。ここで、該２進の誤り訂正符号
は、通常の２進誤り訂正符号の持つ次の性質すな
わち全て１の符号パターン（11………１）を１つ
の正しい符号語として持つ線形誤り訂正符号とす
る。このとき、任意の符号語に対してその各ビツ
トを全て反転したものもまた該誤り訂正符号の符
号語になつている。このような誤り訂正符号の一
例として、例えば生成多項式の項数が奇数個の巡
回符号が挙げられる。その理由を示す。符号長を
ｎ、生成多項式をＧ（ｘ）とすると、巡回符号の
性質からＧ（ｘ）はxn−１を割り切る。一方、xn
−１は、 xn−ｙ＝（xn-1＋xn-2＋………＋ｘ＋１）（ｘ−
１） と分解できる。ところで、Ｇ（ｘ）の項数は奇数
なのでＧ(1)は０でなく、したがつて、Ｇ（ｘ）は
ｘ−１を因数に持たない。よつて、Ｇ（ｘ）は
xn-1＋xn-2＋………＋ｘ＋１を割り切る。この事
実は巡回符号の性質からxn-1＋xn-2＋………＋ｘ
＋１が符号語に対応していること、すなわち、全
て１の符号パターン（11………１）が符号語にな
つていることを意味する。以上により、生成多項
式の項数が奇数個の巡回符号は、全て１の符号パ
ターン（11…………１）を１つの符号語としてつ
線形誤り訂正符号であることが示された。第７図
において、参照数字１′′′′，２″，３′′′′，４
′′′′，５
′′′′，６″，７′′′′，８′′′′，９′′′′
，１０′，１１′１
２′，１３′，１４′および１５′で示された装置
は、それぞれ第４図における装置１１，２′，
３，４，５，６′，７，８，９，１
０，１１，１２，１３，１４に対応する。参照数
字１′′′′−１および１−２は同一の２進の誤り
訂正符号器を、参照数字９′′′′−１および９′′′
′−
２は同一の２進の誤り訂正復号器を示す。 さて、４相位相変調方式における前記各位相デ
ータ０、１、２および３は、２ビツトのデータと
して表現できるが、普通変復調装置との入出力に
おいては、いわゆるグレイ符号の形に表現されて
いるものとして扱う。つまり、０、１、２および
３の各位相データは、それぞれ00、01、11および
10という形の２ビツトで表現されているものとし
て扱うわけである。そこで、符号化装置１０′お
よび復号化装置１３′でも各位相データ０、１、
２および３はグレイ符号の形で表わされているも
のとする。このとき、差動符号器および差動復号
器に含まれる。Ｍ＝４法としたつまりmod4の加
算器並びに減算器はそれぞれ下記の表１および表
２の演算表に従つた計算結果を出力することにな
る。 第７図において、誤り訂正符号器１′′′′−１お
よび１′′′′−２への入力ビツト列
が1010なので、その出力は1010001となる。次に、
この符号1010001は、差動復号器１２へ入力され、
第６図から分かる様に、その出力は、１−０＝
１、０−１＝１、１−０＝１、０−１＝１、０−
０＝０、０−０＝０、１−０＝１（mod2）つまり
1111001となる。更にこの出力1111001は、差動位
相変調器２′へ入力され、まず差動符号器３に
よつて、１＋０＝１、１＋１＝０、１＋０＝１、
１＋１＝０、０＋０＝０、０＋０＝０、１＋０＝
１（mod2）つまり1010001に変換され、この符号
列に従つた２相PSK信号が変調器４で生成さ
れて、伝送あるいは蓄積媒体５へ送られる。受
信側では、差動位相復調器６′において、まず復
調器７が、1010001のビツト列を復調する。こ
の復調されたビツト列は、差動復号器８で、１
−０＝１、０−１＝１、１−０＝１、０−１＝
１、０−０＝０、０−０＝０、１−０＝１
（mod2）つまり、1111001に変換され、差動位相
変調器２′に入力した系列を復元する。もつとも、
今の場合、復調器７において、位相回転は生じ
なかつたものとして説明したが、180゜の位相回転
が生じ、０が１に、１が０に変化して復号された
場合、復調器７の出力は、1010001とは異つて、
0101110となる。この場合、差動復号器８の初
期状態も０でなく１とすれば、差動復号器８の
出力は、０−１＝１、１−０＝１、０−１＝１、
１−０＝１、１−１＝０、１−１＝０、０−１＝
１（mod2）つまり、1111001が復元される。差動
復号器８の初期状態が万一、０であつても、先
頭ビツトのみが０−０＝０となつて異なるだけで
あり、これは、従来からある差動位相変調システ
ムのもつ性質であつて、現実には何ら問題とはな
らない。つまり１ビツト分のダミービツトを差動
位相変調システムへ入力したあと、真のビツト列
を入力すればよい。 なお、差動復号器８は、位相の回転があたつ
か否かを知ることなく、つまり位相基準の差を知
ることなく、いずれの場合でも1111001を復元し
ている。これは、180゜の位相回転が生じ、各ビツ
トが反転されても、つまりmod2で＋１されても、
すべてのビツトがmod2で＋１されているため、
差動復号器において、＋１された分を自然に消去
してしまうためである。つまり、a1、a2というビ
ツトに180゜の位相回転が生じて、a1＋１、a2＋１
（mod2）となつたとしても、差動復号器の出力は
（a2＋１）−（a1＋１）＝a2−a1（mod2）となつて
mod2で＋１された、つまりビツト反転された影
響が全く現れないためである。 また、第１図における差動位相変調器２への入
力は、情報ビツト例1111に対する符号語1111111
であつて、その出力は、1111111を差動符号化し
たビツト列１＋０＝１、１＋１＝０、１＋０＝
１、１＋１＝０、１＋０＝１、１＋１＝０、１＋
０＝１（mod2）つまり、1010101に従つた２相
PSK信号であるのに対し、第４図における差動
位相変調器２′への入力は、冗長ビツト部分のパ
ターンが変化したビツト列1111001で、出力はそ
れを差動符号化したビツト列1010001に従つた２
相PSK信号となつており、かつ該ビツト列は
1010001は、前記巡回符号の符号語となつている。 従つて、第１図における差動位相変調器６への
入出力および第４図における差動位相復調器６′
への入出力は、伝送路誤りがないとして、それぞ
れビツト列1010101に従つた２相PSK信号、ビツ
ト列1111111およびビツト列1010001に従つた２相
PSK信号、ビツト列1111001となつている。 更にまた、伝送路誤りが生じて第１図の復調器
７あるいは、第４図の復調器７の復調結果に誤
りがある場合について説明する。例えば、３ビツ
ト目に誤りがあり、復調した結果、第１図におい
ては、1000101、第４図においては、1000001とな
つたとすると、続く差動復号器８あるいは８に
より、そそれぞれ1100111（誤りがないとき
1111111）、1100001（誤りがないとき1111001）と
して出力され、いずれも３ビツト目と４ビツト目
に誤りビツトが生じている。ところが、第１図の
構成においては、２ビツトの誤り有するビツト列
1100111が誤り訂正復号器９において、６番目の
ビツトに１ビツトだけの誤りが生じたものと感違
いして1100101として復号され、1100が出力され
る。すなわち入力1111に対し、２ビツト分の誤り
が生じたまま出力され、伝送路で生じた１ビツト
の誤りを訂正することができない。 一方、本発明においては、伝送路で生じた１ビ
ツト誤りは必ず訂正できる。このことについて、
上記列を用いて更に説明する。第４図において、
上述したように、３ビツト目と４ビツト目に誤り
の生じたビツト列1100001（誤りがないときは
1111001）を本発明による差動符号用誤り訂正復
号器１３へ入力する。まず、差動符号器１４によ
つて、誤りを有するビツト列1100001は、１＋０
＝１、１＋１＝０、０＋０＝０、０＋０＝０、０
＋０＝０、０＋０＝０、１＋０＝１（mod2）つま
り、1000001（誤りがないときの値は1010001）に
変換され、誤りビツトが３ビツト目のみとなつた
形で誤り訂正復号器９に入力され、最も近い
1010001なる符号語に復号されて、1010として出
力される。このビツト列1010は差動復号器１５に
おいて、１−０＝１、０−１＝１、１−０＝１、
０−１＝１（mod2）つまり、1111に変換され、正
しく復元される。 上記説明では、差動符号器１１，３，１４、
および差動復号器１２，８，１５の初期状態は
すべて０として説明してきたが、現実には、０か
１か任意の値をとり得る。そのため、前記したよ
うに真のビツト列を送る前にダミービツトを１ビ
ツト送る必要がある。ただ、その場合でも、ダミ
ービツトの影響等で、差動復号器１２と差動符号
器１４との内部状態が異なることは当然ながらあ
り得る。例えば、差動符号器１２の初期状態を
０、差動符号器１４の初期状態を１としたとき、
差動符号用誤り訂正復号器１３への前記入力ビツ
ト列1100001は、差動符号器１４によつて１＋１
＝０、１＋０＝１、０＋１＝１、０＋１＝１、０
＋１＝１、１＋１＝０（mod2）つまり0111110に
変換され、丁度差動符号器１４の初期状態が０の
ときの変換ビツト列1000001を全ビツト反転した
形になつている。つまり180゜の位相回転が生じた
場合と同じ形になつている。前記符号長７の巡回
符号は、すべて１の符号語1111111を持つ線形符
号なので、符号語1010001に1111111を各ビツト毎
にmod2加算して得られるビツト列0101110も正し
い符号語として含み、誤り訂正復号器９によつ
て0111110は３ビツト目のみのエラーとして、符
号語1010001を全ビツト反転した該ビツト列
0101110に復号される。そして、0101が誤り訂正
復号器９の出力として差動復号器１５への入力
となる。差動復号器１５の初期状態も１とすれ
ば、その出力は０−１＝１、１−０＝１、０−１
＝１、１−０＝１（mod2）つまり、1111となり正
しく復元される。差動復号器１５の初期状態が１
でなけければ、前述のように先頭ビツトが異なる
のみである。差動復号器１５においては、入力さ
れるビツト列に180゜の位相回転が起つているか否
かに関知せず、正しく復号することは、前記差動
復号器８の場合と同様である。 また、位相回転による符号変化は全ビツト反転
であり、これは、一つの符号語から他の符号語へ
の変換となり、誤り訂正復号器９では、誤りは
検知されない。なぜなら、前述した様に全ビツト
反転した符号語もまた正しい符号語であるからで
ある。今、説明した例での誤り訂正符号はブロツ
ク長７ビツト内の任意の１ビツトのみを訂正する
誤り訂正符号なので１ビツトのみの誤りを検出し
訂正する形となつている。 次に、位相の基準があわなくても使用できる従
来の符号の一つの利用例として、特に４相位相変
調方式の場合に、２進の誤り訂正符号を２つ独立
に用いた場合について、第７図を参照しながら、
詳細に説明する。ここで、該２進の誤り訂正符号
は、通常の２進誤り訂正符号の持つ次の性質すな
わち全て１の符号パターン（11………１）を１つ
の正しい符号語として持つ線形誤り訂正符号とす
る。このとき、任意の符号語に対してその各ビツ
トを全て反転したものもまた該誤り訂正符号の符
号語になつている。このような誤り訂正符号の一
例として、例えば生成多項式の項数が奇数個の巡
回符号が挙げられる。その理由を示す。符号長を
ｎ、生成多項式をＧ（ｘ）とすると、巡回符号の
性質からＧ（ｘ）はxn−１を割り切る。一方、xn
−１は、 xn−ｙ＝（xn-1＋xn-2＋………＋ｘ＋１）（ｘ−
１） と分解できる。ところで、Ｇ（ｘ）の項数は奇数
なのでＧ(1)は０でなく、したがつて、Ｇ（ｘ）は
ｘ−１を因数に持たない。よつて、Ｇ（ｘ）は
xn-1＋xn-2＋………＋ｘ＋１を割り切る。この事
実は巡回符号の性質からxn-1＋xn-2＋………＋ｘ
＋１が符号語に対応していること、すなわち、全
て１の符号パターン（11………１）が符号語にな
つていることを意味する。以上により、生成多項
式の項数が奇数個の巡回符号は、全て１の符号パ
ターン（11…………１）を１つの符号語としてつ
線形誤り訂正符号であることが示された。第７図
において、参照数字１′′′′，２″，３′′′′，４
′′′′，５
′′′′，６″，７′′′′，８′′′′，９′′′′
，１０′，１１′１
２′，１３′，１４′および１５′で示された装置
は、それぞれ第４図における装置１１，２′，
３，４，５，６′，７，８，９，１
０，１１，１２，１３，１４に対応する。参照数
字１′′′′−１および１−２は同一の２進の誤り
訂正符号器を、参照数字９′′′′−１および９′′′
′−
２は同一の２進の誤り訂正復号器を示す。 さて、４相位相変調方式における前記各位相デ
ータ０、１、２および３は、２ビツトのデータと
して表現できるが、普通変復調装置との入出力に
おいては、いわゆるグレイ符号の形に表現されて
いるものとして扱う。つまり、０、１、２および
３の各位相データは、それぞれ00、01、11および
10という形の２ビツトで表現されているものとし
て扱うわけである。そこで、符号化装置１０′お
よび復号化装置１３′でも各位相データ０、１、
２および３はグレイ符号の形で表わされているも
のとする。このとき、差動符号器および差動復号
器に含まれる。Ｍ＝４法としたつまりmod4の加
算器並びに減算器はそれぞれ下記の表１および表
２の演算表に従つた計算結果を出力することにな
る。 第７図において、誤り訂正符号器１′′′′−１お
よび１′′′′−２への入力ビツト列
【表】
【表】
をそれぞれ｛Pi｝、｛Q′i｝とし、冗長ビツトを付
加したあとの出力ビツト列をそれぞれ｛Pi｝、
｛Qi｝とする。このとき、誤り訂正復号器９′′′′−
１および９′′′′−２への入力ビツト列は、前記差
動復号器１２′と差動符号器１４′における初期デ
ータの差によつて異なり、次の表３のように表わ
すことができる。これは、ある任意の２ビツト表
現されたデータに前記初期データの差ｉを加えた
とき、その２ビツトがどのように変化するかを表
１をもとに調べれば容易に導くことができる。 なお、表３において、＊印は、前記伝送ないし
は蓄積媒体５′′′′上でのみ何がしかの誤りが付加
された系列であることを示している。また、〜印
は各データビツトがすべて反転された系列である
ことを示す。表３において、例えば、初期データ
の差が１（すなわち90゜）あつたとしよう。このと
き、第５図からも分るように初期データの差が０
の場合に比べ、各デイジツトは、すべて前記差動
符号器１４′において＋１されて誤り訂正復号器
９′′′′にはいる。表１からも分かるように（０、
０）、（０、１）、（１、１）、（１、０）の各デイジ
ツトが＋１されると、それぞれ（０、１）、（１、
１）、（１、０）、（０、０）に変る。つまり、（Ｐ、
Ｑ）というデイジツトは（Ｑ、P〓）というデイジ
ツトに変る。初期データの差が２（すなわち180°）
の場合には、（０、０）、（０、１）、（１、１）、
（１、０）の各デイジツトは、それぞれ（１、１）
（１、０）、（０、０）、（０、１）に変る。つまり、
（Ｐ、Ｑ）というデイジツトは（P〓、Q〓）に変る。 更に、初期データの差が３（すなわち270゜）の
場合には、（０、０）、（０、１）、（１、１）、（１
、
０）の各デイジツトは、それぞれ（１、０）、
（０、０）、（０、１）、（１、１）に変る。つまり、
（Ｐ、Ｑ）というデイジツトは、（Q〓、Ｐ）に変
る。
加したあとの出力ビツト列をそれぞれ｛Pi｝、
｛Qi｝とする。このとき、誤り訂正復号器９′′′′−
１および９′′′′−２への入力ビツト列は、前記差
動復号器１２′と差動符号器１４′における初期デ
ータの差によつて異なり、次の表３のように表わ
すことができる。これは、ある任意の２ビツト表
現されたデータに前記初期データの差ｉを加えた
とき、その２ビツトがどのように変化するかを表
１をもとに調べれば容易に導くことができる。 なお、表３において、＊印は、前記伝送ないし
は蓄積媒体５′′′′上でのみ何がしかの誤りが付加
された系列であることを示している。また、〜印
は各データビツトがすべて反転された系列である
ことを示す。表３において、例えば、初期データ
の差が１（すなわち90゜）あつたとしよう。このと
き、第５図からも分るように初期データの差が０
の場合に比べ、各デイジツトは、すべて前記差動
符号器１４′において＋１されて誤り訂正復号器
９′′′′にはいる。表１からも分かるように（０、
０）、（０、１）、（１、１）、（１、０）の各デイジ
ツトが＋１されると、それぞれ（０、１）、（１、
１）、（１、０）、（０、０）に変る。つまり、（Ｐ、
Ｑ）というデイジツトは（Ｑ、P〓）というデイジ
ツトに変る。初期データの差が２（すなわち180°）
の場合には、（０、０）、（０、１）、（１、１）、
（１、０）の各デイジツトは、それぞれ（１、１）
（１、０）、（０、０）、（０、１）に変る。つまり、
（Ｐ、Ｑ）というデイジツトは（P〓、Q〓）に変る。 更に、初期データの差が３（すなわち270゜）の
場合には、（０、０）、（０、１）、（１、１）、（１
、
０）の各デイジツトは、それぞれ（１、０）、
（０、０）、（０、１）、（１、１）に変る。つまり、
（Ｐ、Ｑ）というデイジツトは、（Q〓、Ｐ）に変
る。
【表】
表３から分るように、誤り訂正復号器９′′′′−
１および９′′′′−２への入力ビツト列は｛P*ｉ｝、
｛P〓*ｉ｝、｛Q*ｉ｝および｛Q〓*ｉ｝の中のどれか
であることがわかる。しかるに、通常の２進の誤
り訂正符号を用いた場合、伝送ないしは蓄積媒体
５′′′′上での誤りが訂正能力内にあれば、前記入
力ビツト列｛P*ｉ｝｛P〓*ｉ｝、｛Q*ｉ｝および
｛Q〓*ｉ｝は、それぞれ復号後に、｛P′i｝、｛P〓′i
｝、
｛Q′i｝および｛Q〓′i｝となる。｛P*ｉ｝、｛Q*ｉ｝
が｛P′i｝、｛Q′i｝になることは定義から当然であ
る。一方、｛P〓*ｉ｝、｛Q〓*ｉ｝が｛P〓′i｝、｛Q
〓′i｝に
なるのは、前述したように、通常の２進誤り訂正
符号においては正しい符号語を反転したものもま
た正しい符号語となつていることから、最も近い
符号語に復号して冗長ビツトを除けば｛P〓′i｝、
｛Q〓′i｝となるからである。 前述のように、｛P′i｝、｛Q′｝はそれぞれ誤り訂
正復号器１′′′′−１および１′′′′−２への入力
ビツ
ト列であるので、例えば、誤り訂正復号器９
′′′′−１および９′′′′−２の出力ビツト列がそ
れぞ
れ前記ビツト列｛Q〓′i｝および｛P′i｝であつたと
すれば、誤り訂正復号器９′′′′からの出力データ
列は、表１あるいは表３からも分るように、誤り
訂正復号器１′′′′への入力データ列の全データに
＋３して得られるデータ列となつていることがわ
かる。 この位相基準の差は、前述のように差動符号器
１１′および差動復号器１５′が配置されているこ
とによつて取除かれるので、符号化装置１０′へ
の入力データ列と復号化装置１３′からの出力デ
ータ列とは全く等しくなる。誤り訂正復号器９
′′′′−１および９′′′′−２の出力ビツト列が他
のビ
ツト列の組み合わせであつた場合も同様である。 以上述べたきたように、本発明に従つた差動符
号用誤り訂正システムは、従来の差動位相変調方
式用の変復調装置をそのまま再設計することなく
利用することができ、しかも、伝送ないしは蓄積
媒体上で生じた誤りのみを訂正すればよいという
特徴を有した極めて効率的なシステムである。な
お、本発明では特に４相位相変調方式の場合につ
いて詳しく説明したが、他のＭ相位相変調方式の
場合も、Ｍを法とした演算に基づく従来のＭ進の
誤り訂正符号を用いることによつて上と同様の特
徴を有した差動符号用誤り訂正システムを構成で
きることは容易に理解できる。
１および９′′′′−２への入力ビツト列は｛P*ｉ｝、
｛P〓*ｉ｝、｛Q*ｉ｝および｛Q〓*ｉ｝の中のどれか
であることがわかる。しかるに、通常の２進の誤
り訂正符号を用いた場合、伝送ないしは蓄積媒体
５′′′′上での誤りが訂正能力内にあれば、前記入
力ビツト列｛P*ｉ｝｛P〓*ｉ｝、｛Q*ｉ｝および
｛Q〓*ｉ｝は、それぞれ復号後に、｛P′i｝、｛P〓′i
｝、
｛Q′i｝および｛Q〓′i｝となる。｛P*ｉ｝、｛Q*ｉ｝
が｛P′i｝、｛Q′i｝になることは定義から当然であ
る。一方、｛P〓*ｉ｝、｛Q〓*ｉ｝が｛P〓′i｝、｛Q
〓′i｝に
なるのは、前述したように、通常の２進誤り訂正
符号においては正しい符号語を反転したものもま
た正しい符号語となつていることから、最も近い
符号語に復号して冗長ビツトを除けば｛P〓′i｝、
｛Q〓′i｝となるからである。 前述のように、｛P′i｝、｛Q′｝はそれぞれ誤り訂
正復号器１′′′′−１および１′′′′−２への入力
ビツ
ト列であるので、例えば、誤り訂正復号器９
′′′′−１および９′′′′−２の出力ビツト列がそ
れぞ
れ前記ビツト列｛Q〓′i｝および｛P′i｝であつたと
すれば、誤り訂正復号器９′′′′からの出力データ
列は、表１あるいは表３からも分るように、誤り
訂正復号器１′′′′への入力データ列の全データに
＋３して得られるデータ列となつていることがわ
かる。 この位相基準の差は、前述のように差動符号器
１１′および差動復号器１５′が配置されているこ
とによつて取除かれるので、符号化装置１０′へ
の入力データ列と復号化装置１３′からの出力デ
ータ列とは全く等しくなる。誤り訂正復号器９
′′′′−１および９′′′′−２の出力ビツト列が他
のビ
ツト列の組み合わせであつた場合も同様である。 以上述べたきたように、本発明に従つた差動符
号用誤り訂正システムは、従来の差動位相変調方
式用の変復調装置をそのまま再設計することなく
利用することができ、しかも、伝送ないしは蓄積
媒体上で生じた誤りのみを訂正すればよいという
特徴を有した極めて効率的なシステムである。な
お、本発明では特に４相位相変調方式の場合につ
いて詳しく説明したが、他のＭ相位相変調方式の
場合も、Ｍを法とした演算に基づく従来のＭ進の
誤り訂正符号を用いることによつて上と同様の特
徴を有した差動符号用誤り訂正システムを構成で
きることは容易に理解できる。
第１図、第２図および第３図は従来の差動符号
用誤り訂正システムを示すブロツク図、第４図は
本発明の一実施例を示すブロツク図、第５図は差
動符号器を示すブロツク図、第６図は差動復号器
を示すブロツク図および第７図は本発明に従つた
特に４相差動符号用誤り訂正システムの応用例を
示すブロツク図である。第１図、第２図、第３
図、第４図および第７図において、参照数字１，
１′，１″，１および１′′′′は誤り訂正符号器を
、
参照数字３，３′，３″，３および３′′′′は差動
符号器を、参照数字４，４′，４″，４および４
′′′′は変調器を、参照数字５，５′，５″，５お
よび５′′′′は伝送ないしは蓄積媒体を、参照数字
７，７′，７″，７および７′′′′は復調器を、参
照数字８，８′，８″，８および８′′′′は差動復
号器を、参照数字９，９′，９″，９および９
′′′′誤り訂正復号器をそれぞれ表わす。 第１図、第４図および第７図において、参照数
字２，２′および２″は変調装置を、参照数字６，
６′および６″は復調装置をそれぞれ表わす。 第３図および第７図において、参照数字１″−
１，１″−２、１′′′′−１および１′′′′−２は
２進の
誤り訂正符号器を、参照数字９″−１，９″−２，
９′′′′−１および９′′′′−２は２進の誤り訂正
復号
器をそれぞれ表わす。 第４図および第７図において、参照数字１０お
よび１０′は本発明で新しく提案した符号化装置
を、参照数字１１および１１′は前記符号化装置
内の差動符号器を、参照数字１２および１２′は
前記符号化装置内の差動復号器を、参照数字１３
および１３′は本発明で新しく提案した復号化装
置を、参照数字１４および１４′は前記復号化装
置内の差動符号器を、参照数字１５および１５′
は前記復号化装置内の差動復号器をそれぞれ表わ
す。 第５図および第６図において、参照数字１６お
よび１６′は１デイジツトを記憶するためのレジ
スタを、参照数字１７は位相データの個数を法と
して加算する加算器を、参照数字１８は位相デー
タの個数を法として減算する減算器をそれぞれ表
わす。
用誤り訂正システムを示すブロツク図、第４図は
本発明の一実施例を示すブロツク図、第５図は差
動符号器を示すブロツク図、第６図は差動復号器
を示すブロツク図および第７図は本発明に従つた
特に４相差動符号用誤り訂正システムの応用例を
示すブロツク図である。第１図、第２図、第３
図、第４図および第７図において、参照数字１，
１′，１″，１および１′′′′は誤り訂正符号器を
、
参照数字３，３′，３″，３および３′′′′は差動
符号器を、参照数字４，４′，４″，４および４
′′′′は変調器を、参照数字５，５′，５″，５お
よび５′′′′は伝送ないしは蓄積媒体を、参照数字
７，７′，７″，７および７′′′′は復調器を、参
照数字８，８′，８″，８および８′′′′は差動復
号器を、参照数字９，９′，９″，９および９
′′′′誤り訂正復号器をそれぞれ表わす。 第１図、第４図および第７図において、参照数
字２，２′および２″は変調装置を、参照数字６，
６′および６″は復調装置をそれぞれ表わす。 第３図および第７図において、参照数字１″−
１，１″−２、１′′′′−１および１′′′′−２は
２進の
誤り訂正符号器を、参照数字９″−１，９″−２，
９′′′′−１および９′′′′−２は２進の誤り訂正
復号
器をそれぞれ表わす。 第４図および第７図において、参照数字１０お
よび１０′は本発明で新しく提案した符号化装置
を、参照数字１１および１１′は前記符号化装置
内の差動符号器を、参照数字１２および１２′は
前記符号化装置内の差動復号器を、参照数字１３
および１３′は本発明で新しく提案した復号化装
置を、参照数字１４および１４′は前記復号化装
置内の差動符号器を、参照数字１５および１５′
は前記復号化装置内の差動復号器をそれぞれ表わ
す。 第５図および第６図において、参照数字１６お
よび１６′は１デイジツトを記憶するためのレジ
スタを、参照数字１７は位相データの個数を法と
して加算する加算器を、参照数字１８は位相デー
タの個数を法として減算する減算器をそれぞれ表
わす。
Claims (1)
- １ 送信データ列を差動符号化しこの差動符号化
された送信データ列に冗長デイジツト列を付加し
たあとこの冗長デイジツト列を付加されたデータ
列に差動復号化施す符号化装置と、受信データ列
を差動符号化し、伝送ないし蓄積媒体で生じた誤
りデイジツトを訂正し、この誤りデイジツトが訂
正された受信データ列にさらに前記送信データ列
に冗長デイジツト列を付加したデータ列と該受信
データ列を差動符号化して得られたデータ列との
位相差を取り除くために、差動復号化を施す復号
化装置と、前記差動符号化装置と前記差動復号化
装置との間に設けられかつ差動位相変復調装置を
含む前記伝送媒体ないしは蓄積媒体とから構成さ
れたことを特徴とする差動符号用誤り訂正システ
ム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8701477A JPS5421205A (en) | 1977-07-19 | 1977-07-19 | Error correction system for differential code |
| CA307,623A CA1106067A (en) | 1977-07-19 | 1978-07-18 | Error correction system for differential phase-shift- keying |
| US05/926,062 US4211996A (en) | 1977-07-19 | 1978-07-19 | Error correction system for differential phase-shift-keying |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8701477A JPS5421205A (en) | 1977-07-19 | 1977-07-19 | Error correction system for differential code |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421205A JPS5421205A (en) | 1979-02-17 |
| JPS647526B2 true JPS647526B2 (ja) | 1989-02-09 |
Family
ID=13903101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8701477A Granted JPS5421205A (en) | 1977-07-19 | 1977-07-19 | Error correction system for differential code |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5421205A (ja) |
-
1977
- 1977-07-19 JP JP8701477A patent/JPS5421205A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421205A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Peterson et al. | Error-correcting codes | |
| EP0103866B1 (en) | Error-correction system for two-dimensional multilevel signals | |
| US3891959A (en) | Coding system for differential phase modulation | |
| KR960007815B1 (ko) | 입력 데이타 인코딩 방법 및 장치와, 데이타 함유 신호 처리 방법 및 장치 | |
| US4211996A (en) | Error correction system for differential phase-shift-keying | |
| JPH028503B2 (ja) | ||
| US4035767A (en) | Error correction code and apparatus for the correction of differentially encoded quadrature phase shift keyed data (DQPSK) | |
| JPH0831808B2 (ja) | 誤り訂正方法とその装置及びその伝送システム | |
| KR930022751A (ko) | 송신기 장치, 수신기 장치 및 다단계 코드 변조 방법 | |
| US5257270A (en) | Shift-correction code rate-enhancing parity encoding/decoding | |
| JPH07114419B2 (ja) | Ｑａｍ通信システム | |
| US5757856A (en) | Differential coder and decoder for pragmatic approach trellis-coded 8-PSK modulation | |
| WO1991011059A1 (en) | Method and apparatus for implementing post-modulation error correction coding scheme | |
| US5574448A (en) | Method and apparatus for encoding data with variable block lengths | |
| JPS647526B2 (ja) | ||
| RU2251210C1 (ru) | Кодек помехоустойчивого циклического кода | |
| RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
| RU2801462C1 (ru) | Способ передачи информации | |
| JPH03232320A (ja) | ディジタル信号記録再生装置 | |
| JP3084722B2 (ja) | 符号誤り訂正方式 | |
| JP2537178B2 (ja) | デ−タ処理装置 | |
| JPH0795762B2 (ja) | 多値ｑａｍ通信方式 | |
| JP3313400B2 (ja) | 符号化多値変調装置 | |
| JPS60248044A (ja) | デ−タ伝送方法 | |
| SU549827A1 (ru) | Устройство передачи и приема информации дл рассредоточенных объектов |