JPS649775B2 - - Google Patents
Info
- Publication number
- JPS649775B2 JPS649775B2 JP4255884A JP4255884A JPS649775B2 JP S649775 B2 JPS649775 B2 JP S649775B2 JP 4255884 A JP4255884 A JP 4255884A JP 4255884 A JP4255884 A JP 4255884A JP S649775 B2 JPS649775 B2 JP S649775B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- terminal
- operational amplifier
- input terminal
- phase input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、デイジタル信号をアナログ信号に変
換するDA変換器の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in a DA converter that converts a digital signal into an analog signal.
第１図は、従来の抵抗回路網型DA変換器の回
路図を示し、１は可変抵抗回路網、２および３は
その電源端子、４はその出力端子、５は演算増幅
器、６はその帰還抵抗、７はアナログ信号出力端
子、８は基準電圧源である。
Figure 1 shows a circuit diagram of a conventional resistance network type DA converter, where 1 is a variable resistance network, 2 and 3 are its power supply terminals, 4 is its output terminal, 5 is an operational amplifier, and 6 is its feedback. 7 is an analog signal output terminal, and 8 is a reference voltage source.
可変抵抗回路網１は、例えばＲ―2R型と呼ば
れるはしご型抵抗回路網で構成され、１ビツトご
とにはしご状に接続された抵抗Ｒおよび抵抗２Ｒ
と、アナログスイツチS1，S2……Soとを備えてい
る。スイツチS1，S2……Soとしては一般にトラン
ジスタスイツチが用いられ、ｎ個のデイジタル信
号入力端子t1，t2……toにそれぞれ与えられるデ
イジタル入力端子B1，B2……Boが「１」か「０」
かによつてオン、オフするように制御される。 The variable resistance network 1 is composed of a ladder-type resistance network called, for example, an R-2R type, in which a resistor R and a resistor 2R are connected in a ladder shape for each bit.
and analog switches S 1 , S 2 . . . S o . Switches S 1 , S 2 ...S o are generally transistor switches, and digital input terminals B 1 , B 2 ...B are provided to n digital signal input terminals t 1 , t 2 ...t o , respectively. o is "1" or "0"
It is controlled to turn on or off depending on the condition.
以上の構成において、可変抵抗回路網１の電源
端子２，３間に基準電圧源８より基準電圧Vrefを
加えた状態で、デイジタル入力信号入力端子t1，
t2……toにそれぞれデイジタル入力信号B1，B2…
…Boが与えられると、それらに対応したアナロ
グ出力信号Vputがアナログ信号出力端子７から得
られる。ここで抵抗６の値をR1とすれば、アナ
ログ出力信号Vputは下記の(1)式であらわされる。 In the above configuration, with the reference voltage V ref applied from the reference voltage source 8 between the power supply terminals 2 and 3 of the variable resistance network 1, the digital input signal input terminals t 1 ,
t 2 ... digital input signals B 1 , B 2 ... to t o , respectively.
...When B o is given, an analog output signal V put corresponding to them is obtained from the analog signal output terminal 7. Here, if the value of the resistor 6 is R1 , the analog output signal V put is expressed by the following equation (1).
Vput＝−2VrefR1／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕
……(1)
このようなはしご型の可変抵抗回路網１は、抵
抗値がＲと２Ｒの２種類の抵抗を用いるだけでよ
く、またそれらの抵抗は、高精度の抵抗比を要求
されはするが、絶対抵抗値はそれほどの精度を必
要としないため、スイツチS1，S2……Soとともに
モノリシツク化するのに適した回路とされてい
る。また上記(1)式で明らかなように、アナログ出
力電圧VputがR1／Ｒに比例するため、抵抗６を可
変抵抗回路網１と同一のICチツプ内に組込んだ
構成とすれば、その限りにおいては、アナログ出
力電圧Vputの精度を向上させることができる。V put = -2V ref R 1 /R [B 1 /2 1 +B 2 /2 2 +...+B o /2 n ]
...(1) Such a ladder-type variable resistance network 1 only needs to use two types of resistors with resistance values R and 2R, and these resistors do not require a highly accurate resistance ratio. However, since the absolute resistance value does not require much precision, it is considered to be a circuit suitable for monolithic construction along with switches S 1 , S 2 . . . So. Furthermore, as is clear from equation (1) above, since the analog output voltage V put is proportional to R 1 /R, if the resistor 6 is built into the same IC chip as the variable resistance network 1, then To that extent, the accuracy of the analog output voltage Vput can be improved.
しかしながら、第１図に示された従来のDA変
換器においては、上記(1)式で明らかなように、ア
ナログ出力電圧VputがR1／Ｒのみでなく、基準電
圧Vrefにも依存するため、高精度のDA変換器を
得ようとすれば、基準電圧Vrefの温度変化等にも
とづく電圧変動をきわめて小さい値に抑える必要
があり、このため、きわめて高精度の基準電圧源
が要求されるが、そのような高精度の基準電圧源
を得ることは容易でなく、したがつて第１図に示
された従来のDA変換器によつてはアナログ出力
電圧Vputの精度を向上させることが困難であると
いう難点があつた。
However, in the conventional DA converter shown in FIG. 1, as is clear from equation (1) above, the analog output voltage V put depends not only on R 1 /R but also on the reference voltage V ref . Therefore, in order to obtain a high-precision DA converter, it is necessary to suppress voltage fluctuations in the reference voltage V ref due to temperature changes to an extremely small value. Therefore, an extremely high-precision reference voltage source is required. However, it is not easy to obtain such a highly accurate reference voltage source, and therefore, depending on the conventional DA converter shown in Fig. 1, it is difficult to improve the accuracy of the analog output voltage V put . The problem was that it was difficult.
本発明は、上述した点に鑑みてなされたもの
で、基準電圧の精度に依存しない高精度のDA変
換器を提供することを目的とする。
The present invention has been made in view of the above-mentioned points, and an object of the present invention is to provide a highly accurate DA converter that does not depend on the accuracy of the reference voltage.
そこで本発明は、１対のトランジスタを含む差
動増幅器と、非反転入力端子が基準電圧源の一端
に、出力端子が上記１対のトランジスタのベース
にそれぞれ接続された１対の演算増幅器と、これ
ら１対の演算増幅器の反転入力端子と出力端子と
の間にアノード側を出力端子側として接続された
１対のダイオードとを設け、一方の演算増幅器の
反転入力端子と基準電圧源の他端との間に前記可
変抵抗回路網を接続し、他方の演算増幅器の反転
入力端子と基準電圧源の他端との間に基準固定抵
抗を接続し、差動増幅器を構成する１対のトラン
ジスタのコレクタ電流の比にもとづいてアナログ
出力信号を得てるようにしている。
Therefore, the present invention provides a differential amplifier including a pair of transistors, a pair of operational amplifiers whose non-inverting input terminals are connected to one end of a reference voltage source, and whose output terminals are connected to the bases of the pair of transistors, respectively. A pair of diodes connected with the anode side as the output terminal side are provided between the inverting input terminal and the output terminal of the pair of operational amplifiers, and the inverting input terminal of one operational amplifier and the other end of the reference voltage source are connected. and a reference fixed resistance between the inverting input terminal of the other operational amplifier and the other end of the reference voltage source, and a pair of transistors constituting the differential amplifier. An analog output signal is obtained based on the ratio of collector currents.
以下本発明の一実施例を第２図を参照して説明
する。なお、第２図においては、第１図との対応
部分には同一の符号が付されており、その部分の
詳細な説明は省略するが、１対の演算増幅器９
ａ，９ｂ、１対の対数圧縮用ダイオード１０ａ，
１０ｂ，可変抵抗回路網１および基準固定抵抗１
１、１対のトランジスタ１２ａ，１２ｂによつて
構成された差動増幅器１３等を備えている。
An embodiment of the present invention will be described below with reference to FIG. In FIG. 2, the same reference numerals are given to the parts corresponding to those in FIG.
a, 9b, a pair of logarithmic compression diodes 10a,
10b, variable resistance network 1 and reference fixed resistance 1
1, and a differential amplifier 13 configured by a pair of transistors 12a and 12b.
一方の演算増幅器９ａの非反転入力端子は可変
抵抗回路網１の電源端子２とともに基準電圧源８
の一方の端子に接続され、反転入力端子は可変抵
抗回路網１の出力端子４に接続されている。また
この反転入力端子と出力端子との間に、ダイオー
ド１０ａがそのアノード側を出力端子側として接
続されている。他方の演算増幅器９ｂの非反転入
力端子も基準電圧源８の一方の端子に接続され、
反転入力端子には、基準固定抵抗１１（抵抗値を
Rrefとする）の一端が接続されている。基準固定
抵抗１１の他端は、基準電圧源８の他方の端子に
接続されている。また、反転入力端子と出力端子
との間にダイオード１０ｂが接続されている。差
動増幅器１３を構成するトランジスタ１２ａ，１
２ｂのベースは、それれぞれ演算増幅器９ａ，９
ｂの出力端子に接続されている。またトランジス
タ１２ａ，１２ｂのエミツタには定電流源が接続
されている。 The non-inverting input terminal of one operational amplifier 9a is connected to the reference voltage source 8 together with the power supply terminal 2 of the variable resistance network 1.
The inverting input terminal is connected to the output terminal 4 of the variable resistance network 1. Further, a diode 10a is connected between the inverting input terminal and the output terminal with its anode side as the output terminal side. The non-inverting input terminal of the other operational amplifier 9b is also connected to one terminal of the reference voltage source 8,
The inverting input terminal is connected to the reference fixed resistor 11 (resistance value
R ref ) is connected at one end. The other end of the reference fixed resistor 11 is connected to the other terminal of the reference voltage source 8. Furthermore, a diode 10b is connected between the inverting input terminal and the output terminal. Transistors 12a, 1 forming the differential amplifier 13
The bases of 2b are operational amplifiers 9a and 9, respectively.
It is connected to the output terminal of b. Further, a constant current source is connected to the emitters of the transistors 12a and 12b.
以上の構成において、いま、トランジスタ１２
ａおよび１２ｂのベース電位をそれぞれVa，Vb，
コレクタ電流をそれぞれIa，Ibとすれば、Ia／Ib
は下記の(2)式であらわされる。 In the above configuration, now the transistor 12
The base potentials of a and 12b are V a , V b ,
If the collector currents are I a and I b , respectively, I a /I b
is expressed by the following equation (2).
Ia／Ib＝exp（Va−Vb）ｑ／kT ……(2)
但し、ｑは電子電荷、ｋはボルツマン常数、Ｔ
は絶対温度である。 I a /I b = exp (V a −V b ) q/kT ...(2) where q is the electronic charge, k is the Boltzmann constant, and T
is the absolute temperature.
トランジスタ１２ａのベース電位Vaは、ダイ
オード１０ａのカソード電位にダイオード１０ａ
の順方向電位を加えたものであり、またダイオー
ド１０ａのカソードが演算増幅器９ａの反転入力
端子に接続され、かつ演算増幅器９ａの非反転入
力端子の電位が基準電圧Vrefとなされているた
め、ダイオード１０ａのカソード電位はVrefと等
しくなる。したがつて、ダイオード１０ａに流れ
る電流をＩ、飽和電流をI0とすれば、
Va＝Vref＋kT／ｑlnＩ／I0 ……(3)
同様にダイオード１０ｂに流れる電流をIrefと
すれば
Vb＝Vref＋kT／ｑlnIref／I0 ……(4)
したがつて、(2)，(3)，(4)式より
Ia／Ib＝Ｉ／Iref ……(5)
となる。 The base potential V a of the transistor 12a is connected to the cathode potential of the diode 10a.
Furthermore, since the cathode of the diode 10a is connected to the inverting input terminal of the operational amplifier 9a, and the potential of the non-inverting input terminal of the operational amplifier 9a is set to the reference voltage Vref , The cathode potential of diode 10a becomes equal to V ref . Therefore, if the current flowing through the diode 10a is I, and the saturation current is I0 , then V a =V ref +kT/qlnI/ I0 ...(3) Similarly, if the current flowing through the diode 10b is Iref , then V b = V ref + kT / qlnI ref / I 0 ... (4) Therefore, from equations (2), (3), and (4), I a /I b = I / I ref ... (5) Become.
また、ダイオード１０ａに流れる電流Ｉは、可
変抵抗回路網１の端子４と３との間に流れる電流
に等しいから、電流Ｉは(1)式より
Ｉ＝2Vref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕……(
6)
同様に、ダイオード１０ｂに流れる電流Irefは、
Iref＝Vref／Rref ……(7)
(5)，(6)，(7)式より
Ia／Ib＝2Rref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕
……(8)
となる。(8)式より明らかなように、電流比Ia／Ib
は、基準電圧Vrefに依存せず、デイジタル入力信
号と抵抗比Rref／Ｒのみに依存する。 Also, since the current I flowing through the diode 10a is equal to the current flowing between terminals 4 and 3 of the variable resistance network 1, the current I is calculated from equation (1) as follows: I=2V ref /R[B 1 /2 1 ＋B 2 ／2 2 ＋…＋B o ／2 n 〕……(
6) Similarly, the current I ref flowing through the diode 10b is I ref = V ref /R ref (7) From formulas (5), (6), and (7), I a /I b = 2R ref /R [B 1 /2 1 +B 2 /2 2 +…+B o /2 n ]
...(8) becomes. As is clear from equation (8), the current ratio I a /I b
does not depend on the reference voltage Vref , but only on the digital input signal and the resistance ratio Rref /R.
したがつて、電流IaおよびIbにもとづいて、両
者の比Ia／Ibをあらわすアナログ信号を求めれ
ば、そのアナログ信号が基準電圧Vrefの変動に依
存しない所望のアナログ出力信号となる。この場
合のアナログ出力信号を得る手段としては、例え
ば公知のギルバート回路を用いればよい。 Therefore, if we obtain an analog signal representing the ratio I a /I b based on the currents I a and I b , the analog signal will be the desired analog output signal that does not depend on fluctuations in the reference voltage V ref . . As means for obtaining an analog output signal in this case, for example, a known Gilbert circuit may be used.
以上の説明から明らかなように、本発明によれ
ば、差動増幅器を構成する１対のトランジスタの
コレクタ電流比が、基準電圧に依存しないことに
着目して、そのコレクタ電流比にもとづいてアナ
ログ出力電圧を得るように構成したので、高精度
の基準電圧源を用いることなしに高精度のDA変
換器を容易に得ることができる。
As is clear from the above description, according to the present invention, focusing on the fact that the collector current ratio of a pair of transistors constituting a differential amplifier does not depend on the reference voltage, analog Since the configuration is configured to obtain an output voltage, a highly accurate DA converter can be easily obtained without using a highly accurate reference voltage source.
なお、上記コレクタ電流比は抵抗比Rref／Ｒに
依存するが、抵抗Rref，Ｒの絶対精度には依存し
ないため、可変抵抗回路網１と基準固定抵抗１１
とを単一のMOSICチツプ内に形成することによ
り、抵抗比Rref／Ｒを一定のものとすることがで
きる。 Note that the collector current ratio depends on the resistance ratio R ref /R, but does not depend on the absolute accuracy of the resistors R ref and R, so the variable resistance network 1 and the reference fixed resistor 11
By forming both in a single MOSIC chip, the resistance ratio R ref /R can be kept constant.
第１図は従来のDA変換器の回路図、第２図は
本発明によるDA変換器の一実施例の回路図であ
る。
１…可変抵抗回路網、２，３…可変抵抗回路網
の電源端子、４…可変抵抗回路網の出力端子、８
…基準電圧源、９ａ，９ｂ…演算増幅器、１０
ａ，１０ｂ…ダイオード、１１…基準固定抵抗、
１２ａ，１２ｂ…トランジスタ、１３…差動増幅
器、１４…定電流源。
FIG. 1 is a circuit diagram of a conventional DA converter, and FIG. 2 is a circuit diagram of an embodiment of a DA converter according to the present invention. 1... Variable resistance network, 2, 3... Power supply terminal of variable resistance network, 4... Output terminal of variable resistance network, 8
...Reference voltage source, 9a, 9b...Operation amplifier, 10
a, 10b...Diode, 11...Reference fixed resistance,
12a, 12b...transistor, 13...differential amplifier, 14...constant current source.
Claims (1)
より差動対をなす差動増幅器と、 該差動増幅器の前記第１のトランジスタのベー
スに出力端子の出力信号を導出し、正相入力端子
に基準電圧源による基準電圧が印加され、前記出
力端子と逆相入力端子間に第１のダイオードを介
在接続した第１の演算増幅器と、 該第１の演算増幅器の前記正相入力端子と前記
逆相入力端子間に介在接続され、入力デイジタル
信号に呼応して抵抗値が制御される可変抵抗回路
網と、 前記差動増幅器の前記第２のトランジスタのベ
ースに出力端子が接続され、正相入力端子に基準
電圧が印加されるとともに、出力端子と逆相入力
端子間に第２のダイオードを介在接続した第２の
演算増幅器と、 該第２の演算増幅器に接続された前記第２のダ
イオードに流れる電流の値を規定する電流値規定
手段と を有し、前記デイジタル入力信号値に起因する前
記可変抵抗回路網の抵抗値に応じたアナログ電流
値を前記差動増幅器のコレクタ出力端側に出力す
ることを特徴とするDA変換器。[Claims] 1. A differential amplifier forming a differential pair by a first transistor and a second transistor; an output signal of an output terminal is derived to the base of the first transistor of the differential amplifier; a first operational amplifier to which a reference voltage from a reference voltage source is applied to a phase input terminal, and a first diode interposed between the output terminal and the negative phase input terminal; and the positive phase input of the first operational amplifier. a variable resistance network interposed between the terminal and the negative phase input terminal, the resistance value of which is controlled in response to the input digital signal; and an output terminal connected to the base of the second transistor of the differential amplifier. , a second operational amplifier to which a reference voltage is applied to the positive-phase input terminal and a second diode interposed between the output terminal and the negative-phase input terminal; and the second operational amplifier connected to the second operational amplifier. current value regulating means for regulating the value of the current flowing through the second diode, and outputs an analog current value corresponding to the resistance value of the variable resistance network caused by the digital input signal value to the collector output of the differential amplifier. A DA converter characterized by output on the end side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255884A JPS60186118A (en) | 1984-03-06 | 1984-03-06 | D/a converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255884A JPS60186118A (en) | 1984-03-06 | 1984-03-06 | D/a converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186118A JPS60186118A (en) | 1985-09-21 |
| JPS649775B2 true JPS649775B2 (en) | 1989-02-20 |
Family
ID=12639367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255884A Granted JPS60186118A (en) | 1984-03-06 | 1984-03-06 | D/a converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186118A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118433A (en) * | 1981-01-16 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
-
1984
- 1984-03-06 JP JP4255884A patent/JPS60186118A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186118A (en) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219682B1 (en) | A current to voltage converter circuit | |
| JPS6214783B2 (en) | ||
| JPS6144360B2 (en) | ||
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPH0152783B2 (en) | ||
| JPH0846465A (en) | Apparatus and method for controlling gain circuit | |
| JPH0265514A (en) | Differential amplification device | |
| JPS5820482B2 (en) | amplifier | |
| JPH01318308A (en) | Logarithmic amplifier | |
| JPS6257128B2 (en) | ||
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPS649775B2 (en) | ||
| JPS5926070B2 (en) | logarithmic converter | |
| JPH0547006B2 (en) | ||
| JPS60164822A (en) | Dc voltage generating circuit | |
| JP3129071B2 (en) | Voltage controlled amplifier | |
| JP3043044B2 (en) | D / A conversion circuit | |
| JPH0462608B2 (en) | ||
| JPH0833787B2 (en) | Voltage reference circuit | |
| JPS60130220A (en) | DA converter | |
| JPS62173807A (en) | Constant current source bias circuit | |
| JP3277319B2 (en) | Multiplier circuit | |
| JP2906280B2 (en) | D / A converter | |
| JPH06223211A (en) | Logarithmic amplifier | |
| JPH0448011Y2 (en) |