Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0113247B2 - - Google Patents
[go: Go Back, main page]

JPH0113247B2 - - Google Patents

Info

Publication number
JPH0113247B2
JPH0113247B2 JP58243254A JP24325483A JPH0113247B2 JP H0113247 B2 JPH0113247 B2 JP H0113247B2 JP 58243254 A JP58243254 A JP 58243254A JP 24325483 A JP24325483 A JP 24325483A JP H0113247 B2 JPH0113247 B2 JP H0113247B2
Authority
JP
Japan
Prior art keywords
converter
analog
output
adder
digital value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58243254A
Other languages
Japanese (ja)
Other versions
JPS60134526A (en
Inventor
Mutsumi Ishii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24325483A priority Critical patent/JPS60134526A/en
Publication of JPS60134526A publication Critical patent/JPS60134526A/en
Publication of JPH0113247B2 publication Critical patent/JPH0113247B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06JHYBRID COMPUTING ARRANGEMENTS
    • G06J1/00Hybrid computing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔発明の技術分野〕 この発明はアナログ入力信号のアナログ量をデ
イジタル値に変換して処理する電子式積算計器に
関するものである。 〔従来技術〕 電子回路技術、とくに電子計算機等の発達によ
り、アナログ量の積算計器の分野でも、計算処
理、記憶および伝送などの容易さゆえにデイジタ
ル値に変換して処理しようとする傾向が強くなつ
てきた。 この種計器では、アナログ量をデイジタル値に
変換する手段として、第1図に示すようにアナロ
グ/デイジタル変換器(以下、A/D変換器)1
1と積算回路12から構成したものがあつた。 すなわち、これは入力端子10に入力されるア
ナログ入力信号のアナログ量をA/D変換器11
によりデイジタル値に変え、そのデイジタル値を
を積算回路12で積算するようになつている。 ところが、上記A/D変換器11はアナログ入
力信号に対して出力を等しい分解能で離散的に増
加するようなデイジタル値に量子化しているた
め、低レベルの入力に対して絶対的な精度を得る
ことは困難であつた。たとえば、A/D変換器1
1の最大アナログ入力に対して絶対誤差は「2の
分解ビツト数乗分の1」となるが、A/D変換器
11の分解能以下、つまり、第3図のLSB(最低
位けた)より少ないアナログ量では、100%の誤
差を生じていた(第3図点線b)。 したがつて、入力信号が広いダイナミツクレン
ジを持つ電子式積算計器にこのA/D変換器11
を使用すると、微少入力に対してA/D変換器1
1の出力値がデータとしての信頼性に欠けるもの
となつていた。 この対策として、A/D変換器11のビツト数
を増すことにより分解能を向上させて低レベルの
入力アナログ量でも高信頼度でデイジタル量に変
換させようとしたものが案出されている。しか
し、これはA/D変換器11の回路が複雑になる
のみでなく、後の段側の積算器もビツト数が増し
て複雑化するため、コストの上昇を招くことにな
る。とくにモノリシツクIC化することにより大
量生産を行なおうとする場合には、極めて不利と
なる。 〔発明の概要〕 この発明は上記従来のものの欠点を除去するた
めになされたもので、一般に使用されているA/
D変換器に簡単な回路を付加するだけで、容易に
A/D変換精度を高めることができる高信頼性の
電子式積算計器を提供することを目的としてい
る。 〔発明の実施例〕 第2図はこの発明に係る電子式積算計器の一例
を示すものである。 同図において、21は入力端子10を介してア
ナログ入力信号が印加されるA/D変換器であ
り、該入力信号に比例して直線的に増加するデイ
ジタル値を出力するようになつている。このA/
D変換器21の出力端は加算器22の一方の入力
端ならびにゼロ検出器24に接続されている。ゼ
ロ検出器24の出力端は加算器22の他方の入力
端に接続されている。上記ゼロ検出器24は上記
デイジタル値がアナログ信号ゼロに相当する値で
あることを検出するものである。上記加算器22
はゼロ検出器24の出力が“0”の時、デイジタ
ル値に“0”を加算し、ゼロ検出器24の出力が
“1”の時、デイジタル値に“0”もしくは“1”
を加算するもので、ゼロ検出器24の出力が
“1”であるのがたとえば4回に1回の割合でデ
イジタル値に“1”を足すようになつている。2
3は上記加算器22の出力を順次積算する積算器
である。 つぎに、上記構成の動作を説明する。 いま、A/D変換器21を最大入力電圧5V、
分解能8ビツトのものとする。入力アナログ量が
19.5mV(5V/28)以上の時、A/D変換器21
の出力は少なくとも1ビツトは“1”であり、こ
の時ゼロ検出器24の出力は“0”であるから、
加算器22の出力はA/D変換器21の出力デイ
ジタル値と一致する。入力アナログ量が19.5mV
以下となると、ゼロ検出器24の出力は“1”と
なる。このため加算器22の出力はA/D変換器
21の出力に“0”もしくは“1”を足した値、
すなわち00000000もしくは00000001となる。ここ
で、加算器22がゼロ検出器24の出力が“1”
である4回に1回のみ、“1”を足す操作をくり
返すと下記の表のようになる。
[Technical Field of the Invention] The present invention relates to an electronic integration meter that converts an analog quantity of an analog input signal into a digital value and processes it. [Prior Art] With the development of electronic circuit technology, especially electronic computers, there has been a growing trend in the field of analog integrating meters to convert data into digital values for ease of calculation, storage, and transmission. It's here. In this type of instrument, an analog/digital converter (hereinafter referred to as an A/D converter) 1 is used as a means for converting an analog quantity into a digital value, as shown in Fig. 1.
1 and an integration circuit 12. That is, this converts the analog amount of the analog input signal input to the input terminal 10 into the A/D converter 11.
is converted into a digital value, and the digital value is integrated by an integration circuit 12. However, since the A/D converter 11 quantizes the output of an analog input signal into digital values that increase discretely with equal resolution, absolute precision can be obtained for low-level inputs. That was difficult. For example, A/D converter 1
For a maximum analog input of 1, the absolute error is 1/2 times the number of resolution bits, but it is less than the resolution of the A/D converter 11, that is, less than the LSB (lowest significant digit) in Figure 3. The analog quantity had an error of 100% (dotted line b in Figure 3). Therefore, this A/D converter 11 is suitable for electronic integration meters with a wide dynamic range of input signals.
When using A/D converter 1 for minute input
The output value of 1 lacked reliability as data. As a countermeasure to this problem, a method has been devised in which the resolution is improved by increasing the number of bits of the A/D converter 11, thereby converting even low-level input analog amounts into digital amounts with high reliability. However, this not only complicates the circuit of the A/D converter 11, but also increases the number of bits and complicates the integrator in the subsequent stage, resulting in an increase in cost. This is particularly disadvantageous when attempting to mass produce monolithic ICs. [Summary of the Invention] This invention was made in order to eliminate the drawbacks of the above-mentioned conventional products.
It is an object of the present invention to provide a highly reliable electronic integration meter that can easily improve A/D conversion accuracy by simply adding a simple circuit to a D converter. [Embodiment of the Invention] FIG. 2 shows an example of an electronic totalizer according to the present invention. In the figure, 21 is an A/D converter to which an analog input signal is applied via the input terminal 10, and is designed to output a digital value that linearly increases in proportion to the input signal. This A/
The output terminal of the D converter 21 is connected to one input terminal of the adder 22 and to the zero detector 24. The output terminal of the zero detector 24 is connected to the other input terminal of the adder 22. The zero detector 24 detects that the digital value corresponds to the analog signal zero. The adder 22
adds “0” to the digital value when the output of the zero detector 24 is “0”, and adds “0” or “1” to the digital value when the output of the zero detector 24 is “1”
, and "1" is added to the digital value every four times, for example, when the output of the zero detector 24 is "1". 2
3 is an integrator that sequentially integrates the output of the adder 22. Next, the operation of the above configuration will be explained. Now, the maximum input voltage of the A/D converter 21 is 5V,
The resolution shall be 8 bits. Input analog amount
When the voltage is 19.5mV (5V/ 28 ) or more, the A/D converter 21
Since at least one bit of the output is "1", and at this time the output of the zero detector 24 is "0",
The output of adder 22 matches the output digital value of A/D converter 21. Input analog amount is 19.5mV
Below, the output of the zero detector 24 becomes "1". Therefore, the output of the adder 22 is the value obtained by adding "0" or "1" to the output of the A/D converter 21,
In other words, it becomes 00000000 or 00000001. Here, the adder 22 determines that the output of the zero detector 24 is "1".
If you repeat the operation of adding "1" only once every four times, you will get something like the table below.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、従来と同じ
分解能のA/D変換器にゼロ検出器ならびに加算
器を付加する簡単な構成により、ビツト数を増す
ことなく、容易に微少域での誤差が少なくなり、
したがつてデータの信頼性を高め得る電子式積算
計器を提供することができる。
As described above, according to the present invention, with a simple configuration in which a zero detector and an adder are added to an A/D converter with the same resolution as the conventional one, it is possible to easily eliminate errors in a minute range without increasing the number of bits. becomes less,
Therefore, it is possible to provide an electronic totalizer that can improve the reliability of data.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電子式積算計器のブロツク構成
図、第2図はこの発明に係る電子式積算計器の一
例を示すブロツク構成図、第3図はこの発明のア
ナログ/デイジタル変換特性図、第4図はこの発
明の電子式積算計器の具体的構成を示す図であ
る。 21……アナログ/デイジタル変換器、22…
…加算器、23……積算器、24……ゼロ検出
器、なお、図中同一符号は同一もしくは相当部分
を示す。
FIG. 1 is a block configuration diagram of a conventional electronic totalizing meter, FIG. 2 is a block configuration diagram showing an example of an electronic totalizing meter according to the present invention, and FIG. 3 is an analog/digital conversion characteristic diagram of the present invention. FIG. 4 is a diagram showing a specific configuration of the electronic totalizer of the present invention. 21...Analog/digital converter, 22...
. . . adder, 23 . . . integrator, 24 .

Claims (1)

【特許請求の範囲】[Claims] 1 アナログ入力信号をデイジタル値に変換する
アナログ/デイジタル変換器と、上記デイジタル
値がアナログ入力信号レベルのゼロに相当する値
であることを検出するゼロ検出器と、このゼロ検
出器が所定回数ゼロを検出するたびに上記アナロ
グ/デイジタル変換器の出力デイジタル値に
“1”を足して出力する加算器と、この加算器の
出力を積算する積算器とを具備した電子式積算計
器。
1. An analog/digital converter that converts an analog input signal into a digital value, a zero detector that detects that the digital value is a value corresponding to zero of the analog input signal level, and An electronic integration meter comprising an adder that adds "1" to the output digital value of the analog/digital converter and outputs the result each time it detects , and an integrator that integrates the output of the adder.
JP24325483A 1983-12-21 1983-12-21 Electronic integrating measuring instrument Granted JPS60134526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24325483A JPS60134526A (en) 1983-12-21 1983-12-21 Electronic integrating measuring instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24325483A JPS60134526A (en) 1983-12-21 1983-12-21 Electronic integrating measuring instrument

Publications (2)

Publication Number Publication Date
JPS60134526A JPS60134526A (en) 1985-07-17
JPH0113247B2 true JPH0113247B2 (en) 1989-03-06

Family

ID=17101132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24325483A Granted JPS60134526A (en) 1983-12-21 1983-12-21 Electronic integrating measuring instrument

Country Status (1)

Country Link
JP (1) JPS60134526A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952574B2 (en) * 1979-06-04 1984-12-20 富士通株式会社 offset compensation circuit

Also Published As

Publication number Publication date
JPS60134526A (en) 1985-07-17

Similar Documents

Publication Publication Date Title
CA1175148A (en) Offset digital dither generator
US4517550A (en) Analog to digital conversion method and apparatus
CN100514863C (en) Integrated digital calibration circuit and digital to analog converter (DAC)
EP0280321A3 (en) Digital-to-analog converter circuit
JPH0113247B2 (en)
US5107265A (en) Analog to digital converter
JPH05268093A (en) Digital/analog converter
JPS6259492B2 (en)
JP3230227B2 (en) A / D converter
JPS588614B2 (en) Kijiyunden Iseigiyo Cairo
SU1181141A1 (en) Analog-to-digital converter operating in residual class system
JPS61144127A (en) Analog digital converter
SU599349A1 (en) Voltage-to-code converter
JPH0479420A (en) Deltasigma a/d converter
JPS6336753Y2 (en)
SU1656684A1 (en) Delta-sigma coder
JPS6314497Y2 (en)
SU1197084A1 (en) Number-to-voltage converter
JPS6029035A (en) A/d converter
RU1807559C (en) Device for digital-to-analog conversion
JPS6033468Y2 (en) Digital signal input circuit
SU1151999A1 (en) Device for presenting rational functions
SU1656682A1 (en) Movement-to-digital converter
SU744968A1 (en) Analogue-digital converter with correcting for dynamic errors
SU1403370A1 (en) Voltage to number converter