Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0113269B2 - - Google Patents
[go: Go Back, main page]

JPH0113269B2 - - Google Patents

Info

Publication number
JPH0113269B2
JPH0113269B2 JP20298783A JP20298783A JPH0113269B2 JP H0113269 B2 JPH0113269 B2 JP H0113269B2 JP 20298783 A JP20298783 A JP 20298783A JP 20298783 A JP20298783 A JP 20298783A JP H0113269 B2 JPH0113269 B2 JP H0113269B2
Authority
JP
Japan
Prior art keywords
burst
signal
output
synchronization
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20298783A
Other languages
Japanese (ja)
Other versions
JPS6094579A (en
Inventor
Makoto Miwa
Takuya Iwakiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58202987A priority Critical patent/JPS6094579A/en
Publication of JPS6094579A publication Critical patent/JPS6094579A/en
Publication of JPH0113269B2 publication Critical patent/JPH0113269B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/44Colour synchronisation
    • H04N9/455Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高品位テレビジヨン(TV)信号等
のようにバースト信号が同期信号であるような信
号の同期に利用するバースト検出同期方法に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a burst detection synchronization method used to synchronize signals such as high-definition television (TV) signals where burst signals are synchronization signals. be.

従来例の構成とその問題点 第1図は従来のバースト検出同期回路を示して
いる。以下にこの従来例の構成について第1図と
ともに説明する。第1図において、1は帯域フイ
ルタであり、この帯域フイルタ1には入力信号7
が入力される。また、帯域フイルタ1の出力は引
算回路2と4に入力される。引算回路2の他方の
入力には、減衰回路6の出力が入力される。引算
回路2の出力は遅延回路3に入力され、遅延回路
3の出力は引算回路4の他方の入力に入力され
る。引算回路4の出力はウインドコンパレータ5
と減衰回路6に入力されており、ウインドコンパ
レータ5から同期パルス8が出力される。
Configuration of conventional example and its problems FIG. 1 shows a conventional burst detection synchronization circuit. The configuration of this conventional example will be explained below with reference to FIG. 1. In FIG. 1, 1 is a band filter, and this band filter 1 has an input signal 7.
is input. Further, the output of the bandpass filter 1 is input to subtraction circuits 2 and 4. The output of the attenuation circuit 6 is input to the other input of the subtraction circuit 2. The output of the subtraction circuit 2 is input to a delay circuit 3, and the output of the delay circuit 3 is input to the other input of the subtraction circuit 4. The output of the subtraction circuit 4 is the window comparator 5
is input to the attenuation circuit 6, and a synchronization pulse 8 is output from the window comparator 5.

次に、上記従来例の動作について説明する。第
1図において入力信号7として第2図のような信
号を加える。これは映像信号に同期信号としてバ
ーストを付加したもので、バーストの極性は1回
毎に反転しているものである。また、バーストの
周期は時間τDとし、これは映像の1ラインに相当
するものとする。いま仮に引算回路1に減衰回路
6からの入力がないとすると、入力力信号7は帯
域フイルタ1でバースト周波数付近以外の周波数
成分を減衰させられた後、そのまま遅延回路3に
入力される。引算回路4は遅延回路3の入出力の
差をとることになるが、遅延回路3の遅延時間は
τDであるので、ちようど1ライン前の信号との差
をとることになる。1ライン前の信号は第2図よ
り明らかなように、バーストは極性が反対であ
り、映像信号はライン間の相関が強くほぼ同じ信
号であるから、結局引算回路4の出力は映像信号
が抑圧されバーストのみとなる。更に、その出力
を減衰回路6を通して引算回路2に加えることに
よつて、正帰還がかかり、映像信号の抑圧度は増
すことになる。このようにして抽出されたバース
トは第3図のようにゆるやかに立上る波形をして
おり、また、1回毎に極性が反転している。ウイ
ンドコンパレータ5は入力電圧の絶対値がある値
を越えると出力が反転するので、第4図cに示す
ようにウインドコンパレータ5の出力は、入力
(第4図a,b)の極性を問わず一定のタイミン
グとなる。よつて、この出力を同期パルス8とし
て時間の基準にすることにより、映像の同期をと
ることができる。また、抽出されたバーストに位
相の合つたクロツクを作ることができる。しかし
ながら、上期従来例においては第4図に示ように
ウインドコンパレータ5のしきい値にマージンが
少ないため、帯域制限等で入力信号7の波形が変
化するとバーストの隣のヤマで同期パルス8を出
力する等、同期精度がとれない問題点があつた。
また遅延素子等、大型で高価な部品を使わねばな
らず、コストのかかる欠点もあつた。
Next, the operation of the above conventional example will be explained. In FIG. 1, a signal as shown in FIG. 2 is added as the input signal 7. This is a video signal in which a burst is added as a synchronizing signal, and the polarity of the burst is inverted every time. Further, the burst period is assumed to be time τ D , which corresponds to one line of video. Assuming that the subtraction circuit 1 does not receive an input from the attenuation circuit 6, the input signal 7 is input to the delay circuit 3 as is after frequency components other than those near the burst frequency are attenuated by the bandpass filter 1. The subtraction circuit 4 takes the difference between the input and output of the delay circuit 3, but since the delay time of the delay circuit 3 is τ D , it takes the difference from the signal just one line before. As is clear from Fig. 2, the signal from one line before the burst has opposite polarity, and the video signals have a strong correlation between lines and are almost the same signal, so in the end, the output of the subtraction circuit 4 is the video signal. It is suppressed and becomes only a burst. Further, by applying the output to the subtraction circuit 2 through the attenuation circuit 6, positive feedback is applied, and the degree of suppression of the video signal increases. The burst thus extracted has a waveform that rises slowly as shown in FIG. 3, and the polarity is reversed every time. The output of the window comparator 5 is inverted when the absolute value of the input voltage exceeds a certain value, so as shown in Figure 4c, the output of the window comparator 5 is independent of the polarity of the input (Figure 4a, b). It's a certain timing. Therefore, by using this output as the synchronization pulse 8 as a time reference, images can be synchronized. It is also possible to create a clock that is in phase with the extracted burst. However, in the first half of the conventional example, as shown in Fig. 4, there is little margin in the threshold value of the window comparator 5, so when the waveform of the input signal 7 changes due to band restriction etc., the synchronization pulse 8 is output at the peak next to the burst. There was a problem that synchronization accuracy could not be achieved.
Additionally, large and expensive components such as delay elements must be used, resulting in a high cost.

発明の目的 本発明は、上記従来例の問題点を除去するもの
であり、伝送路の帯域制限等によるバースト波形
変化の影響を受けにくいバースト検出同期方法を
安価に実現することを目的とするものである。
OBJECT OF THE INVENTION The present invention eliminates the problems of the conventional method described above, and aims to inexpensively realize a burst detection synchronization method that is less susceptible to changes in burst waveforms due to band limitations of transmission lines, etc. It is.

発明の構成 本発明は、上記目的を達成するために、バース
トのゼロクロス点が一定個数であることを利用し
て、信号のセロクロス点をカウントし、一定個数
であることを検出して同期をとるもので、ゼロク
ロス点の時間位置は信号の振巾の影響をうけにく
くする効果を得るものである。
Composition of the Invention In order to achieve the above object, the present invention utilizes the fact that the number of zero-crossing points of a burst is constant, counts the zero-crossing points of a signal, detects that the number is constant, and synchronizes. This has the effect of making the time position of the zero-crossing point less susceptible to the influence of signal amplitude.

実施例の説明 以下に本発明の一実施例の構成について、図面
とともに説明する。
DESCRIPTION OF EMBODIMENTS The configuration of an embodiment of the present invention will be described below with reference to the drawings.

第5図において、9は入力信号であり、この入
力信号9はクロツクゼネレータ12とゼロクロス
検出器10と、正・負両極性のピークホルダ11
に加えられる。この正・負ピークホルダ11はゼ
ロクロス検出器10にしきい値電圧を与えてい
る。クロツクゼネレータ12の出力はカウンタ1
3と同期パルスゼネレータ14に加えられる。ゼ
ロクロス検出器10の出力はカウンタ13に加え
られ、カウンタ13の出力は同期パルスゼネレー
タ14に加えられる。同期パルスゼネレータ14
の出力が同期パルス15である。
In FIG. 5, 9 is an input signal, and this input signal 9 is transmitted to a clock generator 12, a zero cross detector 10, and a peak holder 11 with both positive and negative polarities.
added to. This positive/negative peak holder 11 provides a threshold voltage to the zero cross detector 10. The output of clock generator 12 is counter 1
3 and the synchronous pulse generator 14. The output of zero-crossing detector 10 is applied to counter 13, and the output of counter 13 is applied to synchronous pulse generator 14. Synchronous pulse generator 14
The output of is the synchronization pulse 15.

次に上記実施例の動作について説明する。第5
図の入力信号9として第2図のようなバースト信
号を含むものを加える。正・負ピークホルダ11
は信号の(+)ピークと(−)ピークをホールド
することにより、入力信号9に含まれる直流電位
の大小に依らず、バーストの中心レベルに対して
一定のしきい値をゼロクロス検出器10に与え
る。ゼロクロス検出器10は、入力信号9が入力
信号のバースト信号の中心値を横切るところでパ
ルスを出力する。但し、第6図に示す通り入力信
号9がしきい値を越えてからある時間以内にバー
スト中心レベルを横切つた時のみパルスを出力す
るものである。クロツクゼネレータ12は、例え
ばPLL等で構成され、入力信号9のバーストに
対し、位相が一定のクロツクを生成する。カウン
タ13はゼロクロス検出器10の出力パルスをカ
ウントするが、クロツクゼネレータ12よりのク
ロツクを用いて、一定間隔で来るパルスのみをカ
ウントする。バーストがN周期あればゼロクロス
検出器10出力パルスは(2N−1)個であり、
同期パルスゼネレータ14は(2N−1)個をカ
ウントした後、2N個めのパルスが来ないことを
検出して同期パルス15を出力する。クロツクゼ
ネレータ12からのクロツクは連続して出力され
るため、2N個めのパルスがないことが検出でき
る。同期パルス15は第7図に示すようにバース
ト終了時に出力されることになるので、このパル
スを同期の時間基準とすることにより同期をとる
ことができる。また、バーストが一定間隔で連続
するという特徴を用いて同期保護をかけ、映像信
号による誤同期の確率を減らすことができる。
Next, the operation of the above embodiment will be explained. Fifth
A signal including a burst signal as shown in FIG. 2 is added as the input signal 9 in the figure. Positive/negative peak holder 11
By holding the (+) and (-) peaks of the signal, a constant threshold value is set to the zero cross detector 10 with respect to the center level of the burst, regardless of the magnitude of the DC potential contained in the input signal 9. give. The zero-crossing detector 10 outputs a pulse when the input signal 9 crosses the center value of the burst signal of the input signal. However, as shown in FIG. 6, a pulse is output only when the input signal 9 crosses the burst center level within a certain time after exceeding the threshold value. The clock generator 12 is composed of, for example, a PLL or the like, and generates a clock having a constant phase in response to the burst of the input signal 9. The counter 13 counts the output pulses of the zero-crossing detector 10, but uses the clock from the clock generator 12 to count only the pulses that come at regular intervals. If the burst has N periods, the zero-cross detector 10 output pulses are (2N-1),
After counting (2N-1) pulses, the synchronous pulse generator 14 detects that the 2Nth pulse does not come and outputs the synchronous pulse 15. Since the clock from the clock generator 12 is output continuously, the absence of the 2Nth pulse can be detected. Since the synchronization pulse 15 is output at the end of the burst as shown in FIG. 7, synchronization can be achieved by using this pulse as the time reference for synchronization. In addition, synchronization protection can be applied using the characteristic that bursts are continuous at regular intervals, and the probability of erroneous synchronization due to video signals can be reduced.

本実施例においては、バーストの特徴としてゼ
ロクロス点の個数を検出しており、まだゼロクロ
ス点の時間位置は信号が帯域制限により波形変化
をおこしても変化しにくいので、波形変化に対し
て精度の高い同期パルスを出力できる利点があ
る。
In this example, the number of zero-crossing points is detected as a characteristic of a burst, and the time position of the zero-crossing point does not change easily even if the signal changes in waveform due to band limitation. It has the advantage of being able to output high synchronization pulses.

発明の効果 本発明は上記のような構成であり、以下に示す
効果が得られるものである。
Effects of the Invention The present invention has the above-described configuration, and provides the following effects.

(a) 帯域制限による波形変化の影響をうけにくい
ゼロクロス点の数をバーストの特徴として抽出
するため、波形変化に対し精度の高いバースト
検出同期回路を実現できる。
(a) Since the number of zero-crossing points, which are not easily affected by waveform changes due to band limitation, is extracted as a burst characteristic, a burst detection synchronization circuit with high accuracy against waveform changes can be realized.

(b) 遅延回路のような大型で高価な部品、回路を
使用しないで済み、実現回路を小型、軽量、安
価にできる。
(b) Large and expensive components and circuits such as delay circuits are not needed, and the realized circuit can be made smaller, lighter, and cheaper.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のバースト検出同期方法を実施す
る回路ブロツク図、第2図は同回路の入力信号波
形図、第3図は同回路のウインドコンパレータの
入力波形図、第4図は同回路のウインドコンパレ
ータの動作説明図、第5図は本発明の一実施例に
おけるバースト検出同期方法を実施する回路のブ
ロツク図、第6図は同回路のゼロクロス検出器の
動作説明図、第7図は同回路の同期パルスの出力
タイミング図である。 9……入力信号、10……ゼロクロス検出器、
11……正・負ピークホルダ、12……クロツク
ゼネレータ、13……カウンタ、14……同期パ
ルスゼネレータ、15……同期パルス。
Fig. 1 is a circuit block diagram implementing the conventional burst detection synchronization method, Fig. 2 is an input signal waveform diagram of the same circuit, Fig. 3 is an input waveform diagram of the window comparator of the same circuit, and Fig. 4 is a diagram of the input signal waveform of the same circuit. FIG. 5 is a block diagram of a circuit implementing the burst detection synchronization method in one embodiment of the present invention, FIG. 6 is an explanatory diagram of the operation of the zero-cross detector of the same circuit, and FIG. FIG. 3 is a timing chart for outputting synchronizing pulses of the circuit. 9...Input signal, 10...Zero cross detector,
11... Positive/negative peak holder, 12... Clock generator, 13... Counter, 14... Synchronous pulse generator, 15... Synchronous pulse.

Claims (1)

【特許請求の範囲】[Claims] 1 バースト信号を同期信号とする複合映像信号
の同期をとる際、バースト波形のゼロクロス点が
一定の間隔で、一定個数連続することを検出して
映像同期をとることを特徴とするバースト検出同
期方法。
1. A burst detection synchronization method characterized in that when synchronizing a composite video signal using a burst signal as a synchronization signal, video synchronization is achieved by detecting that a certain number of consecutive zero-crossing points of the burst waveform occur at a certain interval. .
JP58202987A 1983-10-28 1983-10-28 Burst detection synchronization method Granted JPS6094579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58202987A JPS6094579A (en) 1983-10-28 1983-10-28 Burst detection synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58202987A JPS6094579A (en) 1983-10-28 1983-10-28 Burst detection synchronization method

Publications (2)

Publication Number Publication Date
JPS6094579A JPS6094579A (en) 1985-05-27
JPH0113269B2 true JPH0113269B2 (en) 1989-03-06

Family

ID=16466452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58202987A Granted JPS6094579A (en) 1983-10-28 1983-10-28 Burst detection synchronization method

Country Status (1)

Country Link
JP (1) JPS6094579A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772004B2 (en) * 1988-12-21 1998-07-02 日本放送協会 Television signal phase synchronization circuit

Also Published As

Publication number Publication date
JPS6094579A (en) 1985-05-27

Similar Documents

Publication Publication Date Title
US5031041A (en) Digital detector/filter for synchronizing signals
US4606053A (en) Bi-phase decoder
JPS59171288A (en) Demodulating circuit of pal television signal
US4491870A (en) Digital sync separator
JPH0113269B2 (en)
US3991270A (en) Circuit arrangement for line synchronization in a television receiver
CA2057083A1 (en) Digital method and apparatus for measuring the frequency of an if signal
US4600944A (en) Low cost synchronizing signal separator
JPS648952B2 (en)
JPH0113268B2 (en)
JPS6170861A (en) Horizontal synchronization detecting circuit
JPH02309778A (en) Clock generating circuit
JPH0810947B2 (en) Video signal processor
JPS5930371A (en) Synchronous signal processing circuit
GB2088663A (en) Circuit arrangement for deriving a field synchronising signal from a composite television synchronising signal
KR950002212Y1 (en) Apparatus for separating vertical synchronizing signal
SU1755392A1 (en) Amplitude selector
JPH0523019Y2 (en)
JPS6244625Y2 (en)
JPH0213068A (en) Clamping circuit
JPH07170500A (en) Data sampling method
JP2528200B2 (en) Ghost removal device
KR930007979Y1 (en) Sync-signal detecting circuit of muse decoder
KR950035184A (en) Synchronous Error Compensation Circuit of Serial Bit Stream
JPH04180365A (en) Noise pulse elimination circuit