JPH0114737B2 - - Google Patents
Info
- Publication number
- JPH0114737B2 JPH0114737B2 JP55133092A JP13309280A JPH0114737B2 JP H0114737 B2 JPH0114737 B2 JP H0114737B2 JP 55133092 A JP55133092 A JP 55133092A JP 13309280 A JP13309280 A JP 13309280A JP H0114737 B2 JPH0114737 B2 JP H0114737B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- value
- storage device
- bit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 210000000352 storage cell Anatomy 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000013139 quantization Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
周期的な標本化によつて得られる、アナログ信
号の標本値がPCM語の形式のデジタル信号に変
換されるとき、制限されていないレベルの値から
組合わされているアナログ値は、使用の符号化要
素の数が制限されているため制限された数の振幅
段への対応が行なわれる。即ち所謂量子化が行な
われる。この種の量子化の結果として量子化雑音
が生じる。この量子化雑音が雑音として感じられ
ないように保証するために、アナログ信号振幅と
量子化によつて生じる雑音レベルとの比は所定の
値に保たれなければならない。 アナログ信号の振幅範囲全体にわたつて一様に
分割されている4000の振幅段を使用すれば十分な
信号対雑音比が得られよう。その場合確かに少な
くとも12の符号信号要素を有するデジタルな信号
が伝送されなければならない。しかもこのように
量子化ステツプが一様に分布されている場合大き
なアナログ値振幅の領域においては信号対雑音比
は過度に大きくなるだろう。従つて符号化の過程
において圧伸、即ち直線符号表示から非直線符号
表示への変換が、振幅領域全体にわたつて信号対
雑音比が一定であるように行なわれる。正確に一
定な信号対雑音比は対数圧伸特性によつて得られ
る。実際には所謂Ａ法則またはμ法則に従つて簡
単に実現される圧伸特性に相応して行なわれる。
Ａ法則を使用する場合13の直線のセグメントから
組み合わされている特性曲線に従つて行なわれ、
μ法則では15のセグメントである。これらの特性
曲線の直線分の勾配は、正負両領域においてそれ
ぞれ相隣るセグメントでは1/2に減少する。更に
各セグメントは16の同じ大きさの量子化区間に分
割されており、また各区間の高さはそれぞれ、相
隣るセグメントにおいて２倍になる。この法則性
は第１のセグメントでは使用されていない。Ａ法
則に基づいた場合第１のセグメントは、それぞれ
直線符号化情報の２つの値を有する32個の正およ
び負の量子化区間から成つている。μ法則におい
ては第１のセグメントは同様にそれぞれ直線符号
化信号の２つの値を有する15の正および負の量子
化区間と、それぞれ直線符号化信号の唯１つの値
しか有さない１つの正および負の量子化区間とに
分割されている。従つてＡ法則では直線符号表示
における8192のステツプが圧伸化表示における
256のステツプに対応する。μ法則では直線符号
化ステツプと非直線符号化ステツプとの比は
16318対256である。 直線符号化信号値の非直線符号化信号値への上
記の対応を記憶装置を用いて行なうとき、可能な
256個の非直線符号化信号値を制御するために、
Ａ法則に基づいた場合213のアドレスが、またμ
法則に基づいた場合214のアドレスが必要である。
即ち非直線符号化のために必要である８ビツトの
ため、前者では216ビツトの記憶容量および後者
では217ビツトの記憶容量が、また換言すれば
64kBit乃至128kBitを有する記憶容量を必要とす
ることを意味する。大量生産される、適当な大き
さを有する集積された半導体記憶装置を使用すれ
ば（この場合それぞれ８ビツトに512の記憶場所
を有する、即ち4kBitの記憶容量の半導体記憶装
置が使用される）、それぞれ20の接続端子を有す
る16乃至32個のこの種の記憶装置が必要とされ
る。しかし実際にはこのような大きな数の端子を
全体に配置することは不都合である。 従つて本発明の課題は、直線符号化デジタル信
号を、非直線符号化デジタル信号に変換するため
の方法において、その変換に関して僅かな費用で
すむ方法を提供することである。本発明によれ
ば、この課題は、２つの符号化形式で符号化され
る信号値の対応を２つの記憶装置を用いて行な
い、これら記憶装置のうち第１の記憶装置にはそ
の都度、正負の極性を決める最高値のビツトに続
いていて、少なくとも当該の信号値が所属する特
性曲線のセグメントを特徴付けるために必要な数
の、直線符号化信号値の比較的高い値のビツトを
制御アドレスとして供給し、その際この第１の記
憶装置の記憶セルにデジタル語を記憶し、これら
デジタル語の３つの最高値のビツトが、この情報
値が存在する特性曲線のセグメントを表わす相応
の非直線符号化情報値の、正負の極性を示すビツ
トに続く最高値のビツトであり、また前記デジタ
ル語の残りのビツトは、第２の記憶装置を制御の
ための部分アドレスを表わし、かつ第２の記憶装
置に比較的低い値の制御アドレス部分として、そ
の都度の直線符号化信号値の、変換の際に考慮さ
れないままにとどまる最低値のビツトを除いた残
りビツトを供給し、その際この第２の記憶装置の
記憶セルには、非直線符号化信号値が所属してい
る、特性曲線のセグメントの相応のステツプを特
徴付けるビツト組合せを記憶し、かつ非直線符号
化信号値を形成するために、直線符号化信号値の
最高値のビツトと、値がその次に来るビツトとし
て第１の記憶装置から読出される既述の３つの最
高値のビツトと、最低値のビツトとして、第２の
記憶装置から読出されるビツト組合せとを用いる
ことによつて解決される。 次に本発明を図面を用いて詳細に説明する。
号の標本値がPCM語の形式のデジタル信号に変
換されるとき、制限されていないレベルの値から
組合わされているアナログ値は、使用の符号化要
素の数が制限されているため制限された数の振幅
段への対応が行なわれる。即ち所謂量子化が行な
われる。この種の量子化の結果として量子化雑音
が生じる。この量子化雑音が雑音として感じられ
ないように保証するために、アナログ信号振幅と
量子化によつて生じる雑音レベルとの比は所定の
値に保たれなければならない。 アナログ信号の振幅範囲全体にわたつて一様に
分割されている4000の振幅段を使用すれば十分な
信号対雑音比が得られよう。その場合確かに少な
くとも12の符号信号要素を有するデジタルな信号
が伝送されなければならない。しかもこのように
量子化ステツプが一様に分布されている場合大き
なアナログ値振幅の領域においては信号対雑音比
は過度に大きくなるだろう。従つて符号化の過程
において圧伸、即ち直線符号表示から非直線符号
表示への変換が、振幅領域全体にわたつて信号対
雑音比が一定であるように行なわれる。正確に一
定な信号対雑音比は対数圧伸特性によつて得られ
る。実際には所謂Ａ法則またはμ法則に従つて簡
単に実現される圧伸特性に相応して行なわれる。
Ａ法則を使用する場合13の直線のセグメントから
組み合わされている特性曲線に従つて行なわれ、
μ法則では15のセグメントである。これらの特性
曲線の直線分の勾配は、正負両領域においてそれ
ぞれ相隣るセグメントでは1/2に減少する。更に
各セグメントは16の同じ大きさの量子化区間に分
割されており、また各区間の高さはそれぞれ、相
隣るセグメントにおいて２倍になる。この法則性
は第１のセグメントでは使用されていない。Ａ法
則に基づいた場合第１のセグメントは、それぞれ
直線符号化情報の２つの値を有する32個の正およ
び負の量子化区間から成つている。μ法則におい
ては第１のセグメントは同様にそれぞれ直線符号
化信号の２つの値を有する15の正および負の量子
化区間と、それぞれ直線符号化信号の唯１つの値
しか有さない１つの正および負の量子化区間とに
分割されている。従つてＡ法則では直線符号表示
における8192のステツプが圧伸化表示における
256のステツプに対応する。μ法則では直線符号
化ステツプと非直線符号化ステツプとの比は
16318対256である。 直線符号化信号値の非直線符号化信号値への上
記の対応を記憶装置を用いて行なうとき、可能な
256個の非直線符号化信号値を制御するために、
Ａ法則に基づいた場合213のアドレスが、またμ
法則に基づいた場合214のアドレスが必要である。
即ち非直線符号化のために必要である８ビツトの
ため、前者では216ビツトの記憶容量および後者
では217ビツトの記憶容量が、また換言すれば
64kBit乃至128kBitを有する記憶容量を必要とす
ることを意味する。大量生産される、適当な大き
さを有する集積された半導体記憶装置を使用すれ
ば（この場合それぞれ８ビツトに512の記憶場所
を有する、即ち4kBitの記憶容量の半導体記憶装
置が使用される）、それぞれ20の接続端子を有す
る16乃至32個のこの種の記憶装置が必要とされ
る。しかし実際にはこのような大きな数の端子を
全体に配置することは不都合である。 従つて本発明の課題は、直線符号化デジタル信
号を、非直線符号化デジタル信号に変換するため
の方法において、その変換に関して僅かな費用で
すむ方法を提供することである。本発明によれ
ば、この課題は、２つの符号化形式で符号化され
る信号値の対応を２つの記憶装置を用いて行な
い、これら記憶装置のうち第１の記憶装置にはそ
の都度、正負の極性を決める最高値のビツトに続
いていて、少なくとも当該の信号値が所属する特
性曲線のセグメントを特徴付けるために必要な数
の、直線符号化信号値の比較的高い値のビツトを
制御アドレスとして供給し、その際この第１の記
憶装置の記憶セルにデジタル語を記憶し、これら
デジタル語の３つの最高値のビツトが、この情報
値が存在する特性曲線のセグメントを表わす相応
の非直線符号化情報値の、正負の極性を示すビツ
トに続く最高値のビツトであり、また前記デジタ
ル語の残りのビツトは、第２の記憶装置を制御の
ための部分アドレスを表わし、かつ第２の記憶装
置に比較的低い値の制御アドレス部分として、そ
の都度の直線符号化信号値の、変換の際に考慮さ
れないままにとどまる最低値のビツトを除いた残
りビツトを供給し、その際この第２の記憶装置の
記憶セルには、非直線符号化信号値が所属してい
る、特性曲線のセグメントの相応のステツプを特
徴付けるビツト組合せを記憶し、かつ非直線符号
化信号値を形成するために、直線符号化信号値の
最高値のビツトと、値がその次に来るビツトとし
て第１の記憶装置から読出される既述の３つの最
高値のビツトと、最低値のビツトとして、第２の
記憶装置から読出されるビツト組合せとを用いる
ことによつて解決される。 次に本発明を図面を用いて詳細に説明する。
【表】
第１表は既述のように、13のビツトを用いて直
線符号化されるデジタル信号と８ビツトを用いて
相応に非直線符号化されるデジタル信号との論理
対応関係を示してあり、その際表に示す関係は選
択されたＡ法則に従つている。表にはただ基礎に
なつている13折線特性の正の領域における関係の
みが示されている。特性の負の領域に対しては、
直線符号化における最高値のビツト213乃至非直
線表示における最高値のビツト27が２進値Ｌの代
わりに２進値Ｏを有するという点を除けば同じ表
示が当嵌る。両方の符号語群の間に記入されてい
る数字０乃至７は、相応の行が特性の曲線の半分
のセグメント０乃至７に該当することを示し、そ
の際両方の特性の半分のセグメント０および１が
それぞれ同じ勾配を有し、この結果完全な特性曲
線は実際には13の直線から構成されている。 表の右半分の非直線符号表示が示すように、全
部のセグメント０乃至７は、４つのビツト20乃至
23の16の可能な種々異なつた組合せａ，ｂ，ｃ，
ｄに相応して、16の同じ大きさのステツプに分割
されている。正負の極性を示す最高値のビツト27
後の３つのビツト26乃至24は、セグメント０から
セグメント７まで組合せOOO乃至LLLを取り、
従つてセグメント領域を示す。 ２つの形式の符号化、殊にセグメント０に該当
する符号化の論理対応関係から、直線符号化の最
低値のビツト20の２進値は非直線符号化される符
号語への対応において影響力がなく、従つて非直
線符号化におけるステツプが少なくとも２つの直
線符号化信号値を有することがわかる。本発明の
部分的な特徴によれば、この最低値のビツトは、
１つの形式の符号化から別の形式の符号化への変
換の際に考慮せずにそのまま放つておく。更に２
つの符号表の比較から、セグメント０およびセグ
メント１において可能なビツト組合せに相応し
て、それぞれ16，２の直線ステツプがそれぞれ非
直線符号化における16のステツプに相応すること
がわかる。更に、セグメント２からセグメント７
までは徐々に、量子化区間はそれぞれ２倍ずつ大
きくなつていくことがわかる。即ちセグメント２
においては16の非直線符号化符号語にそれぞれ、
ビツト20および21の組合せの可能性において種々
異なる４つの直線符号化された符号語が対応して
おり、セグメント３においては16の非直線符号化
符号語にそれぞれ、ビツト20乃至22の可能な組合
せによつて種々異なる８つの直線符号化符号語が
対応している。このようにして更にセグメント７
においては、16の非直線化される符号語にはそれ
ぞれビツト20乃至26の可能な組合せに相応する
128の直線符号化符号語に対応している。 本発明の方法を実現するための、図に示されて
いる装置は、固定記憶装置（ROM）またはプロ
グラミング可能な固定記憶装置（PROM）が使
用される２つの記憶装置Ｋ１およびＫ２を有す
る。 μ法則に基づいている場合は、14のビツト20乃
至212およびＶを用いて、またＡ法則に基づいて
いる場合は13のビツト20乃至211およびＶによつ
て形成されている、変換すべき直線符号化信号
SDLから、正負の極性を決める最高値のビツト
Ｖに続く、当該の信号値が所属する特性曲線のセ
グメントを特徴付けるために必要である数の比較
的高い値のビツトが制御領域を判定するために制
御アドレスとして供給される。以下の説明のため
に使用するＡ法則に基づいた場合にはそれは、第
１表の直線符号化に用いられる符号表に示すよう
に、ビツト211乃至25である。その理由は、これ
らすべてのビツトを関連付けた場合にのみ、個々
のセグメントにおいてステツプ限界値を指定す
る、セグメント０および１を除いて、セグメント
毎に異なつた重みのビツト21乃至210を有してい
るビツトａ，ｂ，ｃ，ｄがどの位置をとるかを決
めることができるからである。 従つてＡ法則で変換するためには、第１の固定
記憶装置Ｋ１は27＝128の記憶セルを有する。ま
たμ法則で変換する場合には28＝256の記憶セル
がいる。 これら記憶セルには相応の対応においてデジタ
ル語が記憶されている。デジタル語の３つの最高
値のビツトは、正負の極性を示すビツトに続いて
いて、既述のように、この情報値が存在する特性
曲線のセグメントを表示する相応の非直線符号化
情報値の最高値のビツトである。上記のデジタル
語の残りのビツト、この場合は５つのビツトは、
第２の記憶装置Ｋ２を制御するための部分アドレ
スを形成する。従つて第１のプログラミング可能
な記憶装置の上記の記憶セルは、それぞれ８つの
ビツトに対する記憶場所を提供し、この結果Ａ法
則に基づいた場合の全記憶容量は1024ビツトであ
る。 第１のプログラミング可能な記憶装置Ｋ１から
読出される、第２のプログラミング可能な記憶装
置Ｋ２用の部分アドレスは、この記憶装置の制御
アドレスの比較的高い値の部分を表わす。この記
憶装置の制御アドレスの比較的低い値の部分とし
て、直線符号化信号の最低値のビツトを除いた、
従つてこの場合はビツト21乃至24が用いられる。 ９つのビツトを有するこれらの制御アドレスに
よつて第２のプログラミング可能な記憶装置Ｋ２
の512の記憶セルを制御することができる。これ
ら記憶セルには、個々の非直線符号化された信号
値が配属している特性曲線のセグメントの相応の
ステツプを特徴付けるビツト組合せが記憶されて
いる。第１表との関連において説明したように、
これらビツト組合せは４つのビツトを有し、これ
により第２のプログラミング可能な記憶装置Ｋ２
の記憶容量は512・４＝2048ビツトになる。 冒頭に説明したように、符号変換のために、Ａ
法則の場合には64KBitの記憶容量を有さなけれ
ばならない唯一のプログラミング可能な記憶装置
を使用する場合に比して本発明の方法を実施する
ための装置ではたつた3072ビツトの記憶場所しか
必要としない。 図に示すように、非直線符号化デジタル信号を
形成するために、直線符号化信号の正負の極性を
示すビツトが直接、最高値のビツトとして、即ち
正負の極性を示すビツトとして用いられ、第１の
プログラミング可能な記憶装置Ｋ１から読出され
る上記の３つのビツト26乃至24が後続値のビツト
として、即ちセグメントアドレスを表わすビツト
として用いられ、それから第２のプログラミング
可能な記憶装置Ｋ２から読出される４つのビツト
23乃至20が最低値のビツトとして用いられる。直
線符号化デジタル信号の最低値のビツト20は既に
説明した理由から考慮されないままである。 最後に、「直線符号化デジタル信号の211〜25の
ビツトを制御アドレスとして、第２の記憶装置Ｋ
２の制御のために第１の記憶装置Ｋ１がどのよう
な部分アドレスを出力しているのか」を明らかに
するために本発明を今一度要約する。 第１表は、12のビツト20ないし211および極性
ビツトＶを有する直線符号化されたデジタル信号
と複数折線特性曲線により相応に非直線符号化さ
れたデジタル信号との間の関係を対照して示して
おり、後者はその都度７つのビツト20ないし26お
よび１つの極性ビツトを含んでいる。表には極性
ビツトＬに相応する正の極性を有するデジタル信
号のみが考慮されている。 第１表の右側が示すように、正の特性曲線半部
に相応して符号化されている非直線符号化された
デジタル信号はビツト24ないし26がセグメントア
ドレスを形成する８つのセグメント０ないし７の
いずれかに属している。これらセグメント内にお
いて、ビツト20ないし23によつて表される16の
種々異なつた値が可能である。 この右側の表と左側の表との比較が示すよう
に、極性ビツト後最初に発生する、直線符号化デ
ジタル信号の２進値Ｌを有するビツトの位置が、
相応の非直線符号化デジタル信号がどのセグメン
トに該当するかを決定する。即ち例えば、２進値
Ｌを有する第１のビツトがビツト桁28にある直線
符号化デジタル信号は、セグメントアドレス
LOOであるセグメント４に属する非直線符号化
デジタル信号に相応する。 ２つの表部分の比較は、直線符号化と非直線符
号化の間の示された関係において直線符号化デジ
タル信号のうち、非直線符号化デジタル信号のい
ずれのセグメントにそれが相応するかを決定する
際、ビツト25ないし211が関連付けられてなけれ
ばならないことも示している。従つてこのこと
は、第１図の装置においてビツト25ないし211（破
線で示すビツト212は別のコード表示に対して該
当する）が第１の記憶装置Ｋ１に供給される理由
である。更に表の対照から、直線符号化デジタル
信号のビツト25ないし211の関連付けを用いて、
既述のように、非直線符号化コード語の構成要素
である、当該のセグメント０ないし７のアドレス
も決定することができることも明らかである。従
つて記憶装置Ｋ１は非直線符号化デジタル信号の
セグメントアドレスを表示するビツト24ないし26
を直接送出することができる。 第１表の２つのコード表の比較から、セグメン
ト０および１において16×２の直線ステツプがそ
れぞれ非直線コード表示における16のステツプに
相応すること、セグメント２からセグメント７に
向かつて徐々に量子化区分がそれぞれ係数２ずつ
大きくなることも明らかである。全体として同一
の極性を有する4096の直線符号化コード組合せが
非直線表示における同じ極性の128のコード組合
せと対照している。 既述のように、直線符号化デジタル信号のビツ
ト25乃至211をメモリＫ１の制御と関連付けるこ
とによつて非直線符号化コード語の８つのセグメ
ントに対する対応が行われる。直線符号化デジタ
ル信号の全部で4096の種々異なつた組合せを考慮
することができるように、メモリＫ２は種々異な
ることができる512の記憶場所を有しなければな
らない（4096：８）。直線符号化コード語のビツ
ト21乃至24は記憶装置Ｋ２に直接供給されるの
で、この記憶装置はその他に、記憶装置Ｋ１から
供給される別の５つの制御ビツトを必要とし、こ
れによりこのメモリにおいて29＝512の記憶場所
をアドレス指定することができる。
線符号化されるデジタル信号と８ビツトを用いて
相応に非直線符号化されるデジタル信号との論理
対応関係を示してあり、その際表に示す関係は選
択されたＡ法則に従つている。表にはただ基礎に
なつている13折線特性の正の領域における関係の
みが示されている。特性の負の領域に対しては、
直線符号化における最高値のビツト213乃至非直
線表示における最高値のビツト27が２進値Ｌの代
わりに２進値Ｏを有するという点を除けば同じ表
示が当嵌る。両方の符号語群の間に記入されてい
る数字０乃至７は、相応の行が特性の曲線の半分
のセグメント０乃至７に該当することを示し、そ
の際両方の特性の半分のセグメント０および１が
それぞれ同じ勾配を有し、この結果完全な特性曲
線は実際には13の直線から構成されている。 表の右半分の非直線符号表示が示すように、全
部のセグメント０乃至７は、４つのビツト20乃至
23の16の可能な種々異なつた組合せａ，ｂ，ｃ，
ｄに相応して、16の同じ大きさのステツプに分割
されている。正負の極性を示す最高値のビツト27
後の３つのビツト26乃至24は、セグメント０から
セグメント７まで組合せOOO乃至LLLを取り、
従つてセグメント領域を示す。 ２つの形式の符号化、殊にセグメント０に該当
する符号化の論理対応関係から、直線符号化の最
低値のビツト20の２進値は非直線符号化される符
号語への対応において影響力がなく、従つて非直
線符号化におけるステツプが少なくとも２つの直
線符号化信号値を有することがわかる。本発明の
部分的な特徴によれば、この最低値のビツトは、
１つの形式の符号化から別の形式の符号化への変
換の際に考慮せずにそのまま放つておく。更に２
つの符号表の比較から、セグメント０およびセグ
メント１において可能なビツト組合せに相応し
て、それぞれ16，２の直線ステツプがそれぞれ非
直線符号化における16のステツプに相応すること
がわかる。更に、セグメント２からセグメント７
までは徐々に、量子化区間はそれぞれ２倍ずつ大
きくなつていくことがわかる。即ちセグメント２
においては16の非直線符号化符号語にそれぞれ、
ビツト20および21の組合せの可能性において種々
異なる４つの直線符号化された符号語が対応して
おり、セグメント３においては16の非直線符号化
符号語にそれぞれ、ビツト20乃至22の可能な組合
せによつて種々異なる８つの直線符号化符号語が
対応している。このようにして更にセグメント７
においては、16の非直線化される符号語にはそれ
ぞれビツト20乃至26の可能な組合せに相応する
128の直線符号化符号語に対応している。 本発明の方法を実現するための、図に示されて
いる装置は、固定記憶装置（ROM）またはプロ
グラミング可能な固定記憶装置（PROM）が使
用される２つの記憶装置Ｋ１およびＫ２を有す
る。 μ法則に基づいている場合は、14のビツト20乃
至212およびＶを用いて、またＡ法則に基づいて
いる場合は13のビツト20乃至211およびＶによつ
て形成されている、変換すべき直線符号化信号
SDLから、正負の極性を決める最高値のビツト
Ｖに続く、当該の信号値が所属する特性曲線のセ
グメントを特徴付けるために必要である数の比較
的高い値のビツトが制御領域を判定するために制
御アドレスとして供給される。以下の説明のため
に使用するＡ法則に基づいた場合にはそれは、第
１表の直線符号化に用いられる符号表に示すよう
に、ビツト211乃至25である。その理由は、これ
らすべてのビツトを関連付けた場合にのみ、個々
のセグメントにおいてステツプ限界値を指定す
る、セグメント０および１を除いて、セグメント
毎に異なつた重みのビツト21乃至210を有してい
るビツトａ，ｂ，ｃ，ｄがどの位置をとるかを決
めることができるからである。 従つてＡ法則で変換するためには、第１の固定
記憶装置Ｋ１は27＝128の記憶セルを有する。ま
たμ法則で変換する場合には28＝256の記憶セル
がいる。 これら記憶セルには相応の対応においてデジタ
ル語が記憶されている。デジタル語の３つの最高
値のビツトは、正負の極性を示すビツトに続いて
いて、既述のように、この情報値が存在する特性
曲線のセグメントを表示する相応の非直線符号化
情報値の最高値のビツトである。上記のデジタル
語の残りのビツト、この場合は５つのビツトは、
第２の記憶装置Ｋ２を制御するための部分アドレ
スを形成する。従つて第１のプログラミング可能
な記憶装置の上記の記憶セルは、それぞれ８つの
ビツトに対する記憶場所を提供し、この結果Ａ法
則に基づいた場合の全記憶容量は1024ビツトであ
る。 第１のプログラミング可能な記憶装置Ｋ１から
読出される、第２のプログラミング可能な記憶装
置Ｋ２用の部分アドレスは、この記憶装置の制御
アドレスの比較的高い値の部分を表わす。この記
憶装置の制御アドレスの比較的低い値の部分とし
て、直線符号化信号の最低値のビツトを除いた、
従つてこの場合はビツト21乃至24が用いられる。 ９つのビツトを有するこれらの制御アドレスに
よつて第２のプログラミング可能な記憶装置Ｋ２
の512の記憶セルを制御することができる。これ
ら記憶セルには、個々の非直線符号化された信号
値が配属している特性曲線のセグメントの相応の
ステツプを特徴付けるビツト組合せが記憶されて
いる。第１表との関連において説明したように、
これらビツト組合せは４つのビツトを有し、これ
により第２のプログラミング可能な記憶装置Ｋ２
の記憶容量は512・４＝2048ビツトになる。 冒頭に説明したように、符号変換のために、Ａ
法則の場合には64KBitの記憶容量を有さなけれ
ばならない唯一のプログラミング可能な記憶装置
を使用する場合に比して本発明の方法を実施する
ための装置ではたつた3072ビツトの記憶場所しか
必要としない。 図に示すように、非直線符号化デジタル信号を
形成するために、直線符号化信号の正負の極性を
示すビツトが直接、最高値のビツトとして、即ち
正負の極性を示すビツトとして用いられ、第１の
プログラミング可能な記憶装置Ｋ１から読出され
る上記の３つのビツト26乃至24が後続値のビツト
として、即ちセグメントアドレスを表わすビツト
として用いられ、それから第２のプログラミング
可能な記憶装置Ｋ２から読出される４つのビツト
23乃至20が最低値のビツトとして用いられる。直
線符号化デジタル信号の最低値のビツト20は既に
説明した理由から考慮されないままである。 最後に、「直線符号化デジタル信号の211〜25の
ビツトを制御アドレスとして、第２の記憶装置Ｋ
２の制御のために第１の記憶装置Ｋ１がどのよう
な部分アドレスを出力しているのか」を明らかに
するために本発明を今一度要約する。 第１表は、12のビツト20ないし211および極性
ビツトＶを有する直線符号化されたデジタル信号
と複数折線特性曲線により相応に非直線符号化さ
れたデジタル信号との間の関係を対照して示して
おり、後者はその都度７つのビツト20ないし26お
よび１つの極性ビツトを含んでいる。表には極性
ビツトＬに相応する正の極性を有するデジタル信
号のみが考慮されている。 第１表の右側が示すように、正の特性曲線半部
に相応して符号化されている非直線符号化された
デジタル信号はビツト24ないし26がセグメントア
ドレスを形成する８つのセグメント０ないし７の
いずれかに属している。これらセグメント内にお
いて、ビツト20ないし23によつて表される16の
種々異なつた値が可能である。 この右側の表と左側の表との比較が示すよう
に、極性ビツト後最初に発生する、直線符号化デ
ジタル信号の２進値Ｌを有するビツトの位置が、
相応の非直線符号化デジタル信号がどのセグメン
トに該当するかを決定する。即ち例えば、２進値
Ｌを有する第１のビツトがビツト桁28にある直線
符号化デジタル信号は、セグメントアドレス
LOOであるセグメント４に属する非直線符号化
デジタル信号に相応する。 ２つの表部分の比較は、直線符号化と非直線符
号化の間の示された関係において直線符号化デジ
タル信号のうち、非直線符号化デジタル信号のい
ずれのセグメントにそれが相応するかを決定する
際、ビツト25ないし211が関連付けられてなけれ
ばならないことも示している。従つてこのこと
は、第１図の装置においてビツト25ないし211（破
線で示すビツト212は別のコード表示に対して該
当する）が第１の記憶装置Ｋ１に供給される理由
である。更に表の対照から、直線符号化デジタル
信号のビツト25ないし211の関連付けを用いて、
既述のように、非直線符号化コード語の構成要素
である、当該のセグメント０ないし７のアドレス
も決定することができることも明らかである。従
つて記憶装置Ｋ１は非直線符号化デジタル信号の
セグメントアドレスを表示するビツト24ないし26
を直接送出することができる。 第１表の２つのコード表の比較から、セグメン
ト０および１において16×２の直線ステツプがそ
れぞれ非直線コード表示における16のステツプに
相応すること、セグメント２からセグメント７に
向かつて徐々に量子化区分がそれぞれ係数２ずつ
大きくなることも明らかである。全体として同一
の極性を有する4096の直線符号化コード組合せが
非直線表示における同じ極性の128のコード組合
せと対照している。 既述のように、直線符号化デジタル信号のビツ
ト25乃至211をメモリＫ１の制御と関連付けるこ
とによつて非直線符号化コード語の８つのセグメ
ントに対する対応が行われる。直線符号化デジタ
ル信号の全部で4096の種々異なつた組合せを考慮
することができるように、メモリＫ２は種々異な
ることができる512の記憶場所を有しなければな
らない（4096：８）。直線符号化コード語のビツ
ト21乃至24は記憶装置Ｋ２に直接供給されるの
で、この記憶装置はその他に、記憶装置Ｋ１から
供給される別の５つの制御ビツトを必要とし、こ
れによりこのメモリにおいて29＝512の記憶場所
をアドレス指定することができる。
図は本発明の変換方法を実施するために使用さ
れる２つの記憶装置および相応の制御および出力
線の配置を示している。 SDL……直線符号化デジタル信号、SDK……
非直線符号化デジタル信号、Ｋ１，Ｋ２……記憶
装置。
れる２つの記憶装置および相応の制御および出力
線の配置を示している。 SDL……直線符号化デジタル信号、SDK……
非直線符号化デジタル信号、Ｋ１，Ｋ２……記憶
装置。
Claims (1)
- 【特許請求の範囲】 １ 直線符号化デジタル信号をＡ法則またはμ法
則に従う複数折線特性によつて非直線符号化デジ
タル信号に変換するための方法において、 ２つの符号化形式で符号化される信号値SDL，
SDKの対応が２つの記憶装置Ｋ１，Ｋ２を用い
て行なわれ、該記憶装置のうち第１の記憶装置Ｋ
１にはその都度、正負の極性を決める最高値のビ
ツトＶに続いていて、少なくとも当該の信号値が
所属する特性曲線のセグメントを特徴付けるため
に必要な数の、直線符号化信号値SDLの比較的
高い値のビツト（212乃至25乃至211乃至25）が制
御アドレスとして供給され、その際この第１の記
憶装置Ｋ１の記憶セルにデジタル語が記憶されて
おり、該デジタル語の３つの最高値のビツト
（A8乃至A6）は、当該の信号値が存在する特性
曲線のセグメントを表わす相応の非直線符号化信
号値SDKの、正負の極性ビツトＶに続く最高値
のビツト（26乃至24）であり、また前記デジタル
語の残りのビツト（A5乃至A1）は、第２の記憶
装置Ｋ２の制御のための部分アドレス（A8乃至
A4）を表わしており、かつ第２の記憶装置には
比較的低い値の制御アドレス部分（A3乃至A0）
として、その都度の直線符号化信号値（SDL）
の、変換の際に考慮されないままにとどまる最低
値のビツト（20）を除いた残りのビツト（24乃至
21）が供給され、その際この第２の記憶装置Ｋ２
の記憶セルには、非直線符号化信号値（SDK）
が配属している、特性曲線のセグメントの相応の
ステツプを特徴付けるビツト組合せ20乃至23が記
憶されており、かつ非直線符号化信号値（SDK）
を形成するために、直線符号化信号値（SDL）
の最高値のビツトＶと、値がその次に来るビツト
（26乃至24）として、第１の記憶装置から読出さ
れる既述の３つの最高値のビツト（A8乃至A6）
と、最低値のビツト（23乃至20）として、第２の
記憶装置Ｋ２から読出されるビツト組合せとが用
いられることを特徴とする変換方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792938984 DE2938984A1 (de) | 1979-09-26 | 1979-09-26 | Verfahren zur umwandlung von linear codierten digitalen signalen in nicht linear codierte digitale signale gemaess einer dem a-gesetz oder dem my-gesetz gehorchenden mehrfachsegmentkennlinie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5698047A JPS5698047A (en) | 1981-08-07 |
| JPH0114737B2 true JPH0114737B2 (ja) | 1989-03-14 |
Family
ID=6081912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13309280A Granted JPS5698047A (en) | 1979-09-26 | 1980-09-26 | Method of converting linear encoded digital signal to nonlinear encoded digital signal with plural polygonal characteristic according to a rule or micro rule |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4500869A (ja) |
| EP (1) | EP0029490B1 (ja) |
| JP (1) | JPS5698047A (ja) |
| DE (1) | DE2938984A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3028726C2 (de) * | 1980-07-29 | 1986-12-11 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Schaltungsanordnung zur Umwandlung von linear codierten digitalen Signalen in nicht linear codierte digitale Signale gemäß einer dem my-Gesetz gehorchenden Mehrfachsegment-Kennlinie |
| DE3028734A1 (de) * | 1980-07-29 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur umwandlung von positiven linear codierten digitalen signalen sowie deren zweierkomplement in nichtlinear codierte digitale signale gemaess einer der a-gesetz gehorchenden mehrfachsegmentkennlinie |
| DE3104513C2 (de) * | 1981-02-09 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt nichtlinear codierter PCM-Worte in linear codierte PCM-Worte gemäß einer dem A-Gesetz gehorchenden 13-Segment-Kennlinie |
| DE3104528C2 (de) * | 1981-02-09 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt |
| AT376335B (de) * | 1981-07-23 | 1984-11-12 | Siemens Ag Oesterreich | Sparschaltung fuer matrixspeicher |
| GB2127599B (en) * | 1982-09-17 | 1985-12-18 | British Broadcasting Corp | Decoding digital data |
| DE3324031A1 (de) * | 1983-07-04 | 1985-01-17 | Siemens AG, 1000 Berlin und 8000 München | Quantisierer fuer dpcm-codierer |
| GB2178577B (en) * | 1985-07-27 | 1989-01-11 | Plessey Co Plc | A signal converter |
| FR2612024A1 (fr) * | 1987-02-25 | 1988-09-09 | Mitel Corp | Circuit de compression et d'extension de signaux numeriques |
| DE4315947C2 (de) * | 1993-05-12 | 1995-11-16 | Siemens Ag | Anordnung zur Signalübertragung zwischen einer Audioeinrichtung und einer Fernsprecheinrichtung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3694639A (en) * | 1970-04-07 | 1972-09-26 | Pierre A Deschenes | Pulse code modulation digital compandor |
| US3863248A (en) * | 1973-01-02 | 1975-01-28 | Univ Sherbrooke | Digital compressor-expander |
| DE2312128A1 (de) * | 1973-03-10 | 1974-09-12 | Dirk Dr Ing Rotthaus | Schaltungsanordnung zur bestimmung des dualen logarithmus einer binaerzahl |
| US4037226A (en) * | 1976-01-07 | 1977-07-19 | Ncr Corporation | Pulse code modulation compressor |
| SU615486A1 (ru) * | 1977-01-03 | 1978-07-15 | Всесоюзный научно-исследовательский институт аналитического приборостроения | Устройство дл логарифмировани |
| GB1597468A (en) * | 1977-06-02 | 1981-09-09 | Post Office | Conversion between linear pcm representation and compressed pcm |
-
1979
- 1979-09-26 DE DE19792938984 patent/DE2938984A1/de active Granted
-
1980
- 1980-08-15 US US06/178,531 patent/US4500869A/en not_active Expired - Lifetime
- 1980-09-17 EP EP80105579A patent/EP0029490B1/de not_active Expired
- 1980-09-26 JP JP13309280A patent/JPS5698047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0029490A1 (de) | 1981-06-03 |
| EP0029490B1 (de) | 1984-02-29 |
| DE2938984C2 (ja) | 1989-01-19 |
| JPS5698047A (en) | 1981-08-07 |
| DE2938984A1 (de) | 1981-04-09 |
| US4500869A (en) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696791A (en) | Apparatus and method for decoding a sequence of digitally encoded data | |
| EP0259566A2 (en) | Networks used in A/D and D/A converters with correction for differential errors | |
| JPH0114737B2 (ja) | ||
| US3952247A (en) | Level indicating apparatus for P.C.M. transmitting system | |
| US4536760A (en) | Signal-envelope display system for a digital oscilloscope | |
| EP0315372A3 (en) | Digital signal recording apparatus | |
| US5101433A (en) | Encoding method | |
| US4890326A (en) | Method for compressing data | |
| CA1258711A (en) | Apparatus for converting between digital and analog values | |
| US4672875A (en) | Waveshape memory for an electronic musical instrument | |
| KR930001363B1 (ko) | 크로스 인터리브 회로 | |
| US4430643A (en) | Binary-coded-decimal to binary converter | |
| US3729732A (en) | Cascade-feedback analog to digital encoder with error correction | |
| KR900005464B1 (ko) | 언트림된 12비트 단조 전 용량성 아날로그/디지탈 변환기 | |
| JPS6180917A (ja) | 符号化回路 | |
| JP3147701B2 (ja) | Ｄ／ａ変換装置 | |
| JPS594323A (ja) | Ａｄ変換回路 | |
| JPS58224498A (ja) | 波形メモリ装置 | |
| KR830001222B1 (ko) | 전자 악기의 장단신호 기억장치 | |
| JPS6034126B2 (ja) | デジタル信号の関数変換回路 | |
| JPS58145227A (ja) | デイジタル・アナログ変換回路 | |
| US5239558A (en) | Pulse code modulation circuit | |
| JPS628051B2 (ja) | ||
| SU760132A1 (ru) | Устройство для воспроизведения функций | |
| SU1015369A1 (ru) | Устройство дл ввода-вывода аналоговых сигналов |