JPH0118488B2 - - Google Patents
Info
- Publication number
- JPH0118488B2 JPH0118488B2 JP56140594A JP14059481A JPH0118488B2 JP H0118488 B2 JPH0118488 B2 JP H0118488B2 JP 56140594 A JP56140594 A JP 56140594A JP 14059481 A JP14059481 A JP 14059481A JP H0118488 B2 JPH0118488 B2 JP H0118488B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- current
- recording head
- magnetic recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/03—Biasing
Description
【発明の詳細な説明】
本発明はテープデツキ等の磁気録音機に用いる
磁気録音ヘツド駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a magnetic recording head drive circuit used in a magnetic recorder such as a tape deck.
本発明は磁気録音ヘツドを安定に定電流駆動す
る、磁気録音ヘツド駆動回路を提供することを目
的とするものである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a magnetic recording head drive circuit that stably drives a magnetic recording head with a constant current.
従来の磁気録音ヘツド駆動回路は第1図aまた
はbに示す如く構成されていた。 A conventional magnetic recording head drive circuit is constructed as shown in FIG. 1a or b.
第1図aに示す磁気録音ヘツド駆動回路は録音
補償回路1、バイアス信号トラツプ回路2とから
なり、抵抗3およびバイアス信号トラツプ回路2
を通つた録音補償回路1からの信号電流と、可変
抵抗器4を通したバイアス発振器5からのバイア
ス電流とを磁気録音ヘツド6の巻線7の一端でミ
キシングして磁気録音ヘツド6の巻線7を駆動し
ている。なお8は信号源である。 The magnetic recording head drive circuit shown in FIG.
The signal current from the recording compensation circuit 1 that has passed through the magnetic recording head 6 and the bias current from the bias oscillator 5 that has passed through the variable resistor 4 are mixed at one end of the winding 7 of the magnetic recording head 6. It is driving 7. Note that 8 is a signal source.
しかるに第1図aに示した従来の駆動回路によ
るときは下記(イ)〜(ホ)に示す如く多くの欠点を有し
ている。 However, the conventional drive circuit shown in FIG. 1a has many drawbacks as shown in (a) to (e) below.
(イ) 信号電流が可変抵抗器4の方に流れないとす
れば巻線7に流れる信号電流ISはIS=A・VS/
(R0+ZH)である。ここでAは録音補償回路1
の利得、VSは信号源8の出力電圧、R0は抵抗
3の抵抗値、ZHは巻線7のインピーダンスであ
る。巻線7のインピーダンスZHは周波数の上昇
とともに上昇し、利得Aおよび電圧VSが一定
であつても、信号電流ISは一定にならず周波数
が上昇する程、減少する。すなわち理想的な定
電流駆動を行なうことができない。(a) If the signal current does not flow to the variable resistor 4, the signal current I S flowing to the winding 7 is I S = A・V S /
(R 0 +Z H ). Here A is recording compensation circuit 1
, V S is the output voltage of the signal source 8 , R 0 is the resistance value of the resistor 3 , and Z H is the impedance of the winding 7 . The impedance Z H of the winding 7 increases as the frequency increases, and even if the gain A and the voltage V S are constant, the signal current I S does not remain constant and decreases as the frequency increases. In other words, ideal constant current driving cannot be performed.
(ロ) 周波数の増加に従つて信号電流ISが減少する
ため、高域録音補償量は磁気録音ヘツド6と磁
気テープに起因する電磁変換損失の補償量以上
に大きくせねばならない。このため高域周波数
において録音補償回路1のダイナミツクレンジ
が狭くなつて高入力信号時、信号電流に歪が発
生し、バイアス電流とミキシングした場合磁気
録音ヘツド6の非直線性のために混変調歪が発
生し易い。(b) Since the signal current IS decreases as the frequency increases, the amount of high-frequency recording compensation must be greater than the amount of compensation for electromagnetic conversion loss caused by the magnetic recording head 6 and the magnetic tape. For this reason, the dynamic range of the recording compensation circuit 1 becomes narrow at high frequencies, causing distortion in the signal current at high input signals, and when mixed with the bias current, cross-modulation occurs due to the nonlinearity of the magnetic recording head 6. Distortion is likely to occur.
(ハ) 抵抗3の抵抗値R0を大きくすれば信号電流IS
は定電流性を有するようになる。しかし抵抗値
R0による電圧降下が大となるために録音補償
回路1の出力電圧レベル(VS・A)を増加し
ないと、巻線7には抵抗値R0を増加する前と
同一値の信号電流ISが流れないことになる。す
なわち信号電流ISの定電流性を抵抗値R0を増加
することにより得ても、録音補償回路1のダイ
ナミツクレンジを改善することができない。(c) If the resistance value R 0 of resistor 3 is increased, the signal current I S
becomes constant current. But the resistance value
If the output voltage level (V S A) of the recording compensation circuit 1 is not increased because the voltage drop due to R0 becomes large, the signal current I in the winding 7 will have the same value as before increasing the resistance value R0 . S will not flow. That is, even if the constant current property of the signal current I S is obtained by increasing the resistance value R 0 , the dynamic range of the recording compensation circuit 1 cannot be improved.
(ニ) 抵抗値R0の値は一般的にバイアス発振周波
数における巻線7のインピーダンスの数分の一
になつているため、可変抵抗器4を通過したバ
イアス電流を巻線7にのみ流すためにはバイア
ス信号トラツプ回路2が必要不可欠である。(d) Since the value of the resistance R 0 is generally a fraction of the impedance of the winding 7 at the bias oscillation frequency, the bias current that has passed through the variable resistor 4 flows only through the winding 7. A bias signal trap circuit 2 is essential for this purpose.
(ホ) バイアス信号トラツプ回路2を用いた場合、
トラツプ周波数の調整が必要となり、かつトラ
ツプ周波数は温度の影響を受け易く、周囲温度
の変化によりトラツプずれを起し、最適バイア
ス電流値からのずれを生ずる危険性が大きい。
またバイアス信号トラツプ回路2は一般的にイ
ンダクタを用いて構成されるため電源変圧器等
からの漏洩磁束と結合を起し易く録音時のS/
Nを悪化させる。(e) When using bias signal trap circuit 2,
Adjustment of the trap frequency is required, and the trap frequency is easily affected by temperature, and there is a large risk that the trap may shift due to changes in ambient temperature, resulting in deviation from the optimum bias current value.
Furthermore, since the bias signal trap circuit 2 is generally constructed using an inductor, it is likely to be coupled with leakage magnetic flux from a power transformer, etc.
worsens N.
また第1図bに示した従来の磁気録音ヘツド
駆動回路は定電圧駆動出力部を有する信号電流
用増幅器9を、電流帰還増幅器として構成した
ものである。従つて磁気録音ヘツド6の巻線7
に流れる信号電流ISは電流検出用抵抗10の抵
抗値と、帰還用抵抗12および13の抵抗値の
和との並列インピーダンスだけに依存すること
になり巻線7のインピーダンスには依存しな
い。従つて本駆動回路では磁気録音ヘツド6す
なわち巻線7は理想的な定電流駆動により駆動
されることになり、第1図aに示した従来の回
路における(イ)〜(ハ)に示した欠点は解消される。
なお第1図bにおいて11はバイアス信号トラ
ツプ回路である。 Further, in the conventional magnetic recording head drive circuit shown in FIG. 1B, the signal current amplifier 9 having a constant voltage drive output section is configured as a current feedback amplifier. Therefore, the winding 7 of the magnetic recording head 6
The signal current I S flowing through the current detection resistor 10 depends only on the parallel impedance of the resistance value of the current detection resistor 10 and the sum of the resistance values of the feedback resistors 12 and 13, and does not depend on the impedance of the winding 7. Therefore, in this drive circuit, the magnetic recording head 6, that is, the winding 7, is driven by an ideal constant current drive, which is different from the conventional circuit shown in (a) to (c) in FIG. The shortcomings will be eliminated.
In FIG. 1b, 11 is a bias signal trap circuit.
しかし第1図bに示す回路によるときは次に示
す(ヘ)〜(ル)の欠点を有する。 However, the circuit shown in FIG. 1b has the following drawbacks (f) to (l).
(ヘ) 巻線7の一端で信号電流とバイアス電流とを
ミキシングする場合には、信号電流用増幅器9
の出力にバイアス電流が流れ込まないようにす
るために信号電流とバイアス電流とがミキシン
グされる巻線7の一端と信号電流用増幅器9と
の間にバイアス信号トラツプ回路2を必要とす
る。(f) When mixing the signal current and bias current at one end of the winding 7, use the signal current amplifier 9.
In order to prevent bias current from flowing into the output of the amplifier, a bias signal trap circuit 2 is required between one end of the winding 7 where the signal current and bias current are mixed and the signal current amplifier 9.
(ト) 電流検出用抵抗10には信号電流のほかバイ
アス電流も流れるので、電流検出用抵抗10と
巻線7の他端との接続点にはバイアス電圧も誘
起される。もしこのバイアス電圧が信号電流用
増幅器9の入力に帰還された場合、信号電流と
の間で混変調歪を発生する可能性がある。さら
にバイアス信号トラツプ回路2のバイアス周波
数におけるインピーダンスが無限大でない限
り、巻線7に流れるバイアス電流に影響を及ぼ
す。このために電流検出用抵抗10の一端と信
号電流用増幅器9との間にバイアス信号トラツ
プ回路11を必要とする。(g) Since a bias current as well as a signal current flows through the current detection resistor 10, a bias voltage is also induced at the connection point between the current detection resistor 10 and the other end of the winding 7. If this bias voltage is fed back to the input of the signal current amplifier 9, there is a possibility that cross-modulation distortion will occur between it and the signal current. Furthermore, unless the impedance of the bias signal trap circuit 2 at the bias frequency is infinite, it will affect the bias current flowing through the winding 7. For this purpose, a bias signal trap circuit 11 is required between one end of the current detection resistor 10 and the signal current amplifier 9.
(チ) 信号電流用増幅器9の帰還ループ内にバイア
ス信号トラツプ回路11が存在すると、トラツ
プ周波数において信号電流用増幅器9の閉ルー
プ利得が最大になる。バイアス信号トラツプ回
路11の減衰特性の勾配が急な程、信号電流用
増幅器9の閉ループ利得は鋭いピークを有する
ようになり、回路が不安定となり発振等が起り
易くなる。(H) When the bias signal trap circuit 11 is present in the feedback loop of the signal current amplifier 9, the closed loop gain of the signal current amplifier 9 becomes maximum at the trap frequency. The steeper the slope of the attenuation characteristic of the bias signal trap circuit 11 is, the sharper the closed loop gain of the signal current amplifier 9 will be, the more likely the circuit will be unstable and oscillations will occur.
(リ) 電流検出用抵抗10には信号電流とバイアス
電流とが流れる。特に巻線7を通過したバイア
ス電流は、バイアス信号トラツプ回路11の存
在のために、全て電流検出用抵抗10に流れる
ことになり電流検出用抵抗10の抵抗値に比例
した電圧降下が発生する。巻線7に最適バイア
ス電流を流すために必要なバイアス発振電圧
VBが可能な限り小さくて済すためには電流検
出用抵抗10による電圧降下を少なくせねばな
らず、電流検出用抵抗10はバイアス周波数に
於ける巻線7のインピーダンスに比べて無視で
きる程度に小さくなければならない。また、巻
線7に流れる信号電流は電流検出用抵抗10の
抵抗値と、帰還用抵抗12の抵抗値+抵抗13
の抵抗値との並列インピーダンスにより定まる
ため、巻線7に所定の基準電流を流すためには
電流検出用抵抗10の抵抗値の小さい程、信号
電流用増幅器9の出力電圧は小さい値ですみ、
ダイナミツクレンジが増大することになる。し
かし電流検出用抵抗10の抵抗値が小さくなる
と信号電流用増幅器9の帰還量は減り閉ループ
利得が増加する。帰還率は周波数が高くなるに
伴つて減少するため、高い周波数程、閉ループ
利得の増加が顕著となる。このために、(i)利得
の安定化が図れなくなる。(ii)半導体素子に付随
する非直線歪の軽減が十分に行なえない。(iii)周
波数特性の改善が図れない。〓雑音が軽減され
ない等の問題が生ずる。またこのために、信号
電流用増幅器9に録音補償回路を入れることが
難くなり、信号電流用増幅器9の前段に録音補
償回路を構成しなければならなくなる。(li) A signal current and a bias current flow through the current detection resistor 10. In particular, the bias current that has passed through the winding 7 flows entirely through the current detection resistor 10 due to the presence of the bias signal trap circuit 11, resulting in a voltage drop proportional to the resistance value of the current detection resistor 10. Bias oscillation voltage required to flow the optimum bias current to winding 7
In order to keep V B as small as possible, the voltage drop due to the current detection resistor 10 must be reduced, and the current detection resistor 10 is negligible compared to the impedance of the winding 7 at the bias frequency. must be small. Furthermore, the signal current flowing through the winding 7 is the resistance value of the current detection resistor 10, the resistance value of the feedback resistor 12+the resistance value of the resistor 13.
Since it is determined by the parallel impedance with the resistance value of
The dynamic range will increase. However, when the resistance value of the current detection resistor 10 becomes smaller, the feedback amount of the signal current amplifier 9 decreases and the closed loop gain increases. Since the feedback factor decreases as the frequency increases, the increase in closed-loop gain becomes more significant as the frequency increases. For this reason, (i) it becomes impossible to stabilize the gain; (ii) Nonlinear distortion associated with semiconductor elements cannot be sufficiently reduced. (iii) Frequency characteristics cannot be improved. 〓Problems such as noise not being reduced arise. Moreover, for this reason, it becomes difficult to include a recording compensation circuit in the signal current amplifier 9, and a recording compensation circuit must be constructed before the signal current amplifier 9.
(ヌ) 磁気ヘツドが録音・再生兼用の磁気ヘツドの
場合、その接続を録音時と再生時とで切替える
ことが行なわれる。しかるに磁気ヘツド6が信
号電流用増幅器9の帰還ループ内に挿入されて
いると、録音時に巻線7の両端がアースから浮
くことになる。このため録音・再生の切替時に
おける巻線7への切替回路が複雑となる。たと
えば録音状態から再生状態への切替時には、録
音・再生兼用磁気ヘツドの巻線両端を信号電流
用増幅器9の帰還ループから一度切離し、一端
をアースし他端を再生補償回路の入力端に接続
しなければならない。(x) If the magnetic head is used for both recording and playback, the connection is switched between recording and playback. However, if the magnetic head 6 is inserted into the feedback loop of the signal current amplifier 9, both ends of the winding 7 will be lifted from the ground during recording. Therefore, the switching circuit for the winding 7 when switching between recording and playback becomes complicated. For example, when switching from the recording state to the playback state, both ends of the winding of the recording/playback magnetic head are once disconnected from the feedback loop of the signal current amplifier 9, one end is grounded, and the other end is connected to the input end of the playback compensation circuit. There must be.
(ル) 巻線7とその配線材とが信号電流用増幅器
9の帰還ループ内に入るため巻線7のインダク
タンスと前記配線材の分布容量とで定まる共振
周波数において、閉ループ利得は鋭いピーク値
を有する。このために信号電流用増幅器9の動
作が不安定となり発振等が起り易くなる。(l) Since the winding 7 and its wiring material enter the feedback loop of the signal current amplifier 9, the closed loop gain has a sharp peak value at the resonant frequency determined by the inductance of the winding 7 and the distributed capacitance of the wiring material. have For this reason, the operation of the signal current amplifier 9 becomes unstable and oscillations are likely to occur.
本発明は上記した如き欠点にかんがみなされた
もので、磁気ヘツドの巻線を定電流駆動し、かつ
バイアス信号トラツプ回路を不要とすることによ
り上記の欠点を解消するものである。 The present invention has been made in consideration of the above-mentioned drawbacks, and is intended to eliminate the above-mentioned drawbacks by driving the winding of the magnetic head with a constant current and eliminating the need for a bias signal trap circuit.
以下、本発明を実施例により説明する。 The present invention will be explained below with reference to Examples.
第2図aは本発明の一実施例の回路図である。 FIG. 2a is a circuit diagram of an embodiment of the present invention.
本実施例は入力信号を増幅するトランジスタ2
0,21、定電流源回路22、コレクタ負荷抵抗
23,24およびダイオード25,26からなる
差動増幅器27と、ダイオード26とともにカレ
ントミラー回路を構成するトランジスタ28と、
トランジスタ28のコレクタ負荷抵抗29および
ダイオード30と、ダイオード25とともにカレ
ントミラー回路を構成するトランジスタ31とダ
イオード30とともにカレントミラー回路を構成
するトランジスタ32とをコンプリメンタリ接続
し負荷33を駆動するとともに出力電圧をトラン
ジスタ21のベースへ帰還インピーダンス回路3
4を介して帰還する第1の定電流出力段35と、
ダイオード25とともにカレントミラー回路を構
成するトランジスタ36とダイオード30ととも
にカレントミラー回路を構成するトランジスタ3
7とをコンプリメンタリ接続し磁気録音ヘツド6
の巻線7を駆動する第2の定電流出力段38とか
らなつている。 In this embodiment, the transistor 2 that amplifies the input signal is
0, 21, a differential amplifier 27 consisting of a constant current source circuit 22, collector load resistors 23, 24, and diodes 25, 26, and a transistor 28 that constitutes a current mirror circuit together with the diode 26,
A collector load resistor 29 and a diode 30 of the transistor 28, a transistor 31 which forms a current mirror circuit together with the diode 25, and a transistor 32 which forms a current mirror circuit together with the diode 30 are connected in a complementary manner to drive the load 33 and transfer the output voltage to the transistor. Feedback impedance circuit 3 to the base of 21
a first constant current output stage 35 that feeds back via 4;
A transistor 36 that forms a current mirror circuit together with the diode 25, and a transistor 3 that forms a current mirror circuit together with the diode 30.
7 and magnetic recording head 6.
and a second constant current output stage 38 for driving the winding 7 of.
そこで入力端子INに印加された入力信号電圧
は差動増幅器27で増幅される。差動増幅器27
を構成するトランジスタ20のコレクタ電流は第
1の定電流出力段35を構成するトランジスタ3
1に移され、差動増幅器27を構成するトランジ
スタ21のコレクタ電流はトランジスタ28およ
びダイオード30を介してトランジスタ32に移
されて、負荷33が駆動される。また、差動増幅
器27を構成するトランジスタ20のコレクタ電
流はトランジスタ36に移され、差動増幅器27
を構成するトランジスタ21のコレクタ電流はト
ランジスタ28およびダイオード30を介してト
ランジスタ37に移されて、巻線7が駆動され
る。 Therefore, the input signal voltage applied to the input terminal IN is amplified by the differential amplifier 27. Differential amplifier 27
The collector current of the transistor 20 constituting the transistor 3 constitutes the first constant current output stage 35.
1, and the collector current of transistor 21 constituting differential amplifier 27 is transferred to transistor 32 via transistor 28 and diode 30, thereby driving load 33. Further, the collector current of the transistor 20 constituting the differential amplifier 27 is transferred to the transistor 36, and the collector current of the transistor 20 constituting the differential amplifier 27 is transferred to the transistor 36.
The collector current of the transistor 21 constituting the transistor 21 is transferred to the transistor 37 via the transistor 28 and the diode 30, and the winding 7 is driven.
しかるに第1および第2の定電流出力段35お
よび38はそれぞれエミツタ接地のトランジスタ
31,32および36,37からなるコンプリメ
ンタリ接続で構成されているため、出力インピー
ダンスは高く理論的に無限大となり、巻線7は定
電流駆動されることになる。従つて本実施例によ
つて信号電流のみを増幅し、第2の定電流出力段
38の出力端でバイアス電流IBとミキシングした
場合に、バイアス電流IBは第2の定電流出力段3
8へは流れ込まず、磁気録音ヘツド6の巻線7に
のみ流れ込むことになる。このためにバイアス電
流トラツプ回路は不要となる。 However, since the first and second constant current output stages 35 and 38 are configured with complementary connections consisting of emitter-grounded transistors 31, 32 and 36, 37, respectively, the output impedance is high and theoretically infinite, and the winding Line 7 will be driven with constant current. Therefore, in this embodiment, when only the signal current is amplified and mixed with the bias current I B at the output terminal of the second constant current output stage 38, the bias current I B is
8, but only into the winding 7 of the magnetic recording head 6. This eliminates the need for a bias current trap circuit.
そこで本実施例によれば巻線7は定電流駆動さ
れるために、従来の磁気録音ヘツド駆動回路にお
ける前記した(イ)、(ロ)および(ハ)の欠点は解消され
る。またさらに本実施例によればバイアス信号ト
ラツプ回路を必要としないために、従来の磁気録
音ヘツド駆動回路における前記した(ニ)、(ホ)、(ヘ)、
(ト)および(チ)の欠点は解消される。また、本実施例
によれば第1図bに示した如く信号電流用増幅器
9の帰還ループ内に巻線7が挿入されていないた
めに、従来の磁気録音ヘツド駆動回路における
(リ)、(ヌ)および(ル)の欠点は解消される。 Therefore, according to this embodiment, since the winding 7 is driven with a constant current, the above-mentioned drawbacks (a), (b), and (c) of the conventional magnetic recording head drive circuit are eliminated. Furthermore, according to this embodiment, since a bias signal trap circuit is not required, the above-mentioned (d), (e), and (f) in the conventional magnetic recording head drive circuit are eliminated.
The drawbacks of (g) and (h) are eliminated. Further, according to this embodiment, since the winding 7 is not inserted into the feedback loop of the signal current amplifier 9 as shown in FIG.
The drawbacks of (ri), (nu) and (ru) are eliminated.
また、本実施例においては並列接続された2つ
の第1および第2の定電流出力段35および38
を備えており、第2の定電流出力段38の出力に
より巻線7を駆動し、第1の定電流出力段35を
利得制御出力に用いている。負荷33は第1の定
電流出力段35の負荷であり、帰還インピーダン
ス回路34は第1の定電流出力段35の帰還回路
を構成しており、巻線7に流れる電流は帰還イン
ピーダンス回路34のインピーダンス値を変化さ
せることによつても変化させることができる。ま
た負荷33のインピーダンス値を変化させること
によつても巻線7に流れる電流を変化させること
もできる。 Further, in this embodiment, two first and second constant current output stages 35 and 38 connected in parallel are used.
The winding 7 is driven by the output of the second constant current output stage 38, and the first constant current output stage 35 is used for gain control output. The load 33 is a load of the first constant current output stage 35 , the feedback impedance circuit 34 constitutes a feedback circuit of the first constant current output stage 35 , and the current flowing through the winding 7 is the load of the feedback impedance circuit 34 . It can also be changed by changing the impedance value. Furthermore, the current flowing through the winding 7 can also be changed by changing the impedance value of the load 33.
上記の如く第2の定電流出力段38に並列に利
得制御のために第1の定電流出力段35を設け負
帰還を施すことによつて、本実施例においては、
(i)利得の安定化が図れ、(ii)半導体素子に付随する
非直線歪の軽減が十分に行なうことができ、(iii)周
波数特性の改善が図れ、かつ〓雑音を軽減するこ
とができる。従つて従来の磁気ヘツド駆動回路の
前記した(リ)の欠点中の(i)〜〓の問題は解消する。 In this embodiment, by providing the first constant current output stage 35 for gain control in parallel with the second constant current output stage 38 and providing negative feedback as described above,
(i) It is possible to stabilize the gain, (ii) it is possible to sufficiently reduce the nonlinear distortion associated with semiconductor elements, and (iii) it is possible to improve the frequency characteristics and reduce noise. . Therefore, problems (i) to (i) out of the above-mentioned drawbacks (i) of the conventional magnetic head drive circuit are solved.
また、たとえば帰還インピーダンス回路34に
第3図aに示す如く抵抗R1,R2およびコンデン
サC1からなる直並列回路を用いることにより低
域補償を行なうことができ、第3図bに示す如く
負荷33に抵抗R3,R4、コイルL1およびコンデ
ンサC2からなる直並列回路を用いることにより
高域補償を行なうことができる。 Furthermore, low-frequency compensation can be achieved by using, for example, a series-parallel circuit consisting of resistors R 1 and R 2 and a capacitor C 1 as shown in FIG. 3a in the feedback impedance circuit 34, and as shown in FIG. 3b. High frequency compensation can be performed by using a series-parallel circuit consisting of resistors R 3 and R 4 , coil L 1 and capacitor C 2 as load 33.
従つて、本実施例によれば録音補償と定電流駆
動とを同時に行なうことができることになる。 Therefore, according to this embodiment, recording compensation and constant current driving can be performed simultaneously.
また本実施例に対して巻線7を単に定電流駆動
する磁気記録ヘツド駆動回路として第1の定電流
出力段35の存在しない第4図aに示す如く構成
した磁気録音ヘツド駆動回路が考えられる。しか
るに第4図aに示した回路は本発明の一実施例の
回路と比較して明らかな如く利得制御を行なう第
1の定電流出力段35が存在しないために、本発
明の一実施例の回路によつて得られる(i)利得の安
定化が図れ、(ii)導体素子に付随する非直線歪の軽
減が十分に行なえ、(iii)周波数特性の改善を図るこ
とができ、かつ〓雑音が軽減できるといつた効果
を得ることができない。またさらに、録音補償の
ための回路を第4図aに示す磁気録音ヘツド駆動
回路中に挿入することは難しく、第4図aに示す
磁気録音ヘツド駆動回路の前段に録音補償回路を
構成せねばならないことになる。 Further, in contrast to this embodiment, as a magnetic recording head drive circuit that simply drives the winding 7 with a constant current, a magnetic recording head drive circuit configured as shown in FIG. 4a without the first constant current output stage 35 can be considered. . However, the circuit shown in FIG. 4a does not have the first constant current output stage 35 that performs gain control, as is clear compared to the circuit of the embodiment of the present invention. The circuit can (i) stabilize the gain, (ii) sufficiently reduce nonlinear distortion associated with conductive elements, (iii) improve frequency characteristics, and reduce noise. It is not possible to obtain the effects that can be said to be reduced. Furthermore, it is difficult to insert a circuit for recording compensation into the magnetic recording head drive circuit shown in FIG. 4a, and the recording compensation circuit must be constructed before the magnetic recording head drive circuit shown in FIG. 4a. It will not happen.
つぎに本発明の他の実施例について説明する。 Next, other embodiments of the present invention will be described.
第2図bは本発明の他の実施例の回路図であ
る。 FIG. 2b is a circuit diagram of another embodiment of the invention.
本発明の他の実施例は、入力信号を増幅するト
ランジスタ40,41、コレクタ負荷抵抗43,
44および定電流源回路45とからなる不平衡出
力の差動増幅器46と、コレクタ負荷として定電
流源回路47を有しトランジスタ40のコレクタ
出力電圧により駆動されるトランジスタ48とか
らなりトランジスタ48のコレクタに接続した負
荷33を駆動する第1の定電流出力段49と、コ
レクタ負荷として定電流源回路50を有しトラン
ジスタ40のコレクタ出力電圧により駆動される
トランジスタ51とからなりトランジスタ51の
コレクタに接続した磁気録音ヘツド6の巻線7を
駆動する第2の定電流出力段52と、トランジス
タ48のコレクタとトランジスタ41のベースと
の間に接続された帰還インピーダンス回路34と
からなつている。 Another embodiment of the present invention includes transistors 40 and 41 for amplifying input signals, a collector load resistor 43,
44 and a constant current source circuit 45, and a transistor 48 which has a constant current source circuit 47 as a collector load and is driven by the collector output voltage of the transistor 40. A first constant current output stage 49 that drives a load 33 connected to A second constant current output stage 52 drives the winding 7 of the magnetic recording head 6, and a feedback impedance circuit 34 is connected between the collector of the transistor 48 and the base of the transistor 41.
入力信号を増幅したトランジスタ40のコレク
タ出力電圧に従つてトランジスタ51のコレクタ
電流は増減し、定電流源回路50の出力電流から
トランジスタ51のコレクタ電流を減算した電流
により巻線7は定電流駆動される。また、負荷3
3についても同様に第1の定電流出力段49によ
つて駆動される。 The collector current of the transistor 51 increases or decreases according to the collector output voltage of the transistor 40 which amplifies the input signal, and the winding 7 is driven at a constant current by the current obtained by subtracting the collector current of the transistor 51 from the output current of the constant current source circuit 50. Ru. Also, load 3
3 is similarly driven by the first constant current output stage 49.
この場合においても巻線7の駆動は定電流駆動
であり、かつ第2の定電流出力段52の出力イン
ピーダンスは高く、理論的には無限大であつて、
第2の定電流出力段52の出力点でバイアス電流
とミキシングする場合、バイアス電流は第2の定
電流出力段52に流れ込むことはなく、巻線7に
流れることになる。従つて、バイアス信号トラツ
プ回路は不要となり、かつ巻線7は定電流駆動さ
れるために本発明の一実施例の場合と同様に、従
来の磁気記録ヘツド駆動回路の前記した(イ)〜
(ル)の欠点は解消される。 In this case as well, the winding 7 is driven by constant current, and the output impedance of the second constant current output stage 52 is high and theoretically infinite.
When mixing with the bias current at the output point of the second constant current output stage 52, the bias current does not flow into the second constant current output stage 52, but instead flows into the winding 7. Therefore, the bias signal trap circuit is not required, and the winding 7 is driven with a constant current, so that the conventional magnetic recording head drive circuit described in (a) to
The drawbacks of (l) will be resolved.
また第2の定電流出力段52に並列に利得制御
用の第1の定電流出力段49を備えており、負荷
33のインピーダンス値、または/および帰還イ
ンピーダンス回路34のインピーダンス値を変え
ることにより利得すなわち巻線6に流れる電流値
を変えることができる。 Further, a first constant current output stage 49 for gain control is provided in parallel with the second constant current output stage 52, and the gain can be adjusted by changing the impedance value of the load 33 and/or the impedance value of the feedback impedance circuit 34. That is, the value of the current flowing through the winding 6 can be changed.
また、帰還インピーダンス回路34にたとえば
第3図aに示したインピーダンス回路を用いるこ
とにより低域補償ができ、負荷33にたとえば第
3図bに示したインピーダンス回路を用いること
により高域補償ができて、録音補償も本発明の他
の実施例の回路内において行なうことができる。 Further, by using the impedance circuit shown in FIG. 3a for the feedback impedance circuit 34, for example, low frequency compensation can be achieved, and by using the impedance circuit shown in FIG. 3b, for example, for the load 33, high frequency compensation can be achieved. , recording compensation may also be performed within the circuitry of other embodiments of the present invention.
また、本発明の他の実施例に対して巻線7を単
に定電流駆動する磁気録音ヘツド駆動回路として
第1の定電流出力段49の存在しない第4図bに
示す如く構成した磁気録音ヘツド駆動回路が考え
られる。しかるに第4図bに示した回路は本発明
の他の実施例の回路と比較して明らかな如く利得
制御を行なう第1の定電流出力段49が存在しな
いために、本発明の一実施例に対する第4図aの
回路における場合と同様であつて、(i)利得の安定
化が図れず、(ii)半導体素子に付随する非直線歪の
軽減が十分に行なえず、(iii)周波数特性の改善を図
ることができず、かつ〓雑音の軽減をすることが
できない。また録音補償回路を第4図bに示す磁
気録音ヘツド駆動回路の前段に設けなければなら
ないことになる。 Further, as a magnetic recording head drive circuit for simply driving the winding 7 with a constant current, a magnetic recording head configured as shown in FIG. A driving circuit is considered. However, the circuit shown in FIG. 4b does not have the first constant current output stage 49 that performs gain control, as is clear compared to the circuits of other embodiments of the present invention. This is similar to the case in the circuit shown in Figure 4a for (i) the gain cannot be stabilized, (ii) the non-linear distortion associated with the semiconductor element cannot be sufficiently reduced, and (iii) the frequency characteristics It is not possible to improve the noise, and it is not possible to reduce the noise. Furthermore, a recording compensation circuit must be provided upstream of the magnetic recording head drive circuit shown in FIG. 4b.
つぎに本発明の一実施例の変形実施例について
説明する。 Next, a modified example of one embodiment of the present invention will be described.
第5図は本発明の一実施例の変形実施例の回路
図である。 FIG. 5 is a circuit diagram of a modified embodiment of one embodiment of the present invention.
本変形実施例は第2図aに示した本発明の一実
施例において、差動増幅器27に代つて差動増幅
器27′を用いる。差動増幅器27′はトランジス
タ20,21に代つて電界効果トランジスタ2
0′,21′を用い、ダイオード25,26に代つ
てダイオード接続のトランジスタ25′,26′を
用い、入力信号電流ISとバイアス電流IBとは加算
抵抗55および56をそれぞれ介して加算し、該
加算電流に対応した電圧を電界効果トランジスタ
21′のゲートに印加するように構成してある。
またダイオード30はダイオード接続のトランジ
スタ30′に置換してある。 This modified embodiment uses a differential amplifier 27' in place of the differential amplifier 27 in the embodiment of the invention shown in FIG. 2a. The differential amplifier 27' includes a field effect transistor 2 instead of the transistors 20 and 21.
0', 21', diode-connected transistors 25', 26' are used in place of the diodes 25, 26, and the input signal current I S and bias current I B are added via adding resistors 55 and 56, respectively. , a voltage corresponding to the added current is applied to the gate of the field effect transistor 21'.
Also, the diode 30 is replaced by a diode-connected transistor 30'.
本変形実施例においてはバイアス電流IBを第2
の定電流出力段38の出力点で加算せずに、電界
効果トランジスタ21′のベース側において加算
している。しかしながら本変形実施例の回路は反
転増幅器となつており、反転入力端のインピーダ
ンスは理論的に零となり、信号電流ISとバイアス
電流との加算によつて生ずる他への影響は全くな
く、本発明の一実施例の場合と全く同様に動作す
る。 In this modified embodiment, the bias current I B is
The addition is not performed at the output point of the constant current output stage 38, but is performed at the base side of the field effect transistor 21'. However, since the circuit of this modified embodiment is an inverting amplifier, the impedance at the inverting input terminal is theoretically zero, and there is no effect on other components caused by the addition of the signal current I S and the bias current. It operates exactly as in one embodiment of the invention.
また以上説明した本発明の一実施例、他の実施
例および本発明の一実施例の変形実施例におい
て、第1および第2の2つの定電流出力段を用い
た場合を例に説明したが、3以上の定電流出力段
を設けて、その一部の定電流出力段を利得制御出
力として用い、他の定電流出力段を巻線7の駆動
出力としてもよいことは勿論である
以上説明した如く本発明によれば、磁気録音ヘ
ツドを安定に定電流駆動することができ、バイア
ス信号トラツプ回路は不要となり、かつ磁気録音
ヘツド駆動回路内において録音補償を行なうこと
ができる。従つて従来の磁気録音ヘツド駆動回路
の欠点を総て解消することができる。 Furthermore, in the embodiments of the present invention, other embodiments, and modified embodiments of the embodiment of the present invention described above, the case where two constant current output stages, the first and second, are used is explained as an example. Of course, it is also possible to provide three or more constant current output stages, use some of the constant current output stages as gain control outputs, and use the other constant current output stages as drive outputs for the winding 7. As described above, according to the present invention, the magnetic recording head can be stably driven at a constant current, a bias signal trap circuit is not required, and recording compensation can be performed within the magnetic recording head drive circuit. Therefore, all the drawbacks of conventional magnetic recording head drive circuits can be eliminated.
また、高域録音補償量は少なくてすみ、高周波
領域においてダイナミツクレンジが広がることに
なる。 Furthermore, the amount of high-frequency recording compensation is small, and the dynamic range is widened in the high-frequency region.
また磁気録音ヘツドの巻線が帰還ループ内に接
続されないために、巻線の呈するインダクタンス
と磁気録音ヘツドへの配線材の分布容量とに起因
する共振によつて磁気記録ヘツド駆動回路が不安
定となることもなく、かつ閉ループ利得も磁気録
音ヘツドの巻線のインピーダンスに関係なく決定
することができる。 Furthermore, since the winding of the magnetic recording head is not connected in the feedback loop, the magnetic recording head drive circuit becomes unstable due to resonance caused by the inductance of the winding and the distributed capacitance of the wiring material to the magnetic recording head. The closed-loop gain can also be determined independently of the impedance of the windings of the magnetic recording head.
また集積回路化が容易であるという効果もあ
る。 It also has the advantage of being easy to integrate into a circuit.
第1図aおよびbは従来の磁気録音ヘツド駆動
回路の回路図。第2図aは本発明の一実施例の磁
気録音ヘツド駆動回路の回路図。第2図bは本発
明の他の実施例の磁気録音ヘツド駆動回路の回路
図。第3図aおよびbは本発明の一実施例におけ
る帰還インピーダンス回路および負荷の一例を示
す回路図。第4図aおよびbは本発明の一実施例
および他の実施例の作用の説明に供するため対比
した磁気記録ヘツド駆動回路の回路図。第5図は
本発明の一実施例の変形実施例における磁気録音
ヘツド駆動回路の回路図。
6……磁気録音ヘツド、7……磁気録音ヘツド
の巻線、20,21,28,31,32,36,
37,40,41,48,51,25′,26′お
よび30′……トランジスタ、22,45,47
および50……定電流源回路、27,46および
27′……差動増幅器、33……負荷、34……
帰還インピーダンス回路、35および49……第
1の定電流出力段、38および52……第2の定
電流出力段、20′および21′……電界効果トラ
ンジスタ。
FIGS. 1a and 1b are circuit diagrams of a conventional magnetic recording head drive circuit. FIG. 2a is a circuit diagram of a magnetic recording head drive circuit according to an embodiment of the present invention. FIG. 2b is a circuit diagram of a magnetic recording head drive circuit according to another embodiment of the present invention. FIGS. 3a and 3b are circuit diagrams showing an example of a feedback impedance circuit and a load in an embodiment of the present invention. FIGS. 4a and 4b are circuit diagrams of magnetic recording head drive circuits for comparison in order to explain the operation of one embodiment and another embodiment of the present invention. FIG. 5 is a circuit diagram of a magnetic recording head drive circuit in a modified embodiment of one embodiment of the present invention. 6...Magnetic recording head, 7...Winding of magnetic recording head, 20, 21, 28, 31, 32, 36,
37, 40, 41, 48, 51, 25', 26' and 30'...transistor, 22, 45, 47
and 50... constant current source circuit, 27, 46 and 27'... differential amplifier, 33... load, 34...
Feedback impedance circuit, 35 and 49...first constant current output stage, 38 and 52...second constant current output stage, 20' and 21'...field effect transistor.
Claims (1)
の定電流増幅器の出力とバイアス発振器からの出
力とを磁気録音ヘツドにおいてミキシングしてな
る交流バイアス方式の磁気記録ヘツド駆動回路に
おいて、 入力段の出力により駆動される第1の定電流出
力段と、 前記入力段の出力により駆動されかつ前記第1
の定電流出力段に並列に接続された第2の定電流
出力段とを備え、 前記第1の定電流出力段の出力により負荷を駆
動するとともに、前記第1の定電流出力段の出力
を前記入力段に帰還回路を通して帰還し、かつ前
記第2の定電流出力段の出力により磁気録音ヘツ
ドの巻線を駆動するようにしてなることを特徴と
する磁気録音ヘツド駆動回路。 2 負荷を周波数特性を有するインピーダンス回
路にて構成し、録音補償特性を得ることを特徴と
する特許請求の範囲第1項記載の磁器録音ヘツド
駆動回路。 3 帰還回路を周波数特性を有するインピーダン
ス回路にて構成し、録音補償特性を得ることを特
徴とする特許請求の範囲第1項記載の磁気録音ヘ
ツド駆動回路。[Scope of Claims] 1. A magnetic recording head drive circuit using an AC bias method, in which a recording signal is amplified by a constant current amplifier, and the output of the constant current amplifier and the output from a bias oscillator are mixed in a magnetic recording head. a first constant current output stage driven by the output of the input stage; and a first constant current output stage driven by the output of the input stage and the first constant current output stage driven by the output of the input stage.
and a second constant current output stage connected in parallel to the constant current output stage, the output of the first constant current output stage drives a load, and the output of the first constant current output stage is driven by the output of the first constant current output stage. A magnetic recording head drive circuit characterized in that the constant current is fed back to the input stage through a feedback circuit, and the output of the second constant current output stage drives a winding of the magnetic recording head. 2. The porcelain recording head drive circuit according to claim 1, wherein the load is constituted by an impedance circuit having frequency characteristics to obtain recording compensation characteristics. 3. The magnetic recording head drive circuit according to claim 1, wherein the feedback circuit is constituted by an impedance circuit having frequency characteristics to obtain recording compensation characteristics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14059481A JPS5841403A (en) | 1981-09-07 | 1981-09-07 | Driving circuit for magnetic recording head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14059481A JPS5841403A (en) | 1981-09-07 | 1981-09-07 | Driving circuit for magnetic recording head |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5841403A JPS5841403A (en) | 1983-03-10 |
| JPH0118488B2 true JPH0118488B2 (en) | 1989-04-06 |
Family
ID=15272319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14059481A Granted JPS5841403A (en) | 1981-09-07 | 1981-09-07 | Driving circuit for magnetic recording head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841403A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816932A (en) * | 1986-11-07 | 1989-03-28 | Archive Corporation | Circuit for providing a symmetric current to the head of a magnetic recording device |
| JP2004159346A (en) * | 2002-10-11 | 2004-06-03 | Norimoto Sato | Speaker unit drive negative feedback amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128222U (en) * | 1979-03-02 | 1980-09-10 |
-
1981
- 1981-09-07 JP JP14059481A patent/JPS5841403A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5841403A (en) | 1983-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606289A (en) | Audio frequency power amplifiers with actively damped filter | |
| US4039981A (en) | Variable impedance circuit | |
| JPS5827561B2 (en) | Electromagnetic transducer bias circuit | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| US4560946A (en) | Power amplifier | |
| Nauta et al. | Analog line driver with adaptive impedance matching | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH0118488B2 (en) | ||
| US3965441A (en) | Parallel resonant circuit with feedback means for increasing Q | |
| EP0264812B1 (en) | Preamplifier circuit | |
| US4922160A (en) | Impedance load driving circuit | |
| US5852527A (en) | Amplifying circuit for magnetic record and playback apparatus having magnetic heads with first and second windings connected at a common point | |
| JP3075635B2 (en) | Temperature compensated amplifier | |
| US4716378A (en) | Amplifier circuit | |
| US4000473A (en) | Isolation amplifier | |
| US4467290A (en) | Signal amplifier with wide linear dynamic range | |
| JPH0697725B2 (en) | Amplifier circuit | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| US4287479A (en) | Operational amplifier circuit | |
| JPS60146510A (en) | Selective amplifier stage | |
| JP3115811B2 (en) | Voltage controlled oscillator and voltage controlled oscillation method | |
| JPH0887705A (en) | Recording current high frequency compensation amplifier circuit of magnetic recording device | |
| US4139825A (en) | Audio frequency amplifier | |
| EP0465668A1 (en) | Head amplifier | |
| US4652835A (en) | Gain control bandpass LCR filter with variable bandwidth |