JPH0119678B2 - - Google Patents
Info
- Publication number
- JPH0119678B2 JPH0119678B2 JP57124063A JP12406382A JPH0119678B2 JP H0119678 B2 JPH0119678 B2 JP H0119678B2 JP 57124063 A JP57124063 A JP 57124063A JP 12406382 A JP12406382 A JP 12406382A JP H0119678 B2 JPH0119678 B2 JP H0119678B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- pulse
- signal
- circuit
- indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機のテレビ音声多重
制御信号装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a television audio multiplex control signal device for a television receiver.
テレビジヨン受像機の音声多重信号処理回路が
アナログ回路からデイジタル回路化されることに
より、従来のアナログ回路における周辺部品の削
減等が図られており、制御信号系においても、デ
イジタル化する必要が生じている。本発明は音声
多重信号処理回路の制御信号処理部をデイジタル
化しようとするものである。 By converting the audio multiplex signal processing circuit of television receivers from analog circuits to digital circuits, the number of peripheral components in conventional analog circuits has been reduced, and the control signal system also needs to be digitalized. ing. The present invention attempts to digitize the control signal processing section of an audio multiplex signal processing circuit.
以下本発明の一実施例について図面を参照して
説明する。第1図は本発明の一実施例の音声多重
信号処理回路の構成を示すブロツク図である。第
1図において、1はSIF(音声中間周波)検波出
力であり、アナログコンポジツト信号であつて、
アナログ・デイジタルコンバータ(以下A/Dコ
ンバータ)2に入力され、PCMデイジタル信号
に変換される。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an audio multiplex signal processing circuit according to an embodiment of the present invention. In Fig. 1, 1 is the SIF (sound intermediate frequency) detection output, which is an analog composite signal.
The signal is input to an analog/digital converter (hereinafter referred to as A/D converter) 2 and converted into a PCM digital signal.
このデイジタルコンポジツト信号3は、デイジ
タルバンドパスフイルタ(以下DBPF)4に入力
され、31.5kHz副チヤンネルFM信号5が抜き取
られる。このデイジタル信号の31.5kHz副チヤン
ネルFM信号5は、デイジタル整流回路6に入力
され、第1図中に動作説明のために記載した信号
5,7の波形からも容易に理解されるようにいわ
ゆる全波整流がデイジタル回路手段で行われる。
このようにデイジタル整流回路6で全波整流され
た信号7は、デイジタルコンパレータ8に入力さ
れる。デイジタルコンパレータ8はその比較基準
データとして、受信されたSIF検波出力が良好に
受信しうる程度のレベルのスレシユホールドレベ
ル9を保持しており、このスレシユホールドレベ
ル9を越えるコンパレータ入力7があつたとき、
レベル検出パルス10が出力される。 This digital composite signal 3 is input to a digital band pass filter (hereinafter referred to as DBPF) 4, and a 31.5kHz sub-channel FM signal 5 is extracted. The 31.5 kHz sub-channel FM signal 5 of this digital signal is input to the digital rectifier circuit 6, and as can be easily understood from the waveforms of the signals 5 and 7 described for operation explanation in FIG. Wave rectification is performed by digital circuit means.
The signal 7 thus full-wave rectified by the digital rectifier circuit 6 is input to the digital comparator 8. The digital comparator 8 holds a threshold level 9, which is a level at which the received SIF detection output can be received well, as its comparison reference data, and if the comparator input 7 exceeds this threshold level 9, When
A level detection pulse 10 is output.
ところで、A/Dコンバータ2、DBPF4、デ
イジタル整流回路6及びデイジタルコンパレータ
8は、A/Dコンバータ2のサンプリング周波数
samを基準に動作する。したがつて、デイジタ
ル整流回路6の出力は、第2図aにその波形を示
すように離散値をとる。また、そのデイジタルコ
ンパレータ8によるコンパレータ出力は第2図b
に示すような信号となる。 By the way, the A/D converter 2, the DBPF 4, the digital rectifier circuit 6, and the digital comparator 8 are connected to the sampling frequency of the A/D converter 2.
Operates based on sam. Therefore, the output of the digital rectifier circuit 6 takes discrete values as shown in the waveform of FIG. 2a. Also, the comparator output from the digital comparator 8 is shown in Fig. 2b.
The signal will be as shown in .
さて、第2図bに示すようなコンパレータ出力
をレベル判定回路11に入力し、1/2・sam
〔sec〕に亘つてコンパレータ出力のパルスが得ら
れたか否かの判別を行う。すなわち、1/2・sam
〔sec〕期間中に1回でもパルス入力が得られた場
合には多重モードであると判別し、1/2・sam
〔sec〕期間中にパルス入力がない場合には、モノ
ラルモードであると判別する。そして、多重モー
ドであると判別したときに判定出力のパルスを出
力する。 Now, input the comparator output as shown in Fig. 2b to the level judgment circuit 11, and
It is determined whether a comparator output pulse is obtained for [sec]. That is, 1/2・sam
If a pulse input is obtained even once during the [sec] period, it is determined that the mode is multiplexed, and the 1/2・sam
If there is no pulse input during the [sec] period, it is determined that the mode is monaural mode. Then, when it is determined that the mode is multiplex mode, a determination output pulse is output.
このレベル判定回路11の出力パルスを、直ち
にモノラル/多重モード判別出力として用いた場
合、大きな問題がある。すなわち、自動車、無線
機等から発生されるような単発のデイジタルコン
パレータ8のスレシユホールドレベルを越えるレ
ベルのパルス性雑音が、デイジタルコンパレータ
8の入力に混入していた場合、コンパレータ8の
出力に多重モード受信を示すパルスが発生し、そ
の結果受信モードが実際にはモノラルモードであ
つても、レベル判定回路11出力として、誤つて
多重モードを示すパルスが得られるのである。 If the output pulse of the level determination circuit 11 is immediately used as a monaural/multiple mode determination output, there will be a major problem. In other words, if pulse noise of a level that exceeds the threshold level of a single digital comparator 8, such as that generated by a car or radio equipment, is mixed into the input of the digital comparator 8, the output of the comparator 8 is multiplexed. A pulse indicating mode reception is generated, and as a result, even if the reception mode is actually monaural mode, a pulse erroneously indicating multiple mode is obtained as the output of the level determination circuit 11.
そこで本発明では、レベル判定回路11の出力
にさらにパルス回路13を設けている。このパル
ス回路13は、レベル判定回路11の多重モード
受信状態を示すパルスを所定時間遅延させる手段
と、この遅延されたパルスと多重モードであるな
らば新たに所定時間後に入力されるべきパルスと
を比較し、多重モード受信状態であることを示す
パルスが継続して入力されていることを確認する
手段とから構成されている。この遅延時間は、ま
ず第1に副チヤンネルFM信号5が周期性を有し
ている点、第2に放送局側において、放送モード
をモノラルモードと多重モードとで切り替えると
き0.3secほどの時間間隔をおいてモードの切り替
えを行う点にもとづいて定める。従つて本実施例
では0.5secの遅延時間を有する遅延回路を用い
た。よつて時刻tにパルス回路13に入力された
多重モードを示すパルスは0.5secパルス回路13
に保持され、時刻t+0.5〔sec〕において同様の
多重モードを示すパルスが入力されたとき、パル
ス回路13から多重モードを示すパルス信号が出
力される。一方、時刻t+0.5〔sec〕において多
重モードを示すパルスがなかつた場合、パルス回
路13はモノラルモードを示す信号を出力する。 Therefore, in the present invention, a pulse circuit 13 is further provided at the output of the level determination circuit 11. This pulse circuit 13 includes a means for delaying a pulse indicating the multimode reception state of the level determination circuit 11 for a predetermined period of time, and a means for delaying the pulse indicating the multimode reception state of the level determination circuit 11, and a means for delaying the pulse indicating the multimode reception state of the level determination circuit 11, and a pulse that should be newly input after a predetermined period of time if the multimode is selected. and a means for comparing the signals and confirming that pulses indicating the multi-mode reception state are continuously input. This delay time is caused by, firstly, the periodicity of the sub-channel FM signal 5, and secondly, the time interval of about 0.3 seconds when the broadcasting station switches the broadcasting mode between monaural mode and multiplex mode. It is determined based on the point at which the mode is switched. Therefore, in this embodiment, a delay circuit having a delay time of 0.5 seconds was used. Therefore, the pulse indicating multiple mode input to the pulse circuit 13 at time t is 0.5 sec pulse circuit 13.
When a similar pulse indicating the multiplex mode is input at time t+0.5 [sec], the pulse circuit 13 outputs a pulse signal indicating the multiplex mode. On the other hand, if there is no pulse indicating multiple mode at time t+0.5 [sec], the pulse circuit 13 outputs a signal indicating monaural mode.
以上のように本発明によれば多重判定回路がデ
イジタル化されることにより、その他の音声処理
部と同一ICのチツプ上で構成することにより、
従来のアナログ方式に比較して、周辺部品をひじ
ように減少できるためにコストダウンの効果がひ
じように大である。 As described above, according to the present invention, by digitizing the multiplex determination circuit and configuring it on the same IC chip as other audio processing units,
Compared to the conventional analog system, the number of peripheral parts can be significantly reduced, resulting in significant cost reductions.
第1図は本発明の一実施例におけるテレビ音声
多重制御信号処理装置のブロツク線図、第2図は
同装置説明のための波形図である。
2……A/Dコンバータ、4……デイジタルバ
ンドパスフイルタ、6……デイジタル整流回路、
8……デイジタルコンパレータ、11……レベル
判定回路、13……パルス回路。
FIG. 1 is a block diagram of a television audio multiplex control signal processing device according to an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the device. 2...A/D converter, 4...Digital band pass filter, 6...Digital rectifier circuit,
8...Digital comparator, 11...Level judgment circuit, 13...Pulse circuit.
Claims (1)
多重コンポジツト信号をサンプリング周波数
samのPCM信号にアナログ−デイジタル変換す
るアナログ・デイジタルコンバータと、このアナ
ログ・デイジタルコンバータでデイジタル変換さ
れた音声多重コンポジツト信号から副チヤンネル
FM信号を抜き取るデイジタルバンドパスフイル
タと、前記副チヤンネルFM信号を全波整流する
デイジタル整流回路と、このデイジタル整流回路
の整流出力を入力としこの整流出力が設定スレシ
ユホールドレベル以下であるか否かの判定を行い
スレシユホールドレベルを越える整流出力が得ら
れることを示すパルスを出力するデイジタルコン
パレータと、コンパレータ出力を入力とし1/2・
sam期間中にコンパレータ出力パルスが得られ
たか否かを判定し、コンパレータ出力パルスが1/
2・sam期間中に得られたとき多重モード受信状
態であることを示すパルス信号を出力するレベル
判定回路と、前記レベル判定回路の出力パルス信
号を所定時間遅延させ、所定時間後に同じ受信モ
ードであることを示すレベル判定回路の出力パル
ス信号が得られたとき、この同一であると判定さ
れた受信モードを示すパルス信号を出力するパル
ス回路とを備えることを特徴とするテレビ音声多
重制御信号処理装置。1 The audio multiplex composite signal detected from the TV audio intermediate frequency signal is set to the sampling frequency.
An analog-to-digital converter that converts analog to digital signals into SAM's PCM signals, and a subchannel from the audio multiplex composite signal digitally converted by this analog-to-digital converter.
A digital band pass filter that extracts the FM signal, a digital rectifier circuit that performs full-wave rectification of the sub-channel FM signal, and a rectified output of this digital rectifier circuit that is input, and whether or not this rectified output is below a set threshold level. A digital comparator outputs a pulse indicating that a rectified output exceeding the threshold level can be obtained.
Determine whether or not a comparator output pulse is obtained during the sam period, and determine whether the comparator output pulse is 1/
2. A level determination circuit that outputs a pulse signal indicating a multimode reception state when obtained during the sam period, and a level determination circuit that delays the output pulse signal of the level determination circuit by a predetermined time and returns to the same reception mode after a predetermined time. and a pulse circuit that outputs a pulse signal indicating a reception mode determined to be the same when an output pulse signal of the level determination circuit indicating that the reception mode is the same is obtained. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124063A JPS5915381A (en) | 1982-07-15 | 1982-07-15 | Processor for television multisound control signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124063A JPS5915381A (en) | 1982-07-15 | 1982-07-15 | Processor for television multisound control signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915381A JPS5915381A (en) | 1984-01-26 |
| JPH0119678B2 true JPH0119678B2 (en) | 1989-04-12 |
Family
ID=14876033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124063A Granted JPS5915381A (en) | 1982-07-15 | 1982-07-15 | Processor for television multisound control signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915381A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117982A (en) * | 1984-11-13 | 1986-06-05 | Matsushita Electric Ind Co Ltd | signal detection circuit |
-
1982
- 1982-07-15 JP JP57124063A patent/JPS5915381A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5915381A (en) | 1984-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100746172B1 (en) | Front End Circuit | |
| JP2000349664A (en) | Receiver for wireless microphone | |
| MY103057A (en) | Digital radio frequency receiver | |
| TW353831B (en) | A receiver for digital broadcasting system | |
| US6957052B2 (en) | Transmission system, receiver, circuit, and method for removing interference components in a signal | |
| US4561115A (en) | Decoder for traffic information regional tone signals | |
| JPH0119678B2 (en) | ||
| US5227794A (en) | Frequency multiplexed analog-digital conversion | |
| US5930308A (en) | Method and apparatus for detecting signaling tones in wide-band digitized cellular-telephone signals | |
| ES2017863A6 (en) | Automatic audio standard selection | |
| JPH0412071B2 (en) | ||
| JPS6349011Y2 (en) | ||
| JPS6029260Y2 (en) | Audio multiplex broadcast control signal detection circuit | |
| JP3190865B2 (en) | Delay detection circuit | |
| JPH01177796A (en) | Television broadcasting identity discriminating system | |
| JPS6348467B2 (en) | ||
| JPS6372949U (en) | ||
| JPH0358045U (en) | ||
| JPS6239859B2 (en) | ||
| JP3588175B2 (en) | Waveform identification circuit | |
| JPS6314508Y2 (en) | ||
| JP2004080425A (en) | Signal level detecting device | |
| GB2217150A (en) | Voice/speech operated switch | |
| JPS639772B2 (en) | ||
| JPS5876249U (en) | fm radio receiver |