Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0122954B2 - - Google Patents
[go: Go Back, main page]

JPH0122954B2 - - Google Patents

Info

Publication number
JPH0122954B2
JPH0122954B2 JP57180970A JP18097082A JPH0122954B2 JP H0122954 B2 JPH0122954 B2 JP H0122954B2 JP 57180970 A JP57180970 A JP 57180970A JP 18097082 A JP18097082 A JP 18097082A JP H0122954 B2 JPH0122954 B2 JP H0122954B2
Authority
JP
Japan
Prior art keywords
region
circuit
particle
area
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57180970A
Other languages
Japanese (ja)
Other versions
JPS5969868A (en
Inventor
Makoto Imamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP57180970A priority Critical patent/JPS5969868A/en
Publication of JPS5969868A publication Critical patent/JPS5969868A/en
Publication of JPH0122954B2 publication Critical patent/JPH0122954B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 本発明は、パターン認識装置において対象物の
位置決めを行なう画像位置計測装置の改良に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in an image position measuring device for positioning an object in a pattern recognition device.

対象物が血球である白血球像自動分類装置の場
合、顕微鏡の制約から、第1図に示すように、
TVカメラの撮像エリア1は一般に目的としてい
る白血球以外の他の血球を含む広い部分となる。
このため特徴抽出にあたつては白血球を含む必要
な小部分(サンプル・エリア2)を撮像エリア1
から切り出す必要がある。このサンプル・エリア
2の位置は白血球がちようど中心にくるように設
定されるが、そのためには撮像された白血球の
(画面上での)中心位置を求めなければならない。
このためには、従来は第2図に示すように射影ヒ
ストグラムを用いる法が一般的であつたが、この
場合第2図に示すように対象物が複数の場合に
は、それぞれ位置が確定できないという欠点があ
る。即ち実在の粒子画像A,Bの射影ヒストグラ
ム3,4からはC,Dという虚像も考えられるの
で、粒子の位置を確定できない。また射影ヒスト
グラムを高速に得るためには装置が複雑になると
いう問題もある。白血球像自動分類装置に限らず
他の分野でも、撮像された粒子個々の位置を高速
で求めたいという要求は多いがこれまでこれを満
足させる適当な装置はなかつた。
In the case of an automatic white blood cell image classification device where the target object is blood cells, due to the limitations of the microscope, as shown in Figure 1,
The imaging area 1 of the TV camera is generally a wide area containing blood cells other than the target white blood cells.
Therefore, when extracting features, a necessary small part (sample area 2) containing white blood cells is placed in imaging area 1.
It is necessary to cut it out from The position of this sample area 2 is set so that the white blood cells are centered, but in order to do so, it is necessary to find the center position (on the screen) of the imaged white blood cells.
Conventionally, a method using a projection histogram as shown in Figure 2 has been common for this purpose, but in this case, when there are multiple objects as shown in Figure 2, the positions of each cannot be determined. There is a drawback. That is, from the projection histograms 3 and 4 of the real particle images A and B, virtual images C and D can also be considered, so the positions of the particles cannot be determined. Another problem is that the apparatus becomes complicated in order to obtain a projection histogram at high speed. Not only in automatic white blood cell image classification devices but also in other fields, there is a strong demand for high-speed determination of the positions of individual imaged particles, but until now there has been no suitable device that satisfies this requirement.

本発明は画像位置計測装置の上記の欠点を解消
するためになされたもので、対象物が複数の場合
でもその画像上の中心位置を正確に計測すること
ができる高速の画像位置計測装置を実現すること
を目的としている。
The present invention was made to eliminate the above-mentioned drawbacks of image position measuring devices, and realizes a high-speed image position measuring device that can accurately measure the center position on an image even when there are multiple objects. It is intended to.

本発明によれば、2値画像に固有領域を生成さ
せたものを走査して得られるマスク・パターンが
特定の形状を検出したとき、前記マスク・パター
ンが属する粒子の領域番号とこの特定のマスク・
パターンのxまたはy座標とを組としてデータ・
メモリに記憶し、このデータ・メモリの内容から
画像上の対象物個々の中心位置を求めることによ
り、上記の目的を達成できる。
According to the present invention, when a mask pattern obtained by scanning a binary image with unique regions detects a specific shape, the area number of the particle to which the mask pattern belongs and this specific mask are detected.・
Data as a pair with the x or y coordinate of the pattern.
The above object can be achieved by storing data in a memory and determining the center position of each object on the image from the contents of this data memory.

以下図面にもとずいて本発明を説明する。 The present invention will be explained below based on the drawings.

第3図は本発明に係る画像位置計測装置の一実
施例を示す要部構成ブロツク図である。5は走査
された2値画像信号が入力される入力端子、8は
前記2値画像信号が加えられ、この2値画像信号
の固有領域(第10図および第11図の斜線部分
が示す様に粒子画像の穴や右方および下方のくぼ
みを埋めた部分の領域)を生成させる固有領域生
成回路で、第4図にその一実施例を示すように、
画素情報g,fをAND回路82に加え、その出
力および入力端子5からの2値画像信号をOR回
路81に加その出力端から目的の出力Spを得て
いる。9は前記固有領域生成回路8からの出力2
値信号Spの1ラインの画像情報を記憶する1ラ
イン・メモリでシフトレジスタ等で構成される。
10は前記1ライン・メモリからの出力gおよ
び、前記固有領域生成回路8からの出力2値信号
Spを入力としてタテ2×ヨコ3画素の画素情報
を保持するシフトレジスタ、12はこのシフトレ
ジスタ10からの出力を入力とし、ナンバリング
回路15およびデータ・メモリ回路16を制御す
る各制御信号Sn,Sdを発生するコントロール・
ロジツク回路で例えばROMなどで構成される。
13は前記コントロール・ロジツク回路出力の1
つによつてセツトまたはリセツトされるととも
に、前記コントロール・ロジツク回路へ出力する
フリツプ・フロツプである。
FIG. 3 is a block diagram illustrating an embodiment of the image position measuring device according to the present invention. 5 is an input terminal to which the scanned binary image signal is input; 8 is the input terminal to which the binary image signal is applied; This is a unique region generation circuit that generates a region (region where holes and right and lower depressions in a particle image are filled), as shown in one embodiment in FIG.
Pixel information g and f are applied to an AND circuit 82, and the output thereof and a binary image signal from the input terminal 5 are applied to an OR circuit 81, and a target output Sp is obtained from its output terminal. 9 is the output 2 from the unique area generation circuit 8.
It is a one-line memory that stores one line of image information of the value signal Sp, and is composed of a shift register and the like.
10 is the output g from the 1-line memory and the output binary signal from the unique area generation circuit 8.
A shift register 12 holds pixel information of 2 vertical pixels x 3 horizontal pixels by inputting Sp, and 12 inputs the output from this shift register 10, and each control signal Sn, Sd controls the numbering circuit 15 and the data memory circuit 16. control that generates
A logic circuit consisting of, for example, ROM.
13 is one of the control logic circuit outputs.
The flip-flop is set or reset by the input signal and outputs to the control logic circuit.

前記ナンバリング回路15において、31は粒
子領域のラベリングのための番号を発生する粒子
番号カウンタで、バス・セレクト・バツフア32
に出力する。34,35はそれぞれ領域カウンタ
33,36によつてアドレスを指定され、ラベリ
ングのための番号を一時記憶しておくための番号
メモリで、前記バス・セレクト・バツフア32を
介して書き込み読み出しが行われる。
In the numbering circuit 15, 31 is a particle number counter that generates a number for labeling a particle area, and a bus select buffer 32
Output to. Numerals 34 and 35 are number memories whose addresses are designated by area counters 33 and 36, respectively, for temporarily storing numbers for labeling, and which are read and written via the bus select buffer 32. .

18は前記バス・セレクト・バツフア32を介
して前記番号メモリ34または35からの番号付
出力をパターン・バスへ送り出す番号付出力端子
で外部で粒子領域の面積算出等を行なう際利用す
る。
Reference numeral 18 denotes a numbered output terminal for sending the numbered output from the number memory 34 or 35 to the pattern bus via the bus select buffer 32, and is used when calculating the area of a particle region externally.

データ・メモリ回路16において、41は凹部
パターン(これを以下Uシエイプと呼ぶ)の2つ
の領域番号の組アドレスを発生させるUシエイ
プ・カウンタ、42は内部ナンバリング・バス1
7を介して前記バス・セレクト・バツフア32か
らの出力が加えられるアドレス・バス・セレク
ト・バツフアで、データ・メモリ43のアドレス
を指定する。7はマイクロコンピユータなど
CPUからの信号でデータを外部へ読み出す際に
アドレス・バス・セレクト・バツフア42を介し
て記データ・メモリ43のアドレスを指定するア
ドレス・バス入力端子である。45,46は前記
マスク・パターンの走査と同期してカウンタ・ア
ツプされ、それぞれそのx座標、y座標を出力す
るxカウンタ、yカウンタである。44はこのx
カウンタ、yカウンタからの出力または前記内部
ナンバリング・バス17を介して前記バス・セレ
クト・バツフア32からの出力が加えられるデー
タ・セレクト・バツフで、前記データ・メモリ4
3に前記いずれかのデータを選んで出力する。4
7は前記アドレス・バス入力端子に加えられるア
ドレス信号に応じて前記データ・メモリ43の内
容をデータ・バス端子19を介してマイクロコン
ピユータなどの外部バスへ送出するデータ出力バ
ツフアである。
In the data memory circuit 16, 41 is a U-shape counter that generates a set address of two area numbers of a concave pattern (hereinafter referred to as U-shape), and 42 is an internal numbering bus 1.
The address bus select buffer to which the output from the bus select buffer 32 is added via the bus select buffer 7 specifies the address of the data memory 43. 7 is a microcomputer, etc.
This is an address bus input terminal for specifying the address of the data memory 43 via the address bus select buffer 42 when reading data to the outside using a signal from the CPU. 45 and 46 are x counters and y counters which are countered in synchronization with the scanning of the mask pattern and output the x and y coordinates, respectively. 44 is this x
a data select buffer to which the output from the counter, y counter or the output from the bus select buffer 32 via the internal numbering bus 17 is added;
3. Select and output any of the above data. 4
A data output buffer 7 sends the contents of the data memory 43 to an external bus such as a microcomputer via the data bus terminal 19 in response to an address signal applied to the address bus input terminal.

6は外部からクロツクが加えられるクロツク入
力端子で、14は前記クロツクを入力し、画像位
置計測装置内の各回路に信号の遅れに合わせたク
ロツクを供給するタイミング発生回路である。
Reference numeral 6 represents a clock input terminal to which a clock is applied from the outside, and reference numeral 14 represents a timing generation circuit that inputs the clock and supplies a clock in accordance with the signal delay to each circuit within the image position measuring device.

11は前記入力端子5から入力される2値画像
信号についてx方向のUシエイプ検出のための特
徴的な点(以下特徴点と呼ぶ)を検出する特徴点
検出回路で、第5図にその1実施例を示す。第5
図において、前記入力端子5から入力される2値
画像信号Si、前記画素信号f、および前記画素信
号gがその反転入力端子に加わるOR回路112
の出力がAND回路111に加えられ、このAND
回路111からの出力が2ビツトのシフトレジス
タ114を介してコントロール・ロジツク回路1
2へ特徴点出力Scとして出力される。前記AND
回路111の出力はまた1ラインメモリ113を
介して前記OR回路の正入力端子に帰還されてい
る。
Reference numeral 11 denotes a feature point detection circuit for detecting characteristic points (hereinafter referred to as feature points) for detecting a U-shape in the x direction in the binary image signal input from the input terminal 5, the first of which is shown in FIG. An example is shown. Fifth
In the figure, an OR circuit 112 receives the binary image signal Si input from the input terminal 5, the pixel signal f, and the pixel signal g to its inverting input terminal.
The output of is added to the AND circuit 111, and this AND
The output from the circuit 111 is sent to the control logic circuit 1 via a 2-bit shift register 114.
2 as feature point output Sc. said AND
The output of the circuit 111 is also fed back via the 1-line memory 113 to the positive input terminal of the OR circuit.

以下に上記のブロツク図の動作を説明する。入
力端子5に2値画像信号Si(粒子領域が1、背景
領域が0)が加えられると、固有領域生成回路8
の入力となる。第4図の固有領域生成回路8にお
いて、前記2値画像信号SiかまたはAND回路8
2の出力のどちらか一方が1のときOR回路81
の出力は1となる。AND回路82の出力が1と
なるのは帰還された画素信号g,fが共に1の場
合のみである。シフトレジスタ10に保持された
画素信号はa,b,cおよびd,e,fの順に先
に加えられたものである。ここでシフトレジスタ
10からの画素信号fはある時点で固有領域生成
回路8からの画素信号Spの1つ前(画像上で左)
の画素信号であり、画素信号gは前記画素信号
Spの1ライン前(画像上で上)の画素信号であ
る。第6図1,2は固有領域生成回路の出力Sp
が1となるときの入力2値画像の2×2パターン
を示す。即ち、ある時点の入力画素信号Siは第6
図1,2において、それぞれ画素60,63で表
示される。第6図1では入力画素60の上隣の画
素61と左隣の画素62が1(図の斜線部分)な
ので第4図の帰還画素入力f,gが共に1となる
場合に相当し、この結果固有領域生成回路の画素
60に対応する出力が1となる。第6図2は入力
画素63が1なので第4図の2値信号入力Siが1
の場合に相当し、固有領域生成回路出力は入力信
号Siそのままで1となる。第6図でAとなつてい
る画素は1と0のどちらの値でも構わない。上記
の操作をラスターキヤンの際画素毎に順次行なう
ことにより第10図、第11図のように粒子の穴
や右側および下側のへこみを埋めた固有領域(斜
線の部分)を有する2値画像出力Spが得られる。
以後この固有領域は粒子領域として扱われる。
The operation of the above block diagram will be explained below. When a binary image signal Si (1 for the particle region and 0 for the background region) is applied to the input terminal 5, the unique region generation circuit 8
becomes the input. In the unique area generation circuit 8 of FIG. 4, the binary image signal Si or the AND circuit 8
OR circuit 81 when either one of the outputs of 2 is 1
The output of is 1. The output of the AND circuit 82 becomes 1 only when the fed back pixel signals g and f are both 1. The pixel signals held in the shift register 10 are those that were added first in the order of a, b, c and d, e, f. Here, the pixel signal f from the shift register 10 is one point before the pixel signal Sp from the unique area generation circuit 8 (on the left in the image).
, and the pixel signal g is the pixel signal g.
This is the pixel signal one line before Sp (upper on the image). Figure 6 1 and 2 are the output Sp of the eigenregion generation circuit.
A 2×2 pattern of the input binary image when is 1 is shown. That is, the input pixel signal Si at a certain point is the sixth
In FIGS. 1 and 2, pixels 60 and 63 are displayed, respectively. In FIG. 6, the pixel 61 adjacent to the top of the input pixel 60 and the pixel 62 to the left of the input pixel 60 are 1 (shaded area in the diagram), so this corresponds to the case where the feedback pixel inputs f and g in FIG. 4 are both 1. The output corresponding to pixel 60 of the resultant unique area generation circuit becomes 1. In Fig. 6 2, the input pixel 63 is 1, so the binary signal input Si in Fig. 4 is 1.
This corresponds to the case of , and the output of the eigenregion generation circuit becomes 1 with the input signal Si as it is. The pixel labeled A in FIG. 6 may have a value of either 1 or 0. By sequentially performing the above operations for each pixel during raster scanning, a binary image with unique regions (hatched areas) filled with particle holes and dents on the right and bottom sides as shown in Figures 10 and 11 is created. Output Sp is obtained.
From now on, this unique region will be treated as a particle region.

前記2値信号入力Siは同時に特徴点検出回路1
1にも加えられる。第5図の特徴点検出回路11
において、AND回路111の出力が1となるの
は、2値信号入力Siが1でかつ画素信号fが0、
かつOR回路112からの出力が1の場合のみで
ある。OR回路112の出力が1となるのは画素
信号gまたは1ラインメモリ113から出力され
る、1ライン前のAND回路111の出力が1と
なる場合である。AND回路111の出力は、シ
フトレジスタ10のマスクパターンとタイミング
を合わせるために2ビツトのシフトレジス114
によつて2画素分の遅れを生じたのち、特徴点検
出信号Scとしてコントロール・ロジツク回路1
2に送られる。この結果シフトレジスタ10の2
×2マスクパターンa,b,d,eの部分が第6
図3または4のパターンのとき特徴点検出回路1
1の出力Scが1となり、それぞれ画素64,6
7で特徴点が検出されたことになる。第6図4の
画素68の丸印は既に特徴点の検出された画素を
示している。特徴点は1ラインメモリ9内の各画
素に対応して1ラインメモリ113内に記憶され
る。
The binary signal input Si is simultaneously connected to the feature point detection circuit 1.
It can also be added to 1. Feature point detection circuit 11 in FIG.
In this case, the output of the AND circuit 111 becomes 1 when the binary signal input Si is 1 and the pixel signal f is 0.
And only when the output from the OR circuit 112 is 1. The output of the OR circuit 112 becomes 1 when the pixel signal g or the output of the AND circuit 111 of the previous line outputted from the 1-line memory 113 becomes 1. The output of the AND circuit 111 is sent to a 2-bit shift register 114 in order to match the timing with the mask pattern of the shift register 10.
After a delay of two pixels is caused by
Sent to 2. As a result, 2 of shift register 10
The parts of ×2 mask patterns a, b, d, and e are the sixth
Feature point detection circuit 1 for the pattern shown in Figure 3 or 4
The output Sc of 1 becomes 1, and pixels 64 and 6 respectively
7, the feature point is detected. The circle mark of pixel 68 in FIG. 6 indicates a pixel in which a feature point has already been detected. The feature points are stored in the one-line memory 113 corresponding to each pixel in the one-line memory 9.

固有領域生成回路8および1ライン・メモリ9
からの出力がシフトレジスタ10に加えられる
と、タテヨコ2画素のマスクパターン(図のa,
b,e,d)を発生させる。
Unique area generation circuit 8 and 1 line memory 9
When the output from
b, e, d).

第7図1〜16はタテヨク2画素のマスクパタ
ーンがとりうる全てのパターンを示したものであ
る。2組の領域カウンタと番号メモリ(33,3
4および35,36)は画像走査の1ライン毎に
交互に切換わり、一方が上ライン用、他方が下ラ
イン用として動作する。各クロツク毎にマスク作
成シフトレジスタ10において発生するマスクパ
ターンの形に対応して、コントロール・ロジツク
回路12から制御信号Sn,Sdがナンバリング回
路15およびデータ・メモリ回路16に出力され
る。この結果、番号付情報は粒子番号カウンタ3
1、および上ライン番号メモリ(番号メモリ3
4,35の一方)のいずれかからバス・セレク
ト・バツフア32を介して下ライン番号メモリ
(番号メモリ34,35の他方)およびデータ・
メモリ16へ出力される。バス・セレクト・バツ
フア32はコントロール・ロジツク回路12から
制御信号を受けて、信号経路の切り換えを行な
う。いつたん下ライン番号メモリに記憶された内
容は、次のラインの走査で上ライン番号メモリの
内容として次のラインの垂直伝搬に使用されると
ともに、確定した番号付力としてバス・セレク
ト・バツフア32を介して番号付出力端子18か
らパターン・バスへ出力される。
FIGS. 1 to 16 show all possible patterns of a mask pattern of two vertical pixels. Two sets of area counters and number memories (33, 3
4, 35, and 36) are alternately switched for each line of image scanning, and one operates for the upper line and the other for the lower line. Control signals Sn and Sd are output from the control logic circuit 12 to the numbering circuit 15 and the data memory circuit 16 in accordance with the shape of the mask pattern generated in the mask generation shift register 10 for each clock. As a result, the numbering information is the particle number counter 3.
1, and upper line number memory (number memory 3
4, 35) via the bus select buffer 32 to the lower line number memory (the other number memory 34, 35) and the data.
It is output to the memory 16. Bus select buffer 32 receives control signals from control logic circuit 12 and switches signal paths. The contents stored in the lower line number memory are used for the vertical propagation of the next line as the contents of the upper line number memory when the next line is scanned, and are also applied to the bus select buffer 32 as the determined numbering force. from the numbered output terminal 18 to the pattern bus.

次に第8図の被試験パターンを用いてラベリン
グの動作原理を具体例で説明する。第8図におい
て、80は背景領域、81,82は粒子領域を示
し、M1〜M5,M2′,M4′は2値画像の各位
置におけるマスクパターンを示す。83は2値画
像のnライン目を示したラインパターンで、a1
a3はライン上の領域を示し、a1,a3は背景領域、
a2は粒子領域である。84はマスク・パターンで
85は上ライン、86は下ラインの画素を示す。
Next, the operating principle of labeling will be explained using a specific example using the pattern to be tested shown in FIG. In FIG. 8, reference numeral 80 indicates a background region, 81 and 82 indicate particle regions, and M1 to M5, M2' and M4' indicate mask patterns at respective positions of the binary image. 83 is a line pattern showing the n-th line of the binary image, a 1 to
a 3 indicates the area on the line, a 1 and a 3 are the background areas,
a2 is the particle region. 84 is a mask pattern, 85 is an upper line pixel, and 86 is a lower line pixel.

番号付はライン上の領域単位で行なう。即ち、
ラインnをマスクが走査すると、ラインパターン
83において各領域a1〜a3の先頭の画素(左端の
画素で領域の変り目となる部分)で下ライン領域
カウンタが+1カウント・アツプし、下ライン番
号メモリに番号付情報が入力される。次のライン
(n+1ライン)の走査ではこの下ライン用の番
号メモリと領域カウンタは上ライン用として働き
(領域カウンタはラインが変わる毎にリセツトさ
れる)、マスク・パターンの上ラインに領域の変
り目が現わると上ライン領域カウンタを+1カウ
ント・アツプして、次の領域に対応した上ライン
番号メモリの内容を出力する。この結果、上ライ
ン番号メモリからはクロツクに同期して2値画像
の粒子領域の画素に1対1に対応する番号付出力
が得られる。
Numbering is done for each area on the line. That is,
When the mask scans line n, the lower line area counter increments by +1 at the first pixel of each area a 1 to a 3 in the line pattern 83 (the leftmost pixel is the part where the area changes), and the lower line number is increased. Numbering information is entered into memory. When scanning the next line (line n+1), the number memory and area counter for the lower line work as for the upper line (the area counter is reset each time the line changes), and the area change point is placed on the upper line of the mask pattern. When appears, the upper line area counter is counted up by +1 and the contents of the upper line number memory corresponding to the next area are output. As a result, numbered outputs corresponding one-to-one to the pixels of the particle region of the binary image are obtained from the upper line number memory in synchronization with the clock.

ラベリングはマスクパターンを使用し、上ライ
ンから下ラインへの領域伝搬を調べながら行なつ
ている。以下領域カウンタ33と番号メモリ34
が上ライン用、領域カウンタ36と番号メモリ3
5が下ライン用として動作していると仮定して説
明する。例えばパターンM1の場合、上ラインか
らの領域伝搬があるので、上ライン番号メモリ3
4から読み出した番号を、バス・セレクト・バツ
フア32を介して下ライン番号メモリ35に直ち
に移す。垂直伝搬のないパターンM2,M2′の
場合には、粒子番号カウンタ31からの新番号を
バス・セレクト・バツフア32を介して下ライン
番号メモリ35に送り込む。この新番号はこの段
階ではまだ確定したものではないので、仮番号の
フラグとして仮番フリツプフロツプ13を同時に
セツトする。パターンM2の場合にはその後にパ
ターンM3が現われ、その時点で既に仮番フリツ
プフロツプがセツトされているのでこの粒子領域
を新領域と判断し、新番号は確定したものとな
る。この結果仮番号は使用済みとなるので、仮番
フリツプフロツプ13をリセツトし、粒子番号カ
ウンタ31を+1カウント・アツプして次の粒子
領域にそなえる。パターンM2′の場合にはその
後に垂直伝搬のあるパターンM4′が現われ、そ
の時点でこの粒子領域は新領域ではないと判断し
上ライン番号メモリ34の内容をバス・セレク
ト・バツフア32を介して下ライン番号メモリ3
5に送り、下ライン番号メモリ35の内容を書き
直す。同時に仮番フリツプフロツプ13をリセツ
トする。
Labeling is performed using a mask pattern while examining area propagation from the upper line to the lower line. Below area counter 33 and number memory 34
is for the upper line, area counter 36 and number memory 3
The explanation will be made assuming that 5 is operating for the lower line. For example, in the case of pattern M1, there is area propagation from the upper line, so the upper line number memory 3
4 is immediately transferred to the lower line number memory 35 via the bus select buffer 32. In the case of patterns M2, M2' without vertical propagation, the new number from the particle number counter 31 is sent to the lower line number memory 35 via the bus select buffer 32. Since this new number has not yet been determined at this stage, the temporary number flip-flop 13 is simultaneously set as a temporary number flag. In the case of pattern M2, pattern M3 appears after that, and since the temporary number flip-flop has already been set at that point, this particle area is determined to be a new area, and the new number is determined. As a result, the temporary number has been used, so the temporary number flip-flop 13 is reset, the particle number counter 31 is counted up by +1, and the next particle area is prepared. In the case of pattern M2', a pattern M4' with vertical propagation appears after that, and at that point it is determined that this particle area is not a new area, and the contents of the upper line number memory 34 are sent via the bus select buffer 32. Lower line number memory 3
5 and rewrites the contents of the lower line number memory 35. At the same time, the temporary number flip-flop 13 is reset.

パターンM4の場合はパターンM4′と形は同
じであるが、仮番フリツプフロツプ13がリセツ
トされている点が異なる。この場合には画面の上
向きに凹部のパターンがあると判断し、上ライン
番号メモリ34からの番号付出力(粒子領域82
に対応する粒子番号)をバス・セレクト・バツフ
ア32、内部ナンバリング・バス17およびデー
タ・セレクト・バツフア44を介してデータ・メ
モリ43に送り、Uシエイプ上番号として記憶す
る。Uシエイプの場合には、パターンM4の前に
必ずパターンM5が出現する。このパターンM5
に先行するパターンM1では前記のように上ライ
ン番号メモリ34の内容(粒子領域81に対応す
る粒子番号)をバス・セレクト・バツフア32を
介して下ライン番号メモリ35に移すと同時に内
部ナンバリング・バス17を介してデータ・セレ
クト・バツフア44に送り、この中のラツチ回路
に既に記憶させてある。パターンM5の時点でこ
のラツチ回路の内容はUシエイプ用下番号として
データ・メモリ43に書き込まれる。データ・メ
モリ43内のUシエイプ用メモリ領域は、上番号
ブロツクと下番号ブロツクに分かれ、前記の上番
号および下番号はそれぞれのブロツクの、Uシエ
イプ・カウンタ41でアドレスされる同一番地に
書き込まれる。Uシエイプに関する上記の2つの
番号(上番号と下番号)の組はこの2つの番号の
領域が単一領域であることを示しており、あとで
この2つの領域をソフトウエアで合成する際に有
効に利用することができる。
Pattern M4 has the same shape as pattern M4', except that temporary number flip-flop 13 has been reset. In this case, it is determined that there is a concave pattern upward on the screen, and the numbered output from the upper line number memory 34 (particle area 82
Particle number corresponding to ) is sent to the data memory 43 via the bus select buffer 32, internal numbering bus 17 and data select buffer 44, and stored as a U-shape number. In the case of U-shape, pattern M5 always appears before pattern M4. This pattern M5
In the pattern M1 preceding , the contents of the upper line number memory 34 (particle number corresponding to the particle area 81) are transferred to the lower line number memory 35 via the bus select buffer 32 and simultaneously transferred to the internal numbering bus. 17 to the data select buffer 44, and has already been stored in a latch circuit therein. At the time of pattern M5, the contents of this latch circuit are written into the data memory 43 as the lower number for U-shape. The U-shape memory area in the data memory 43 is divided into an upper number block and a lower number block, and the above-mentioned upper number and lower number are written at the same location addressed by the U-shape counter 41 in each block. . The above pair of two numbers (upper number and lower number) related to the U shape indicates that the area with these two numbers is a single area, and when combining these two areas later with software. It can be used effectively.

第9図に示す2×2マスクパターンは粒子領域
のX,y座標の最大最小値を与える特定の形状を
示すマスク・パターンである。即ち、粒子領域を
第3図シフトレジスタ10のa,b,d,eで示
されるマスクパターンが走査した際、第9図1の
マスク・パターンXminで領域の最後に現われる
もの(右下の画素e:以下同様)のx座標はその
粒子領域のx座標の最小値を示し、第9図2のマ
スク・パターンYminで領域の最初に現われるも
ののy座標はその粒子領域のy座標の最小値を示
し、第9図3のマスク・パターンXmaxで領域の
最後に現われるもののx座標はその粒子領域のx
座標の最大値を示し、第9図4のマスク・パター
ンYmaxで領域の最後に現われるもののy座標は
その粒子領域のy座標の最大値を示している。シ
フトレジスタ10から上記のマスク・パターン
Xmin,Ymin,Xmax,Ymaxのひとつが出力さ
れると、コントロール・ロジツク回路12はこの
マスク・パターンに対応するブロツク・アドレス
を選択するブロツク・アドレス信号をデータ・メ
モリ43に出力する。次に領域番号をアドレスと
してデータ・メモリ43の前記ブロツク内で指定
する。即ち、マスク・パターンXmin,Xmaxの
場合は右上の画素bに対応する領域番号を上部番
号メモリ(番号メモリ34または35のどちら
か)から読み出して内部ナンバリング・バス17
を介してデータ・メモリ43に伝える。マスク・
パターンYmin,Ymaxの場合は左側の画素dに
対応する領域番号をアドレス・バス・セレクト・
バツフア44内のラツチ回路からデータ・メモリ
43に出力する。アドレス・バス・セレクト・バ
ツフア44内の上記ラツチ回路には、前記したよ
うにバス・セレクト・バツフア32を介して下ラ
イン番号メモリ34または35に書き込まれた内
容が同時に書込まれている。上記のようにしてア
ドレス指定されたデータメモリ43内のデータ領
域にxカウンタ45またはyカウンタ46の内容
がコントロール・ロール・ロジツク回路12から
のメモリ・ライト信号によつて書き込まれる。即
ちマスク・パターンXmin,Xmaxのときはxカ
ウンタ45の内容が、マスク・パターンYmin,
Ymaxのときはyカウンタ46の内容が書き込ま
れる。
The 2×2 mask pattern shown in FIG. 9 is a mask pattern that shows a specific shape that provides the maximum and minimum values of the X, y coordinates of the particle area. That is, when a particle region is scanned by mask patterns indicated by a, b, d, and e of the shift register 10 in FIG. 3, the mask pattern Xmin shown in FIG. e: The x-coordinate of the particle area (hereinafter the same) indicates the minimum value of the x-coordinate of the particle area, and the y-coordinate of the first item appearing in the area in the mask pattern Ymin of FIG. 92 indicates the minimum value of the y-coordinate of the particle area. 9, and the x coordinate of the particle appearing at the end of the region in the mask pattern Xmax of FIG. 3 is the x of that particle region.
The y-coordinate of the mask pattern Ymax in FIG. 9, which appears at the end of the region, indicates the maximum value of the y-coordinate of that particle region. The above mask pattern from shift register 10
When one of Xmin, Ymin, Xmax, and Ymax is output, control logic circuit 12 outputs to data memory 43 a block address signal for selecting a block address corresponding to this mask pattern. Next, the area number is designated as an address within the block of the data memory 43. That is, in the case of mask patterns Xmin and Xmax, the area number corresponding to the upper right pixel b is read from the upper number memory (either number memory 34 or 35) and sent to the internal numbering bus 17.
to the data memory 43 via. mask·
In the case of patterns Ymin and Ymax, the area number corresponding to the left pixel d is set to the address bus select
It is output from the latch circuit in the buffer 44 to the data memory 43. The contents written to the lower line number memory 34 or 35 via the bus select buffer 32 as described above are simultaneously written to the latch circuit in the address bus select buffer 44. The contents of the x counter 45 or the y counter 46 are written into the data area in the data memory 43 addressed as described above by the memory write signal from the control role logic circuit 12. That is, when the mask patterns are Xmin and Xmax, the contents of the x counter 45 are the mask patterns Ymin and Xmax.
When Ymax, the contents of the y counter 46 are written.

第10図のような単純な図形(100は穴のあ
る粒子領域、101,102は固有領域を生成さ
せた部分)の場合には上記のようにしてデータ・
メモリ43内に、各粒子の領域番号に対応したア
ドレスにその粒子領域のx,y座標の最大、最小
値を記憶させることができる。第10図において
マスク・パターンM6,M7,M8,M9は第9
図のマスク・パターンYmin,Xmin,Xmax,
Ymaxにそれぞれ対応している。従つて外部のプ
ロセツサからアドレス・バス入力端子7を介して
データ・メモリ43のアドレスを指定してデー
タ・バス端子19からx,y座標の最大最小値を
読み出し、プロセツサで演算することにより粒子
領域の中心位置を求めることができる。
In the case of a simple figure as shown in Fig. 10 (100 is a particle region with a hole, 101 and 102 are parts where unique regions are generated), data and
In the memory 43, the maximum and minimum values of the x and y coordinates of each particle region can be stored at addresses corresponding to the region number of each particle. In FIG. 10, mask patterns M6, M7, M8, and M9 are the 9th mask pattern.
Mask pattern Ymin, Xmin, Xmax,
Each corresponds to Ymax. Therefore, by specifying the address of the data memory 43 from the external processor via the address bus input terminal 7, reading the maximum and minimum values of the x and y coordinates from the data bus terminal 19, and performing calculations in the processor, the particle area can be determined. The center position of can be found.

第11図に示すように(x,y両方向に)Uシ
エイプのある粒子領域の場合はUシエイプごとに
隣り合う領域番号をメモリに記憶するとともに、
それぞれの領域ごとにxまたは/およびy座標の
最小値をメモリに記憶し、隣り合う領域同志で最
小のxまたはy座標をその粒子領域全体の最小値
とする。以下第11図の具体例にもとずいて説明
する。第11図において○印のある画素は前記し
たように、特徴点の検出された画素を示す。画面
の上方向(y軸方向)のUシエイプは前述したよ
うにマスク・パターンM12で下番号(領域11
4(固有領域111を含む)に対応する番号)
が、マスク・パターンM13で上番号(領域11
3に対応する番号)がデータ・メモリ43に記憶
される。マスク・パターンM10,M11はそれ
ぞれ領域114および領域113のマスク・パタ
ーンYminとして、データ・メモリ43のYmin
ブロツク内の、領域114および113に対応す
る部分にそれぞれそのy座標が記憶される。画面
の左方向(x軸方向)のUシエイプの場合も同様
であるが、この場合には特徴点を利用して検出し
ている。即ち、M16のマスク・パターンでx軸
Uシエイプを検出して2つの番号領域114,1
15(固有領域112を含む)に分けている。マ
スク・パターンM16でx軸方向のUシエイプが
検出されると右上の画素bの領域番号が上番号と
して、上ライン番号メモリ34または35からデ
ータ・メモリ43に送り込まれる。次にマスク・
パターンM17で左側の画素dの領域番号が下番
号として、前記同様データ・セレクト・バツフア
44内のラツテ回路からデータ・メモリ43に書
き込まれる。この結果領域114と領域115は
互いに隣接してUシエイプを形成していること
を、データ・メモリ43の内容を読み出すことに
より知ることができる。マスク・パターンM1
4,M15はそれぞれ領域114および領域11
5のマスク・パターンXminとして、y軸Uシエ
イプの場合と同様にしてデータ・メモリ43にそ
のx座標が記憶される。以上のようにしてデー
タ・メモリ43に書き込まれた各領域ごとのx,
y座標の最小値を、Uシエイプを構成する領域の
組合わせ情報と共にプロセツサに読み出し、プロ
セツサ内で同一粒子領域内で最小のx,y座標を
決定し、x,y座標の最大値(マスク・パターン
M18,M19で検出)と共に演算を行なうこと
により、Uシエイプを有する場合の粒子領域の中
心位置を求めることができる。
As shown in FIG. 11, in the case of a particle region with a U shape (in both x and y directions), adjacent region numbers for each U shape are stored in memory, and
The minimum value of the x or y coordinate for each region is stored in a memory, and the minimum x or y coordinate between adjacent regions is taken as the minimum value for the entire particle region. The following description will be made based on the specific example shown in FIG. In FIG. 11, pixels marked with a circle indicate pixels in which feature points have been detected, as described above. As mentioned above, the U shape in the upper direction (y-axis direction) of the screen is defined by the lower number (area 11) in the mask pattern M12.
4 (number corresponding to unique area 111)
However, in the mask pattern M13, the upper number (area 11
3) is stored in the data memory 43. Mask patterns M10 and M11 are mask patterns Ymin of the area 114 and area 113, respectively, and Ymin of the data memory 43.
The y coordinates of the blocks are stored in portions corresponding to areas 114 and 113, respectively. The same applies to the U-shape in the left direction (x-axis direction) of the screen, but in this case, feature points are used for detection. That is, by detecting the x-axis U shape with the M16 mask pattern, two number areas 114, 1
15 (including the unique area 112). When a U-shape in the x-axis direction is detected in the mask pattern M16, the area number of the upper right pixel b is sent from the upper line number memory 34 or 35 to the data memory 43 as the upper number. Next, the mask
In pattern M17, the area number of pixel d on the left side is written to the data memory 43 from the latte circuit in the data select buffer 44 as the lower number. As a result, it can be seen by reading the contents of data memory 43 that area 114 and area 115 are adjacent to each other and form a U-shape. Mask pattern M1
4, M15 are area 114 and area 11, respectively.
As the mask pattern Xmin of No. 5, its x coordinate is stored in the data memory 43 in the same manner as in the case of the y-axis U shape. x for each area written in the data memory 43 as described above,
The minimum value of the y coordinate is read out to the processor along with the combination information of the regions that make up the U shape, the minimum x, y coordinate within the same particle region is determined within the processor, and the maximum value of the x, y coordinate (mask/ By performing calculations together with patterns M18 and M19 (detected using patterns M18 and M19), the center position of the particle region when it has a U shape can be determined.

以上述べた装置を用いれば、射影ヒストグラム
を用いる従来の方法と異なり領域毎にその中心位
置を求めるので、複数の粒子画像が存在する場合
でもそれぞれの粒子画像の位置を正確に計測でき
る。
By using the above-mentioned apparatus, unlike the conventional method using a projection histogram, the center position is determined for each region, so even when a plurality of particle images exist, the position of each particle image can be accurately measured.

なお上記の説明では粒子画像を中心に説明した
が、粒子にかぎらず粒子状の任意の対象画像に対
しても同様に適用できる。
Note that although the above description has focused on particle images, the present invention is similarly applicable not only to particles but also to any particle-like target image.

以上述べたように本発明によれば、対象物が複
数の場合でもその画像上の中心位置を正確に計測
することができかつ高速の画像位置計測装置を実
現することができる。
As described above, according to the present invention, it is possible to realize a high-speed image position measuring device that can accurately measure the center position on an image of a plurality of objects even when there are a plurality of objects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はTVカメラの撮像エリアおよびサンプ
ルエリアを説明する図、第2図は従来の画像位置
計測装置の原理を示す図、第3図は本発明の一実
施例を示す要部構成ブロツク図、第4図は第3図
の固有領域生成回路の部分を示す回路構成図、第
5図は第3図の特徴点検出回路の部分を示す回路
構成図、第6図は固有領域生成回路および特徴点
検出回路の動作を説明するためのマスクパターン
を示す図、第7図はタテヨコ2画素が示す全ての
マスクパターンを示す図、第8図は番号付を説明
するための被試験パターンを示す図、第9図は粒
子画像のx,y座標の最大、最小値を検出するた
めのマスクパターンを示す図、第10,11図は
粒子画像の中心位置の求め方を説明するための被
試験パターンを示す図である。 8……固有領域生成回路、11……特徴点検出
回路、12……コントロール・ロジツク回路、1
5……ナンバリング回路、43……データメモ
リ、45……xカウンタ、46……yカウンタ、
81,82,100,113,114,115,
a2……粒子領域、101,102,111,11
2……固有領域、M1〜M19,M2′,M4′…
…マスク・パターン、Sp……(固有領域生成回
路からの)2値画像出力、Sn,Sd……制御信号。
Fig. 1 is a diagram illustrating the imaging area and sample area of a TV camera, Fig. 2 is a diagram illustrating the principle of a conventional image position measuring device, and Fig. 3 is a block diagram illustrating an embodiment of the present invention. , FIG. 4 is a circuit configuration diagram showing a portion of the unique area generation circuit in FIG. 3, FIG. 5 is a circuit configuration diagram showing a portion of the feature point detection circuit in FIG. 3, and FIG. A diagram showing mask patterns for explaining the operation of the feature point detection circuit, FIG. 7 is a diagram showing all mask patterns indicated by two vertical and horizontal pixels, and FIG. 8 is a diagram showing the pattern to be tested for explaining numbering. Figures 9 and 9 are diagrams showing mask patterns for detecting the maximum and minimum values of x and y coordinates of particle images, and Figures 10 and 11 are test samples for explaining how to determine the center position of particle images. It is a figure showing a pattern. 8... Unique region generation circuit, 11... Feature point detection circuit, 12... Control logic circuit, 1
5...Numbering circuit, 43...Data memory, 45...x counter, 46...y counter,
81, 82, 100, 113, 114, 115,
a 2 ... particle area, 101, 102, 111, 11
2... Unique area, M1 to M19, M2', M4'...
...mask pattern, Sp...binary image output (from the unique region generation circuit), Sn, Sd...control signal.

Claims (1)

【特許請求の範囲】 1 粒子領域と背景領域からなる2値画像の各粒
子領域毎にその中心位置を計測する画像位置計測
装置において、少くとも前記2値画像に固有領域
を生成させる手段と、この固有領域を生成させる
手段から得られるマスク・パターンが特定の形状
を示したとき、前記マスク・パターンに属する粒
子領域の画素の領域番号と前記マスク・パターン
の前記固有領域を生成させる手段から得られる2
値画像上のxまたはy座標とを組として記憶する
データ・メモリを備えたことを特徴とする画像位
置計測装置。 2 粒子領域と背景領域からなる2値画像の各粒
子領域ごとにその中心位置を計測する画像位置計
測装置において、前記2値画像の固有領域を生成
する固有領域生成回路と、前記2値画像の特徴点
を検出する特徴点検出回路と、前記固有領域生成
回路からの2値画像出力から得られるマスク・パ
ターンの形状および前記特徴点検出回路からの出
力にしたがつて制御信号を発生するコントロー
ル・ロジツク回路と、このコントロール・ロジツ
ク回路からの制御信号で制御され、前記固有領域
生成回路からの2値画像出力の粒子領域に領域ご
との番号付けを行なうナンバリング回路と、前記
マスク・パターンの前記固有領域生成回路から得
られる2値画像上のx,y座標を与えるx,yカ
ウンタと、前記ナンバリング回路から出力される
領域番号によりアドレス指定され、前記xまたは
yカウンタからの出力が書き込まれるデータ・メ
モリとを備え、前記マスク・パターンが特定の形
状を示したとき、前記マスク・パターン内の粒子
領域の画素の領域番号によつてアドレスして前記
マスク・パターンの前記xまたはy座標をデー
タ・メモリ内に記憶するように構成したことを特
徴とする画像位置計測装置。 3 データ・メモリ内に2値画像内の上向きおよ
び左向きの凹部パターンの任意の隣り合う2つの
突出部分にそれぞれ対応する2つの領域番号の組
合わせを記憶する特許請求範囲第2項記載の画像
位置計測装置。
[Scope of Claims] 1. An image position measuring device that measures the center position of each particle region of a binary image consisting of a particle region and a background region, comprising at least means for generating a unique region in the binary image; When the mask pattern obtained from the means for generating the unique region shows a specific shape, the region number of the pixel of the particle region belonging to the mask pattern and the region number obtained from the means for generating the unique region of the mask pattern are determined. 2
An image position measuring device characterized by comprising a data memory that stores x or y coordinates on a value image as a set. 2. In an image position measuring device that measures the center position of each particle region of a binary image consisting of a particle region and a background region, a unique region generation circuit that generates a unique region of the binary image; a feature point detection circuit that detects feature points; and a control circuit that generates a control signal according to the shape of a mask pattern obtained from the binary image output from the unique area generation circuit and the output from the feature point detection circuit. a logic circuit; a numbering circuit that is controlled by a control signal from the control logic circuit and numbers the particle regions of the binary image output from the unique region generating circuit for each region; An x, y counter that gives the x, y coordinates on the binary image obtained from the area generation circuit, and data that is addressed by the area number output from the numbering circuit and in which the output from the x or y counter is written. a memory, when the mask pattern exhibits a particular shape, the x or y coordinates of the mask pattern are data-addressed by the region number of the pixel of the particle region in the mask pattern; An image position measuring device characterized by being configured to store information in a memory. 3. Image position according to claim 2, in which a combination of two area numbers respectively corresponding to two arbitrary adjacent protruding parts of the upward and leftward concave patterns in the binary image is stored in the data memory. Measuring device.
JP57180970A 1982-10-15 1982-10-15 Device for measuring position of picture Granted JPS5969868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57180970A JPS5969868A (en) 1982-10-15 1982-10-15 Device for measuring position of picture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57180970A JPS5969868A (en) 1982-10-15 1982-10-15 Device for measuring position of picture

Publications (2)

Publication Number Publication Date
JPS5969868A JPS5969868A (en) 1984-04-20
JPH0122954B2 true JPH0122954B2 (en) 1989-04-28

Family

ID=16092457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57180970A Granted JPS5969868A (en) 1982-10-15 1982-10-15 Device for measuring position of picture

Country Status (1)

Country Link
JP (1) JPS5969868A (en)

Also Published As

Publication number Publication date
JPS5969868A (en) 1984-04-20

Similar Documents

Publication Publication Date Title
US4744047A (en) Pattern test apparatus including a plurality of pattern generators
US4607340A (en) Line smoothing circuit for graphic display units
JPS6353589B2 (en)
JPS6246036B2 (en)
JPH0122954B2 (en)
US5835629A (en) Code pattern-image processing apparatus
JPH0795345B2 (en) Image processing method
US5465306A (en) Image storage device which stores portions of image data defining pixels making up an image, an image processing device including the image storage device
JPH05288520A (en) Pattern matching method
JPH0145667B2 (en)
JPS61878A (en) Label attaching circuit
JP3059446B2 (en) High accuracy position measurement method
JPH03158710A (en) Image data generating device
JP3111434B2 (en) Image processing device
JPH01250705A (en) Method and apparatus for measuring shape of three-dimensional curved surface
JPS59159007A (en) Device for measuring minute angle
JPH07113975B2 (en) Center of gravity detector
JPH0490078A (en) Centroid detector
JPH0916766A (en) Image position identification device
JP2903214B2 (en) Area designation device
JPH0199174A (en) Shape recognizing device
JPS61117673A (en) System for picture data transfer processing
JPS61239147A (en) Split inspecting method by image processing
JPH0731497B2 (en) Image memory input / output control device
JPH08315147A (en) Template matching method