Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0122981B2 - - Google Patents
[go: Go Back, main page]

JPH0122981B2 - - Google Patents

Info

Publication number
JPH0122981B2
JPH0122981B2 JP56130476A JP13047681A JPH0122981B2 JP H0122981 B2 JPH0122981 B2 JP H0122981B2 JP 56130476 A JP56130476 A JP 56130476A JP 13047681 A JP13047681 A JP 13047681A JP H0122981 B2 JPH0122981 B2 JP H0122981B2
Authority
JP
Japan
Prior art keywords
pellet
lead frame
disk
pellets
pellet mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56130476A
Other languages
English (en)
Other versions
JPS5831543A (ja
Inventor
Naomichi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP56130476A priority Critical patent/JPS5831543A/ja
Publication of JPS5831543A publication Critical patent/JPS5831543A/ja
Publication of JPH0122981B2 publication Critical patent/JPH0122981B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 この発明は生産性の向上を目的としたマルチペ
レツトマウント方式の半導体装置の製造方法に関
するものである。
一般に、トランジスタやICなどの樹脂封止型
半導体装置の製造工程にはペレツトマウント工程
やワイヤボンデイング工程、樹脂モールド工程な
どがあり、これら各工程には量産性を図る目的で
複数のリードと被ペレツトマウント基板を一連に
一体化したリードフレームが用いられる。例えば
トランジスタの場合は第１図及び第２図に示すよ
うなリードフレーム１を用いて次の要領で製造さ
れている。但し、リードフレーム１における２は
複数のリード、３は所定のリード２，２…にかし
め等の手段で一体化された複数の一連に並ぶ被ペ
レツトマウント基板で例えば放熱板、４は複数の
リード２，２…を連結して一体化するタイバー部
である。
まずリードフレーム１を水平に保持して長手方
向に放熱板３の配列ピツチ毎に間歇送りして各放
熱板３，３…を半田供給ポジシヨンとペレツトマ
ウントポジシヨンに１放ずつ順番に送り込む。そ
して、１枚の放熱板３が半田供給ポジシヨンにく
るとこの放熱板３上に定量の半田５を供給し、次
のペレツトマウントポジシヨンにくると先に供給
されて溶融した半田５上に半導体ペレツト（以下
単にペレツトと称す）６を供給してペレツトマウ
ントを行う。このように１個ずつのペレツトマウ
ントが完了すると、次はリードフレーム１を同じ
姿勢でワイヤボンデイングポジシヨンに間歇送り
して、各ペレツト６，６…と対応するリード２，
２…とに金線等のワイヤ７，７…を順番にボンデ
イングする。そして、全てのワイヤボンデイング
が完了したリードフレーム１を金型内にセツトし
て複数の要所に外装樹脂材８，８…を一括してモ
ールド成形し、最後に金型からリードフレーム１
を取出してリードフレーム１のタイバー部４を一
括して切断除去して個々に分割された複数の半導
体装置を得る。
ところで、上記のペレツトマウント工程は外部
で位置決めされたペレツト６を真空吸着コレツト
などで取出して、定ポジシヨンに送り込まれた放
熱板３の定位置に供給する動作を１枚のリードフ
レーム１に対して複数回繰り返して行う必要があ
るため、ペレツトマウント工程のインデツクスが
悪く、全体の生産性の改善が難しかつた。また、
マウント時のペレツト位置ズレなどがあつて放熱
板３上にペレツト６を正確に位置決め固定するこ
とが難しく、そのため次のワイヤボンデイング工
程が繁雑化する傾向にあり、尚更に生産性の改善
が難しかつた。
本発明はかかる問題点に鑑みてなされたもの
で、特にペレツトマウント工程をリードフレーム
の単位で複数箇所一括して行うマルチ方式の製造
方法を開発し、提供する。以下、本発明を図面を
参照して説明する。
例えば、本発明を上記リードフレーム１を用い
た半導体装置の製造に適用して説明すると、本発
明の特徴はリードフレーム１に対応して第３図及
び第４図に示すような帯板状の金属製デイスク９
を用いてペレツトマウント工程及びそれ以降の各
工程を行うことである。このデイスク９はクロム
銅や鉄−ニツケル合金などの金属薄板で、リード
フレーム１の長さとほぼ同じ長さを有し、また幅
はペレツト６の一辺の長さより少し大きい程度に
設定される。更にデイスク９にはリードフレーム
１の複数の放熱板３，３…の被ペレツトマウント
箇所に対応する複数の箇所に表面から裏面にかけ
てプレス加工した凹部１０，１０…が形成され
る。この凹部１０，１０…の底面はペレツトサイ
ズとほぼ一致する矩形を有しまた、凹部１０，１
０…の内側面は底面から外方に向かうテーパ側面
に形成される。また凹部１０，１０…の底面まで
の深さはペレツト６の高さ（厚み）より若干小さ
目に設けられる。
次に上記リードフレーム１とデイスク９を用い
たペレツトマウント工程を第５図を参照して説明
する。まずデイスク９の各凹部１０，１０…の底
面に定量の半田１１，１１…を一括供給する（第
５図イ）。この半田供給は、例えば第６図に示す
ように凹部１０，１０…と同じ配列ピツチで並ぶ
複数本一体の真空吸着ペン１２，１２…の各々の
下端で定量の半田片１１′，１１′…を吸着して凹
部１０，１０…に供給するようにすればよい。ま
たこの時のデイスク９は加熱台１４上に塔載して
加熱しておき、半田片１１′，１１′…が供給され
るとこれを加熱して凹部１０，１０…の底面上で
溶融させる。次にデイスク９を幅方向に１ピツチ
移動させて、各凹部１０，１０…にペレツト６，
６…を一括供給して半田付けする（第５図ロ）。
このペレツト供給も前述の半田供給と同じように
複数本一体の真空吸着ペン（図示せず）を使つて
行えばよい。また、このペレツト供給用真空吸着
ペンは例えば接着シート上に互いに離隔させて接
着して格子状に配列したペレツト６，６…を複数
個一括吸着して接着シートから取出してデイスク
９へ供給するものや、平板状のトレー上に一定の
間隔で位置決め載置された複数のペレツト６，６
…を複数個一括吸着して、トレーから取出してデ
イスク９へ供給するものが用いられる。また、こ
のデイスク９へのペレツト供給に際し第７図の鎖
線で示すように凹部１０に対してペレツト６が位
置ズレを起していても、このペレツト６は凹部１
０のテーパ内側面にガイドされて自ずと位置決め
されて半田付けされる。また、このペレツト半田
付けの時、ペレツト６に真空吸着ノズルで微振動
を与える等の工夫をすればより確実な半田付け、
及び位置決めが行える。
一方、第５図のハに示すようにリードフレーム
１の各放熱板３，３…の被ペレツトマウント位置
上に導電性接着材、例えば銀ペースト１３，１３
…を定量ずつ一括供給して付着させる。この銀ペ
ースト１３，１３…の供給は複数本のノズルを用
いた注出法や、複数の透孔を有するマスクを用い
たドクターブレード法などで行えばよい。而し
て、第５図ニに示すようにリードフレーム１の各
放熱板３，３…の銀ペースト１３，１３…上にデ
イスク９の各凹部１０，１０…の裏面を押し当て
て銀ペースト１３，１３…を等厚に拡げデイスク
９を位置決め接着する。そして、全体を加熱炉に
送つて半田１１の融点より低い温度（250℃程度）
で熱処理して銀ペースト１３，１３…を加熱乾燥
させて、リードフレーム１にデイスク９を一体に
固定化する。
このようにリードフレーム１の各放熱板３，３
…上の定位置にデイスク９を介してペレツト６，
６…を固定してペレツトマウントが完了すると、
次に全体をワイヤボンデイングポジシヨンに送つ
て第８図に示すように各ペレツト６，６…の表面
電極と対応するリード２，２…にワイヤ１５，１
５…をボンデイングする。このワイヤボンデイン
グは複数本のボンデイングツール（図示せず）を
用意して複数箇所同時に行うことも可能だが、最
近のボンデイング速度の高速化により、１本のボ
ンデイングツールで複数箇所を順次に行つても時
間的に大差はない。次にリードフレーム１にデイ
スク９を固定したまま樹脂モールド成形用金型を
用いて、第９図に示すように複数の要所に外装樹
脂材１６，１６…をモールドする。そして、リー
ドフレーム１のタイバー部４を切断する時に外装
樹脂材１６，１６…の側面に沿つてカツターを入
れてデイスク９の露出部分を切断すれば、第１０
図に示す半導体装置が複数個一括して得られる。
尚、上記デイスク９を用いた製造方法におい
て、デイスク９の凹部１０，１０…の裏面に銀ペ
ーストを塗着しておいてデイスク９をリードフレ
ーム１の放熱板３，３…上に固着するようにして
もよい。また、デイスク９の各凹部１０，１０…
の底面や側面に空気抜き用の小孔を穿設して半田
１１，１１…の流動性を良くし、ペレツト６，６
…との接着面積の均一化や、ペレツト６，６…の
放熱性の改善等を図る工夫も可能である。
以上説明したように、本発明によればデイスク
の使用によつてペレツトマウントがリードフレー
ム単位のマルチマウント方式で簡単に行えるの
で、生産性が大幅に向上し、製造原価の低減が図
れる。また、デイスクの凹部にペレツトを嵌める
ことによりペレツトの位置決めができるので、ペ
レツトマウント前にペレツトを正確に位置決めす
る必要がなく、またペレツトマウント時にペレツ
トが配置ズレを起す心配がなくて後工程のワイヤ
ボンデイング等が正確に行え歩留り向上が図れ
る。
【図面の簡単な説明】
第１図及び第２図は従来の製造方法で製造した
半導体装置の一部断面平面図及びＡ―Ａ線に沿う
断面図、第３図及び第４図は本発明で使用するデ
イスクの一例を示す平面図及びＢ―Ｂ線に沿う断
面図、第５図は本発明によるペレツトマウント工
程を説明するためのデイスクとリードフレームの
各段階での要部拡大断面図、第６図は第５図のイ
の段階における半田供給例を説明するデイスクの
断面図、第７図は第５図のロの段階におけるペレ
ツト供給時のデイスク一部拡大断面図、第８図乃
至第１０図は第５図のペレツトマウント工程後の
ワイヤボンデイング工程及び樹脂モールド工程及
び切断分離工程における各平面図である。 １……リードフレーム、２，２……リード、
３，３……被ペレツトマウント基板（放熱板な
ど）、６，６……半導体ペレツト、９……デイス
ク、１０，１０……凹部。

Claims (1)

    【特許請求の範囲】
  1. １ 複数のリード及び被ペレツトマウント基板を
    多連形成したリードフレームの被ペレツトマウン
    ト箇所と対応する複数の箇所に凹部を形成した帯
    板状デイスクを用いて、各凹部に半導体ペレツト
    を一括挿入して半田付けする工程、及びリードフ
    レームの各被ペレツトマウント基板上に前記デイ
    スクの対応する各凹部裏面を一括して固着する工
    程を含むペレツトマウント工程を有することを特
    徴とする半導体装置の製造方法。
JP56130476A 1981-08-19 1981-08-19 半導体装置の製造方法 Granted JPS5831543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56130476A JPS5831543A (ja) 1981-08-19 1981-08-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56130476A JPS5831543A (ja) 1981-08-19 1981-08-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5831543A JPS5831543A (ja) 1983-02-24
JPH0122981B2 true JPH0122981B2 (ja) 1989-04-28

Family

ID=15035155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56130476A Granted JPS5831543A (ja) 1981-08-19 1981-08-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5831543A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184027A (ja) * 1984-10-01 1986-04-28 Mitsubishi Electric Corp 半導体装置の組立方法
JPH0514200Y2 (ja) * 1986-11-18 1993-04-15
JPS63159740A (ja) * 1986-12-23 1988-07-02 Kawasaki Steel Corp レ−ザフラツシユ法熱定数測定装置
JPS6413723U (ja) * 1987-07-15 1989-01-24
JPH01161141A (ja) * 1987-12-16 1989-06-23 Sanki Eng Kk 熱定数測定装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932059B2 (ja) * 1979-06-28 1984-08-06 三菱電機株式会社 ボンデイングヘツド

Also Published As

Publication number Publication date
JPS5831543A (ja) 1983-02-24

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP4699353B2 (ja) 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法
JP3013347B2 (ja) 半導体パッケージを製作する方法
US9070659B2 (en) Semiconductor device
JPH05114669A (ja) 半導体装置及びその製造方法
JP2602182B2 (ja) 半導体パッケージおよびその製造方法
JPH0122981B2 (ja)
JPS59208755A (ja) 半導体装置のパツケ−ジ及びその製造方法
JP3119582B2 (ja) 半導体装置の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
US7705438B2 (en) Electronic component and leadframe for producing the component
JPH0526744Y2 (ja)
JPS60200546A (ja) 半導体装置
JPS6066440A (ja) 半導体装置の製造方法
JP3481025B2 (ja) ペレットボンディング装置
JPS6214705Y2 (ja)
JPH07147292A (ja) 半導体装置の製造方法
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPH0777248B2 (ja) 樹脂封止形半導体装置及びその製造方法
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JPH06163778A (ja) 半導体装置およびその製造方法
JPS6149430A (ja) 半導体装置の製造方法
JPH09298262A (ja) 半導体装置およびその製造方法
JP2003229445A (ja) 半導体装置の製造方法