JPH0122983B2 - - Google Patents
Info
- Publication number
- JPH0122983B2 JPH0122983B2 JP57042185A JP4218582A JPH0122983B2 JP H0122983 B2 JPH0122983 B2 JP H0122983B2 JP 57042185 A JP57042185 A JP 57042185A JP 4218582 A JP4218582 A JP 4218582A JP H0122983 B2 JPH0122983 B2 JP H0122983B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- metal
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に半導体集積回
路の配線形成前の構造及び配線形成方法に関する
ものである。
路の配線形成前の構造及び配線形成方法に関する
ものである。
一般に金属配線にはアルミ及び銅シリコン等の
不純物を数％混入したアルミが用いられている
が、この配線を形成する方法としては、従来第１
図に示すような工程が用いられていた。
不純物を数％混入したアルミが用いられている
が、この配線を形成する方法としては、従来第１
図に示すような工程が用いられていた。
即ち第１図においては１はＰ型半導体基板であ
り、２はｎ型エピタキシヤル層、３はP+絶縁領
域、４はn+コレクタ領域、５はＰベース領域、
６はｎエミツタ領域、７はP+低抵抗ベース領域、
８はSiO2等の絶縁膜であり、この上から例えば
アルミニウムまたは銅、シリコン等の不純物を数
％混入したアルミニウム９を、真空蒸着法等で被
着する（第１図ａ）。次に例えばOMR（ネガタイ
プ）又はAZ（ポジタイプ）等のフオトレジストで
レジスト膜１０を形成する（第１図ｂ）。塩素系
のガスを用いたドライエツチング法で不要部分の
金属を除去する（第１図ｃ）。しかる後レジスト
膜１０を除去し、金属配線の形成を完了する（第
１図ｄ）。
り、２はｎ型エピタキシヤル層、３はP+絶縁領
域、４はn+コレクタ領域、５はＰベース領域、
６はｎエミツタ領域、７はP+低抵抗ベース領域、
８はSiO2等の絶縁膜であり、この上から例えば
アルミニウムまたは銅、シリコン等の不純物を数
％混入したアルミニウム９を、真空蒸着法等で被
着する（第１図ａ）。次に例えばOMR（ネガタイ
プ）又はAZ（ポジタイプ）等のフオトレジストで
レジスト膜１０を形成する（第１図ｂ）。塩素系
のガスを用いたドライエツチング法で不要部分の
金属を除去する（第１図ｃ）。しかる後レジスト
膜１０を除去し、金属配線の形成を完了する（第
１図ｄ）。
ここで、アルミ等の金属と、シリコン基板が接
触した面では数mV〜数Ｖの電圧が生じる（電池
効果という）。この為P+絶縁領域３に接触されて
いる配線には基板がＰ型である為、エツチング中
に電池作用による電流１１が流れ、異常な増蝕エ
ツチあるいは腐蝕が進み、はなはだしい場合に
は、断線をひきおこしていた。
触した面では数mV〜数Ｖの電圧が生じる（電池
効果という）。この為P+絶縁領域３に接触されて
いる配線には基板がＰ型である為、エツチング中
に電池作用による電流１１が流れ、異常な増蝕エ
ツチあるいは腐蝕が進み、はなはだしい場合に
は、断線をひきおこしていた。
本発明は上記の欠点を除去し、高信頼性の配線
を形成することを目的とする。
を形成することを目的とする。
即ち、一導電型半導体基板の一主面に逆導電型
のエピタキシヤル層を有し、該エピタキシヤル層
を貫いて該エピタキシヤル層を複数の島領域に分
離する一導電型高濃度絶縁領域を有し、前記島領
域の表面にバイポーラ型半導体素子を構成する逆
導電型高濃度コレクタ領域、逆導電型エミツタ領
域及び一導電型高濃度ベース領域を有する前記半
導体基板の全面に、前記絶縁領域、前記コレクタ
領域、前記エミツタ領域及び前記ベース領域に通
ずる開孔を形成する工程と、前記開孔をふくむ前
記絶縁膜表面にアルミニウム層、又は銅あるいは
シリコンを数％混合したアルミニウム層からなる
金属層を形成する工程と、前記金属層を形成する
直前又は直後に、露出せる前記半導体基板の他の
主面に第２の絶縁膜を形成する工程と、前記金属
層のうち前記開孔上の所定領域を覆うようにフオ
トレジスト膜を形成する工程と、前記フオトレジ
スト膜をマスクとして塩素系のガスプラズマを用
いたプラズマエツチング法により、前記開孔をす
べておおうように前記金属層を残し、その他の不
要部分の金属層をエツチング除去して前記絶縁領
域に接続される第１の金属配線と、前記バイポー
ラ型半導体素子のエミツタ、ベース、コレクタ領
域にそれぞれ接続される第２の金属配線を形成す
る工程とをふくみ、これにより、プラズマエツチ
ング中に前記基板の他の主面と前記第１の金属配
線間とを流れる電流によつて前記第１の金属配線
が異常な増触エツチングあるいは腐蝕をされるこ
とを防ぐことを特徴とする半導体装置の製造方法
に関するものである。
のエピタキシヤル層を有し、該エピタキシヤル層
を貫いて該エピタキシヤル層を複数の島領域に分
離する一導電型高濃度絶縁領域を有し、前記島領
域の表面にバイポーラ型半導体素子を構成する逆
導電型高濃度コレクタ領域、逆導電型エミツタ領
域及び一導電型高濃度ベース領域を有する前記半
導体基板の全面に、前記絶縁領域、前記コレクタ
領域、前記エミツタ領域及び前記ベース領域に通
ずる開孔を形成する工程と、前記開孔をふくむ前
記絶縁膜表面にアルミニウム層、又は銅あるいは
シリコンを数％混合したアルミニウム層からなる
金属層を形成する工程と、前記金属層を形成する
直前又は直後に、露出せる前記半導体基板の他の
主面に第２の絶縁膜を形成する工程と、前記金属
層のうち前記開孔上の所定領域を覆うようにフオ
トレジスト膜を形成する工程と、前記フオトレジ
スト膜をマスクとして塩素系のガスプラズマを用
いたプラズマエツチング法により、前記開孔をす
べておおうように前記金属層を残し、その他の不
要部分の金属層をエツチング除去して前記絶縁領
域に接続される第１の金属配線と、前記バイポー
ラ型半導体素子のエミツタ、ベース、コレクタ領
域にそれぞれ接続される第２の金属配線を形成す
る工程とをふくみ、これにより、プラズマエツチ
ング中に前記基板の他の主面と前記第１の金属配
線間とを流れる電流によつて前記第１の金属配線
が異常な増触エツチングあるいは腐蝕をされるこ
とを防ぐことを特徴とする半導体装置の製造方法
に関するものである。
以下本発明の実施例を第２図を参照にして説明
する。即ち第２図において、１はＰ型半導体基板
であり、２はｎ型エピタキシヤル層、３はP+絶
縁領域、４はn+コレクタ領域、５はＰベース領
域、６はｎエミツタ領域、７はP+低抵抗ベース
領域、８はSiO2等の絶縁膜であり、この上から
アルミ等の金属９を例えば真空蒸着法等により被
着する。この時に半導体基板裏面に第２の絶縁膜
１２が存在していることが本発明の特徴である
（第２図ａ）。この第２の絶縁膜は、金属９を被着
した後に形成してもよく、又金属９を被着する以
前に形成してもよい。次に例えばOMR（ネガタ
イプ）又はAZ（ポジタイプ）等のフオトレジスト
でレジスト膜１０を形成する（第２図ｂ）。塩素
系のガスを用いたドライエツチング法で不要部分
の金属を除去する（第２図ｃ）が半導体基板裏面
に第２の絶縁膜１２が存在している為、P+絶縁
領域３に接続している配線に電池作用による電流
が流れない為、異常な増触エツチあるいは腐蝕が
進むことなく所望の金属配線パターンが形成され
る。しかる後レジスト膜１０を除去し、金属配線
の形成を完了する（第２図ｄ）。このようにして
高信頼性の金属配線を形成することが可能となつ
た。
する。即ち第２図において、１はＰ型半導体基板
であり、２はｎ型エピタキシヤル層、３はP+絶
縁領域、４はn+コレクタ領域、５はＰベース領
域、６はｎエミツタ領域、７はP+低抵抗ベース
領域、８はSiO2等の絶縁膜であり、この上から
アルミ等の金属９を例えば真空蒸着法等により被
着する。この時に半導体基板裏面に第２の絶縁膜
１２が存在していることが本発明の特徴である
（第２図ａ）。この第２の絶縁膜は、金属９を被着
した後に形成してもよく、又金属９を被着する以
前に形成してもよい。次に例えばOMR（ネガタ
イプ）又はAZ（ポジタイプ）等のフオトレジスト
でレジスト膜１０を形成する（第２図ｂ）。塩素
系のガスを用いたドライエツチング法で不要部分
の金属を除去する（第２図ｃ）が半導体基板裏面
に第２の絶縁膜１２が存在している為、P+絶縁
領域３に接続している配線に電池作用による電流
が流れない為、異常な増触エツチあるいは腐蝕が
進むことなく所望の金属配線パターンが形成され
る。しかる後レジスト膜１０を除去し、金属配線
の形成を完了する（第２図ｄ）。このようにして
高信頼性の金属配線を形成することが可能となつ
た。
第１図は従来の配線金属形成方法による工程説
明図であり、ａは金属被着工程、ｂはレジスト膜
形成工程、ｃは不要金属除去工程、ｄはレジスト
膜除去工程である。第２図は本発明の一実施例の
配線金属形成工程を示す説明図であり、ａは金属
層被着工程、ｂはレジスト膜形成工程、ｃは不要
金属除去工程、ｄはレジスト膜除去工程である。 尚、図中の記号は、１……Ｐ型半導体基板、２
……ｎ型エピ層、３……P+絶縁領域、４……n+
コレクタ領域、５……Ｐベース領域、６……ｎエ
ミツタ領域、７……P+低抵抗ベース領域、８…
…第１の絶縁膜、９……アルミ等の金属層、１０
……レジスト膜、１１……電池作用により流れる
電流、１２……第２の絶縁膜である。
明図であり、ａは金属被着工程、ｂはレジスト膜
形成工程、ｃは不要金属除去工程、ｄはレジスト
膜除去工程である。第２図は本発明の一実施例の
配線金属形成工程を示す説明図であり、ａは金属
層被着工程、ｂはレジスト膜形成工程、ｃは不要
金属除去工程、ｄはレジスト膜除去工程である。 尚、図中の記号は、１……Ｐ型半導体基板、２
……ｎ型エピ層、３……P+絶縁領域、４……n+
コレクタ領域、５……Ｐベース領域、６……ｎエ
ミツタ領域、７……P+低抵抗ベース領域、８…
…第１の絶縁膜、９……アルミ等の金属層、１０
……レジスト膜、１１……電池作用により流れる
電流、１２……第２の絶縁膜である。
Claims (1)
- １ 一導電型半導体基板の一主面に逆導電型のエ
ピタキシヤル層を有し、該エピタキシヤル層を貫
いて該エピタキシヤル層を複数の島領域に分離す
る一導電型高濃度絶縁領域を有し、前記島領域の
表面にバイポーラ型半導体素子を構成する逆導電
型高濃度コレクタ領域、逆導電型エミツタ領域及
び一導電型高濃度ベース領域を有する前記半導体
基板の全面に、前記絶縁領域、前記コレクタ領
域、前記エミツタ領域及び前記ベース領域に通ず
る開孔を形成する工程と、前記開孔をふくむ前記
絶縁膜表面にアルミニウム層、又は銅あるいはシ
リコンを数％混合したアルミニウム層からなる金
属層を形成する工程と、前記金属層を形成する直
前又は直後に、露出せる前記半導体基板の他の主
面に第２の絶縁膜を形成する工程と、前記金属層
のうち前記開孔上の所定領域を覆うようにフオト
レジスト膜を形成する工程と、前記フオトレジス
ト膜をマスクとして塩素系のガスプラズマを用い
たプラズマエツチング法により、前記開孔をすべ
ておおうように前記金属層を残し、その他の不要
部分の金属層をエツチング除去して前記絶縁領域
に接続される第１の金属配線と、前記バイポーラ
型半導体素子のエミツタ、ベース、コレクタ領域
にそれぞれ接続される第２の金属配線を形成する
工程とをふくみ、これにより、プラズマエツチン
グ中に前記基板の他の主面と前記第１の金属配線
間とを流れる電流によつて前記第１の金属配線が
異常な増蝕エツチングあるいは腐蝕をされること
を防ぐことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218582A JPS58159353A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218582A JPS58159353A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159353A JPS58159353A (ja) | 1983-09-21 |
| JPH0122983B2 true JPH0122983B2 (ja) | 1989-04-28 |
Family
ID=12628940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218582A Granted JPS58159353A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159353A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111474B2 (ja) * | 1972-05-24 | 1976-04-12 |
-
1982
- 1982-03-17 JP JP4218582A patent/JPS58159353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58159353A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3649386A (en) | Method of fabricating semiconductor devices | |
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| US4005452A (en) | Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby | |
| US4045249A (en) | Oxide film isolation process | |
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| EP0030147B1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| JPH08195433A (ja) | 半導体装置及びその製造方法 | |
| US3776786A (en) | Method of producing high speed transistors and resistors simultaneously | |
| JPH0122983B2 (ja) | ||
| JPH05291186A (ja) | 半導体チップの表面上に金属コンタクトを形成する方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0770586B2 (ja) | 半導体装置の製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5919374A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH0267732A (ja) | 半導体集積回路 | |
| JPS6343893B2 (ja) | ||
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPS6258667B2 (ja) | ||
| JPS613470A (ja) | 半導体装置 | |
| JPS6232619B2 (ja) | ||
| GB2068168A (en) | Bipolar transistor | |
| JPS6314501B2 (ja) |