JPH0124013B2 - - Google Patents
Info
- Publication number
- JPH0124013B2 JPH0124013B2 JP57058538A JP5853882A JPH0124013B2 JP H0124013 B2 JPH0124013 B2 JP H0124013B2 JP 57058538 A JP57058538 A JP 57058538A JP 5853882 A JP5853882 A JP 5853882A JP H0124013 B2 JPH0124013 B2 JP H0124013B2
- Authority
- JP
- Japan
- Prior art keywords
- amount
- current
- suppression
- terminal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001629 suppression Effects 0.000 claims description 38
- 238000005070 sampling Methods 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 9
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 210000004899 c-terminal region Anatomy 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電流差動保護継電装置、特に故障電
流による変流器の飽和に拘らず内外故障を弁別し
得る電流差動保護継電装置に関するものである。
流による変流器の飽和に拘らず内外故障を弁別し
得る電流差動保護継電装置に関するものである。
送電線の大規模化に伴ない、多端子送電線系統
が増加し、その保護も複雑になつてきている。こ
のため所定の区間内外部の事故識別能力が最も高
い差動原理を適用した電流差動保護方式を多端子
送電線保護に適用しようとする傾向が近年盛んに
強くなつてきている。以下第1図によつて差動保
護原理を説明する。即ち、この方式は、各端子
A,B,Cの電流変成器CT1を介して得られる
電流iA,iB,iCのベクトル和の絶対値|iA+iB+iC
|を動作量とし、前記電流iA,iB,iCの各々のス
カラー和|iA|+|iB|+|iC|に定数Rを乗じ
た量を抑制量として、動作量と抑制量の差が一定
の値K以上あるか否かにより動作判定し、各端子
A,B,C内外部の事故か否かを識別するもので
ある。これを動作式で表わすと下式のようにな
る。
が増加し、その保護も複雑になつてきている。こ
のため所定の区間内外部の事故識別能力が最も高
い差動原理を適用した電流差動保護方式を多端子
送電線保護に適用しようとする傾向が近年盛んに
強くなつてきている。以下第1図によつて差動保
護原理を説明する。即ち、この方式は、各端子
A,B,Cの電流変成器CT1を介して得られる
電流iA,iB,iCのベクトル和の絶対値|iA+iB+iC
|を動作量とし、前記電流iA,iB,iCの各々のス
カラー和|iA|+|iB|+|iC|に定数Rを乗じ
た量を抑制量として、動作量と抑制量の差が一定
の値K以上あるか否かにより動作判定し、各端子
A,B,C内外部の事故か否かを識別するもので
ある。これを動作式で表わすと下式のようにな
る。
|iA+iB+iC|
−R(|iA|+|iB|+|iC|)K ……(1)
〔背景技術の問題点〕
(1)式は単純な差動電流分のみを検出するもので
なく、左辺の2項の抑制量を付加することによつ
て区間外部事故の種々の誤差による誤動作を避
け、且つ高感度な故障検出能力を得るための一般
的な手法である。例えば第2図に示すように外部
事故時に過大な事故電流分iFがC端子に集中して
流出し、電流変成器CT1が飽和し易くなつてし
まう。且つその時A,B端子の流入電流iA,iBは
A,B端子の電流変成器CT1が飽和しない場合
は、C端子で生じた電流変成器CTの飽和による
誤差分がそのまま差動電流分になつてしまい、飽
和度合によつては誤動作に至つてしまう可能性が
生じる。この場合、(1)式の第2項目を比較的大き
く、即ち、Rを大きくしておけば前記誤動作は防
止できる。しかし第3図に示すように、並行2回
線送電線の隣回線2L側のF点での内部事故時に、
C端子の2L側は流出端子となり、前記電流変成
器CT1の誤差がなくても(1)式の左辺第1項目の
動作量と第2項目の抑制量の比が接近し外部事故
との識別能力が低下してくる可能性が生じる。
なく、左辺の2項の抑制量を付加することによつ
て区間外部事故の種々の誤差による誤動作を避
け、且つ高感度な故障検出能力を得るための一般
的な手法である。例えば第2図に示すように外部
事故時に過大な事故電流分iFがC端子に集中して
流出し、電流変成器CT1が飽和し易くなつてし
まう。且つその時A,B端子の流入電流iA,iBは
A,B端子の電流変成器CT1が飽和しない場合
は、C端子で生じた電流変成器CTの飽和による
誤差分がそのまま差動電流分になつてしまい、飽
和度合によつては誤動作に至つてしまう可能性が
生じる。この場合、(1)式の第2項目を比較的大き
く、即ち、Rを大きくしておけば前記誤動作は防
止できる。しかし第3図に示すように、並行2回
線送電線の隣回線2L側のF点での内部事故時に、
C端子の2L側は流出端子となり、前記電流変成
器CT1の誤差がなくても(1)式の左辺第1項目の
動作量と第2項目の抑制量の比が接近し外部事故
との識別能力が低下してくる可能性が生じる。
この場合は(1)式の左辺第2項目の定数Rを過大
に大きくすると内部事故でありながら動作できな
いと云う不具合が生じることになる。従つて外部
事故で動作量が、又、内部事故で抑制量が発生し
ても高感度に区間内外部の事故を識別する必要が
あり、前記(1)式の定数R,Kを適切に選ぶ必要が
ある。このような状況を考慮して、電流が比較的
小さい領域では抑制量を小さくして高感度にし、
電流が大きい領域ではCT飽和等の種々の誤差分
による影響を避けるため、抑制量を比較的大きく
して低感度にした、いわゆる電流の大小によつて
特性を変える方式が通常適用される。
に大きくすると内部事故でありながら動作できな
いと云う不具合が生じることになる。従つて外部
事故で動作量が、又、内部事故で抑制量が発生し
ても高感度に区間内外部の事故を識別する必要が
あり、前記(1)式の定数R,Kを適切に選ぶ必要が
ある。このような状況を考慮して、電流が比較的
小さい領域では抑制量を小さくして高感度にし、
電流が大きい領域ではCT飽和等の種々の誤差分
による影響を避けるため、抑制量を比較的大きく
して低感度にした、いわゆる電流の大小によつて
特性を変える方式が通常適用される。
即ち、下式のような特性としている。
Id−R1×Σ|I|K01 ……小電流域…(2)
Id−R2×Σ|I|K02 ……大電流域…(3)
但しR1<R2,K01>K02
Id=|iA+iB+iC|
Σ|I|=|iA|+|iB|+|iC|
(2),(3)式で示されるId,Σ|I|は各々(1)式で
説明したようにA,B,C端子の電流iA,iB,iC
のベクトル和|iA+iB+iC|及び前記各電流のス
カラー和|iA|+|iB|+|iC|である。定数R1,
R2は各々小電流域特性、大電流域特性の抑制量
を制限する比率定数である。又、K01,K02は小
電流域特性、大電流域特性の一端流入時の電流感
度を決める定数である。即ち、第4図々示特性か
ら明らかなように、縦軸は動作量、横軸は抑制量
であり、小電流域では動作域が広く、大電流域で
は動作域が狭くなつていることがわかる。
説明したようにA,B,C端子の電流iA,iB,iC
のベクトル和|iA+iB+iC|及び前記各電流のス
カラー和|iA|+|iB|+|iC|である。定数R1,
R2は各々小電流域特性、大電流域特性の抑制量
を制限する比率定数である。又、K01,K02は小
電流域特性、大電流域特性の一端流入時の電流感
度を決める定数である。即ち、第4図々示特性か
ら明らかなように、縦軸は動作量、横軸は抑制量
であり、小電流域では動作域が広く、大電流域で
は動作域が狭くなつていることがわかる。
第2図において示したように、C端子に集中し
た過大電流が流れ、電流変成器CT1が飽和した
場合の動作量と抑制量との関係を第5図によつて
説明する。第5図aは直流飽和波形であり、一般
にCTの残留磁束等の影響により事故発生から1
サイクル〜2サイクル以降に大きな波形歪が生じ
る傾向にある。従つて同図bに示される非飽和端
子A,Bの和電流に比べて1サイクルから2サイ
クル以降に誤差分が増大し動作量が発生してく
る。飽和端子Cの電流の大きさと、同図dで表わ
される非飽和端子の和で示される抑制量は事故発
生と同時に大きくなつてきている。更に、第5図
c,dの立上りがいづれもa,bの故障電流の立
上りに対して僅かの時間遅れがあるのは、フイル
ター、振幅値計算等の反答時間によるものであ
る。又、第5図eにはCT飽和誤差分の大きさの
時間変化を示している。
た過大電流が流れ、電流変成器CT1が飽和した
場合の動作量と抑制量との関係を第5図によつて
説明する。第5図aは直流飽和波形であり、一般
にCTの残留磁束等の影響により事故発生から1
サイクル〜2サイクル以降に大きな波形歪が生じ
る傾向にある。従つて同図bに示される非飽和端
子A,Bの和電流に比べて1サイクルから2サイ
クル以降に誤差分が増大し動作量が発生してく
る。飽和端子Cの電流の大きさと、同図dで表わ
される非飽和端子の和で示される抑制量は事故発
生と同時に大きくなつてきている。更に、第5図
c,dの立上りがいづれもa,bの故障電流の立
上りに対して僅かの時間遅れがあるのは、フイル
ター、振幅値計算等の反答時間によるものであ
る。又、第5図eにはCT飽和誤差分の大きさの
時間変化を示している。
そして第5図eから下記のことがわかる。即
ち、事故発生からCT飽和による波形歪の影響が
現われる迄には1〜2サイクル要するので、抑制
量が動作量より先に大きくなるが、それ以降は差
動電流分(誤差電流分)が大きくなる。従つて小
電流域特性の比率定数の値と飽和度の関係によつ
て誤動作に至る。
ち、事故発生からCT飽和による波形歪の影響が
現われる迄には1〜2サイクル要するので、抑制
量が動作量より先に大きくなるが、それ以降は差
動電流分(誤差電流分)が大きくなる。従つて小
電流域特性の比率定数の値と飽和度の関係によつ
て誤動作に至る。
以上の動作量と抑制量との時間的関係を第6図
に示す。第6図のA点が常時負荷状態であり、事
故が発生してからCT飽和による波形歪の影響が
現われる迄はAB間の変化で表わされる。即ち、
抑制量の大きさが動作量の大きさの立上りよりは
早いことを示している。その後、波形歪が比較的
あきらかに表われて動作量が大きくなり、逆に抑
制量が小さくなつてくる。即ち、これはBC間で
表わされる。C点からは飽和度が低下して動作量
が低下し、抑制量が立上つてD領域に入つて行
く。即ち、B→C→Dの動きによつてC点ゾーン
で誤動作域に入つてくる可能性がある。そこでC
点ゾーンを避けるため比率定数を高めて抑制分を
大きくすると、通常の流出を伴なう内部事故時の
検出感度を低下させてしまう。
に示す。第6図のA点が常時負荷状態であり、事
故が発生してからCT飽和による波形歪の影響が
現われる迄はAB間の変化で表わされる。即ち、
抑制量の大きさが動作量の大きさの立上りよりは
早いことを示している。その後、波形歪が比較的
あきらかに表われて動作量が大きくなり、逆に抑
制量が小さくなつてくる。即ち、これはBC間で
表わされる。C点からは飽和度が低下して動作量
が低下し、抑制量が立上つてD領域に入つて行
く。即ち、B→C→Dの動きによつてC点ゾーン
で誤動作域に入つてくる可能性がある。そこでC
点ゾーンを避けるため比率定数を高めて抑制分を
大きくすると、通常の流出を伴なう内部事故時の
検出感度を低下させてしまう。
以上のように(2),(3)式で示される動作式で応動
する電流差動保護装置が多端子保護用に適用さ
れ、しかも或る一端子に集中して電流が流れて
CT飽和を起こした場合、前記(2),(3)式で示され
る動作量と抑制量との時間協調がとれず、区間外
部事故時に誤動作に至る可能性が生じる。
する電流差動保護装置が多端子保護用に適用さ
れ、しかも或る一端子に集中して電流が流れて
CT飽和を起こした場合、前記(2),(3)式で示され
る動作量と抑制量との時間協調がとれず、区間外
部事故時に誤動作に至る可能性が生じる。
本発明は上記問題点を解決することを目的とし
てなされたものであり、区間外の事故であるにも
拘らず、集中して故障電流が流れて生じるCT誤
差分が原因となつて誤動作することのない電流差
動保護継電装置を提供することを目的としてい
る。
てなされたものであり、区間外の事故であるにも
拘らず、集中して故障電流が流れて生じるCT誤
差分が原因となつて誤動作することのない電流差
動保護継電装置を提供することを目的としてい
る。
本発明は波形歪に原因して生ずる動作量として
の差電流に着目し、動作量として各端子からサン
プリングされた各時刻毎のサンプリング値による
最小差電流を使用し、しかも抑制量の立下りに対
して差電流の立上りを遅らせることにより、抑制
量との間の時間協調をとろうとするものである。
の差電流に着目し、動作量として各端子からサン
プリングされた各時刻毎のサンプリング値による
最小差電流を使用し、しかも抑制量の立下りに対
して差電流の立上りを遅らせることにより、抑制
量との間の時間協調をとろうとするものである。
以下図面を参照しつつ実施例を説明する。第7
図は本発明による電流差動保護継電装置の一実施
例構成図である。第7図において、A,B,Cは
各電気所であり、本実施例では3端子系統が示さ
れている。なお、各端子は夫々同一構成であるた
め、A電気所についてのみ説明する。2は各端子
間にもうけられた送電線であり、変流器1を介し
て各端電流は電流差動継電器3に導入される。電
流差動継電気3に取込まれた電流は入力変換器3
1にて所定の電気量に変換され、フイルター32
を介して不要な周波数成分の電気量を除去して得
られた電気量がサンプリング・ホールド回路
(S/H回路)33にて次のサンプリング時迄ホ
ールドされる。そして前記ホールドされた電気量
をマルチプレクサ回路(MPX)34を介してア
ナログ・デジタル変換回路(A/D変換回路)3
5に導入し、これから得られた電気量であるデジ
タル量iAnは伝送装置4を介してB,C端子に
夫々送られる。同時にB,C端子からの同時刻に
サンプリングされた電気量iBn,iCnを受信し、前
記自端電気量iAnと共にデータ記憶メモリ
(RAM)36に格納される。そして前記した如
き格納されたデータを用い、後述する(4)〜(9)式に
基いたアルゴリズムに従つた所定の処理内容を記
憶するプログラム・メモリ(ROM)38のプロ
グラム命令によつて中央演算処理部(CPU)3
7で演算処理し、その判定結果に基いて入出力イ
ンターフエース回路(I/)39を介して出力
するよう構成される。
図は本発明による電流差動保護継電装置の一実施
例構成図である。第7図において、A,B,Cは
各電気所であり、本実施例では3端子系統が示さ
れている。なお、各端子は夫々同一構成であるた
め、A電気所についてのみ説明する。2は各端子
間にもうけられた送電線であり、変流器1を介し
て各端電流は電流差動継電器3に導入される。電
流差動継電気3に取込まれた電流は入力変換器3
1にて所定の電気量に変換され、フイルター32
を介して不要な周波数成分の電気量を除去して得
られた電気量がサンプリング・ホールド回路
(S/H回路)33にて次のサンプリング時迄ホ
ールドされる。そして前記ホールドされた電気量
をマルチプレクサ回路(MPX)34を介してア
ナログ・デジタル変換回路(A/D変換回路)3
5に導入し、これから得られた電気量であるデジ
タル量iAnは伝送装置4を介してB,C端子に
夫々送られる。同時にB,C端子からの同時刻に
サンプリングされた電気量iBn,iCnを受信し、前
記自端電気量iAnと共にデータ記憶メモリ
(RAM)36に格納される。そして前記した如
き格納されたデータを用い、後述する(4)〜(9)式に
基いたアルゴリズムに従つた所定の処理内容を記
憶するプログラム・メモリ(ROM)38のプロ
グラム命令によつて中央演算処理部(CPU)3
7で演算処理し、その判定結果に基いて入出力イ
ンターフエース回路(I/)39を介して出力
するよう構成される。
以上の構成を有する装置において以下に示す(4)
〜(9)式が演算される。
〜(9)式が演算される。
IdMINn−R1×IRn≧K01 ……(4)
IdMINn−R2×IRn≧K02 ……(5)
IdMINn=MIN(Idn,Idn-1,Idn-2…Idn-o) ……(6)
I( )n=|i( )n|+|i( )n-1|+…+|i( )n-5|+
K1{||i( )n|−|i( )n-3||+||i( )n-1| −|i( )n-4||+||i( )n-2|−|i( )n-5|
|}……(7) idn=iAn+iBn+iCn ……(8) IRn=IAn+IBn+ICn ……(9) 上記した(4),(5)式は最小差電流を用いた各動作
電流域での特性式であり、(4)式は小電流域特性、
(5)式は大電流域特性を夫々示す。(6)式は各サンプ
リング値のうちから最小差電流を検出することを
意味し、(7)式は各サンプリング値を用いて振幅値
を計算する計算式である。なお式中にある( )
は、d,A,B,Cが夫々入る。そして(8),(9)式
は各端サンプリング電流値から動作量としての差
電流及び抑制量としての和電流を算出する式であ
る。更に上式において、mはサンプリング時系列
を表わし、且つ交流量を30゜毎にサンプリングす
る場合を想定している。従つて時系列(m)と
(m−1)の差は1サンプリングであり、(m)が
最も新しいサンプリング時刻のものであることを
意味する。
K1{||i( )n|−|i( )n-3||+||i( )n-1| −|i( )n-4||+||i( )n-2|−|i( )n-5|
|}……(7) idn=iAn+iBn+iCn ……(8) IRn=IAn+IBn+ICn ……(9) 上記した(4),(5)式は最小差電流を用いた各動作
電流域での特性式であり、(4)式は小電流域特性、
(5)式は大電流域特性を夫々示す。(6)式は各サンプ
リング値のうちから最小差電流を検出することを
意味し、(7)式は各サンプリング値を用いて振幅値
を計算する計算式である。なお式中にある( )
は、d,A,B,Cが夫々入る。そして(8),(9)式
は各端サンプリング電流値から動作量としての差
電流及び抑制量としての和電流を算出する式であ
る。更に上式において、mはサンプリング時系列
を表わし、且つ交流量を30゜毎にサンプリングす
る場合を想定している。従つて時系列(m)と
(m−1)の差は1サンプリングであり、(m)が
最も新しいサンプリング時刻のものであることを
意味する。
第8図は動作説明のためのフローチヤートであ
る。先ず、Step801においてはデータメモリ
(RAM)36から必要とする各端子のデータ
(iAn,iAn-1,…,iAn-5),(iBn,iBn-1,…,
iBn-5),(iCn,iCn-1,…,iCn-5)を読み出し、
Step802において差動電流分(idn,idn-1,…
idn-5)を作る。差動電流分idnは各端子電流iAn,
iBn,iCnから(8)式により作成される。Step803にお
いては前記Step801,802で得られたデータ列
(iAn,iBn,iCn,idn),(iAn-1,iBn-1,iCn-1,
idn-1)……(iAn-5,iBn-5,iCn-5,idn-5)から(7)
式で示される交流電気量の大きさに比例した量
IAn,IBn,ICn,Idnを作る。Step804においては
Step803で求めたIAn,IBn,ICnから(9)式によつて
抑制量IRnを求める。更にIRnについてはm時点以
降nサンプリング間必要とするため所定のデータ
メモリ(RAM)36に格納しておく。Step805
においてはStep804で得られたIdnと、Idnの過去
nサンプリング間の値(Idn-1,……Idn-o)を記
憶している所定のデータメモリ(RAM)36か
ら前記各データを読み出し、Idnと(Idn-1,Idn-2
……Idn-o)の中の最小の値IdMINnを検出する。
Step806ではStep805及びStep804で得られた
(IdMINn,IRn)と定数R1,K01とから(4)式が成立す
るか否かを検出する。そしてこれが成立したなら
ばStep807においてStep805及び804で得られた
(IdMINn,IRn)と定数R2,K02とから(5)式が成立す
るか否かを検出する。これが成立したならば動作
と判定し次に進む。Step806において(4)式が成立
しなければ不動作と判定し次の処理に進む。更に
Step807において(5)式が成立しない場合も不動作
と判定し次の処理に進む。以上の処理を施すこと
によつて前述したCT飽和の影響が顕著になつて
きた状態における抑制量と動作量の時間協調不足
による誤動作を防止できる。即ち、CT飽和の影
響が現われてきた時に、動作量の立上りを抑制量
の立下りより緩やかにすることによつて誤動作に
至るのを防止できる。
る。先ず、Step801においてはデータメモリ
(RAM)36から必要とする各端子のデータ
(iAn,iAn-1,…,iAn-5),(iBn,iBn-1,…,
iBn-5),(iCn,iCn-1,…,iCn-5)を読み出し、
Step802において差動電流分(idn,idn-1,…
idn-5)を作る。差動電流分idnは各端子電流iAn,
iBn,iCnから(8)式により作成される。Step803にお
いては前記Step801,802で得られたデータ列
(iAn,iBn,iCn,idn),(iAn-1,iBn-1,iCn-1,
idn-1)……(iAn-5,iBn-5,iCn-5,idn-5)から(7)
式で示される交流電気量の大きさに比例した量
IAn,IBn,ICn,Idnを作る。Step804においては
Step803で求めたIAn,IBn,ICnから(9)式によつて
抑制量IRnを求める。更にIRnについてはm時点以
降nサンプリング間必要とするため所定のデータ
メモリ(RAM)36に格納しておく。Step805
においてはStep804で得られたIdnと、Idnの過去
nサンプリング間の値(Idn-1,……Idn-o)を記
憶している所定のデータメモリ(RAM)36か
ら前記各データを読み出し、Idnと(Idn-1,Idn-2
……Idn-o)の中の最小の値IdMINnを検出する。
Step806ではStep805及びStep804で得られた
(IdMINn,IRn)と定数R1,K01とから(4)式が成立す
るか否かを検出する。そしてこれが成立したなら
ばStep807においてStep805及び804で得られた
(IdMINn,IRn)と定数R2,K02とから(5)式が成立す
るか否かを検出する。これが成立したならば動作
と判定し次に進む。Step806において(4)式が成立
しなければ不動作と判定し次の処理に進む。更に
Step807において(5)式が成立しない場合も不動作
と判定し次の処理に進む。以上の処理を施すこと
によつて前述したCT飽和の影響が顕著になつて
きた状態における抑制量と動作量の時間協調不足
による誤動作を防止できる。即ち、CT飽和の影
響が現われてきた時に、動作量の立上りを抑制量
の立下りより緩やかにすることによつて誤動作に
至るのを防止できる。
第9図は抑制量と動作量との時間関係をnをパ
ラメータとして示したものである。なお、ここに
示したnは現時点から遡つた過去のサンプリング
回数を意味する。第9図の横軸は時間、縦軸は動
作量IdMINn及び抑制量(R2×IRn+K02)の大きさ
を示している。同図の抑制量に注目すると、ある
時定数によつてCT誤差分の影響が大きくなり抑
制量が低下していることがわかる。次に動作量に
注目すると、n=0のIdMINn=Idnとした場合はT0
間だけ動作量IdMINnが抑制量(R2×IRn+K02)よ
り大きくなることがある。しかしn=3以上では
動作量が抑制量を越えることはなく、誤動作には
至らない。又、n=2の場合はT2間だけ誤動作
期間があるが、T0よりはるかに小さくなつてい
る。即ち、動作量と抑制量の時間協調不揃いによ
る誤動作を防止できることが明らかとなつた。
なお、本発明は上記した実施例に限定されるもの
ではなく、次のような方式にも適用できるもので
ある。
ラメータとして示したものである。なお、ここに
示したnは現時点から遡つた過去のサンプリング
回数を意味する。第9図の横軸は時間、縦軸は動
作量IdMINn及び抑制量(R2×IRn+K02)の大きさ
を示している。同図の抑制量に注目すると、ある
時定数によつてCT誤差分の影響が大きくなり抑
制量が低下していることがわかる。次に動作量に
注目すると、n=0のIdMINn=Idnとした場合はT0
間だけ動作量IdMINnが抑制量(R2×IRn+K02)よ
り大きくなることがある。しかしn=3以上では
動作量が抑制量を越えることはなく、誤動作には
至らない。又、n=2の場合はT2間だけ誤動作
期間があるが、T0よりはるかに小さくなつてい
る。即ち、動作量と抑制量の時間協調不揃いによ
る誤動作を防止できることが明らかとなつた。
なお、本発明は上記した実施例に限定されるもの
ではなく、次のような方式にも適用できるもので
ある。
電流差動継電器として小電流域、大電流域特性
(4),(5)式の2特性を有するもの以外に、両者の特
性の長所を加味した1特性とした場合の動作分に
も適用できる。更に本発明の対象とするCT飽和
時の誤動作現象が大電流域での問題であれば下式
を適用してもよい。
(4),(5)式の2特性を有するもの以外に、両者の特
性の長所を加味した1特性とした場合の動作分に
も適用できる。更に本発明の対象とするCT飽和
時の誤動作現象が大電流域での問題であれば下式
を適用してもよい。
Idn−R1×IRn≧K01 ……(10)
IdMINn−R2×IRn≧K02 ……(11)
即ち、大電流特性を示す(11)式の動作量にのみ
IdMINnを用い、小電流特性は(10)式とするものであ
る。又、振幅値に対しては(7)式の代り以下の式を
用いてもよいことは云うまでもない。
IdMINnを用い、小電流特性は(10)式とするものであ
る。又、振幅値に対しては(7)式の代り以下の式を
用いてもよいことは云うまでもない。
I( )n=5
〓i=0
|i( )n-i| …(12)
更に、電流差動継電器の動作式を(4)〜(9)式に限
ることなく、次式で示すように交流量の振幅値の
2乗値としても可能である。
ることなく、次式で示すように交流量の振幅値の
2乗値としても可能である。
I2 dMINn−R′1×I2 RM≧K′01
I2 dMINn−R′2×I2 RM≧K′02
I2 dMINn
=MIN(I2 dn,I2 dn-1,…I2 dn-o)
I2 ( )n=i2 ( )n+i2 ( )n-3
I2 Rn=I2 An+I2 Bn+I2 Cn……(13)
但し、R′1,R′2,K′01,K′02は定数
又、上記実施例では3端子構成として電力系統
又を説明したが、2端子構成又は4端子構成以上
の場合にも適用できる。この場合には前記(8),(9)
式に対応する量として idn=i(1)n+i(2)n+……+i(N)n IRn=I(1)n+I(2)n+……+I(N)n ……(14) を夫々演算し、これに前記した(4),(5),(6)式を適
用すればよい。なお(14)式のNは端子数であ
る。そして本実施例では保護区間を送電線として
説明したが、これに限定されるものではなく、例
えば母線、変圧器等の保護にも適用できる。更
に、以上の説明では抑制量IRnとして各端電流振
幅値の夫夫の和としたが、下式のような方法など
種々考えられる。
又を説明したが、2端子構成又は4端子構成以上
の場合にも適用できる。この場合には前記(8),(9)
式に対応する量として idn=i(1)n+i(2)n+……+i(N)n IRn=I(1)n+I(2)n+……+I(N)n ……(14) を夫々演算し、これに前記した(4),(5),(6)式を適
用すればよい。なお(14)式のNは端子数であ
る。そして本実施例では保護区間を送電線として
説明したが、これに限定されるものではなく、例
えば母線、変圧器等の保護にも適用できる。更
に、以上の説明では抑制量IRnとして各端電流振
幅値の夫夫の和としたが、下式のような方法など
種々考えられる。
IRn=MAX(I(1)n,I(2)n……I(N)n)……(15)
即ち、(15)式は各端電流振幅値I( )nの最大端
子電流振幅値を抑制量IRnとするものである。
子電流振幅値を抑制量IRnとするものである。
以上説明した如く、本発明によれば動作量とし
て各端子による最小差電流を使用し、抑制量の立
下りに対して動作量の立上りを遅らせることによ
り、抑制量と動作量との時間協調をとるよう構成
したので、区間外部故障時に一端子に集中して電
流が流れてCT飽和となつても誤動作することの
ない電流差動保護継電装置を提供することができ
る。
て各端子による最小差電流を使用し、抑制量の立
下りに対して動作量の立上りを遅らせることによ
り、抑制量と動作量との時間協調をとるよう構成
したので、区間外部故障時に一端子に集中して電
流が流れてCT飽和となつても誤動作することの
ない電流差動保護継電装置を提供することができ
る。
第1図は電流差動保護方式の一般的な原理を説
明する図、第2図は外部故障時に1端子に集中し
て電流が流れる様子を説明する図、第3図は内部
故障時に電流が流出する端子が生ずる場合を説明
する図、第4図は電流差動継電器の小電流域特性
と大電流域特性の一般的説明を行なうための図、
第5図はCTの直流飽和波形と各端子の電流振幅
値と差動電流分の振幅値の時間的関係を説明する
図、第6図はCT飽和時における動作量と抑制量
との関係を概念的に示す図、第7図は本発明によ
る電流差動継電装置の一実施例構成図、第8図は
動作説明のためのフローチヤート、第9図は動作
量と抑制量との時間協調を説明する図である。 1…電流変成器、2…送電線、3…電流差動継
電器、31…入力変換器、32…フイルタ、33
…サンプリングホールド回路、34…マルチプレ
クサ、35…アナログ/デジタル変換回路、36
…データ・メモリ、37…中央演算処理部、38
…プログラム・メモリ、39…入出力インターフ
エース回路。4…伝送装置。
明する図、第2図は外部故障時に1端子に集中し
て電流が流れる様子を説明する図、第3図は内部
故障時に電流が流出する端子が生ずる場合を説明
する図、第4図は電流差動継電器の小電流域特性
と大電流域特性の一般的説明を行なうための図、
第5図はCTの直流飽和波形と各端子の電流振幅
値と差動電流分の振幅値の時間的関係を説明する
図、第6図はCT飽和時における動作量と抑制量
との関係を概念的に示す図、第7図は本発明によ
る電流差動継電装置の一実施例構成図、第8図は
動作説明のためのフローチヤート、第9図は動作
量と抑制量との時間協調を説明する図である。 1…電流変成器、2…送電線、3…電流差動継
電器、31…入力変換器、32…フイルタ、33
…サンプリングホールド回路、34…マルチプレ
クサ、35…アナログ/デジタル変換回路、36
…データ・メモリ、37…中央演算処理部、38
…プログラム・メモリ、39…入出力インターフ
エース回路。4…伝送装置。
Claims (1)
- 【特許請求の範囲】 1 電力系統の各端子電流値を同一時刻、一定周
期をもつてサンプリングすることによりサンプリ
ングデータを検出するサンプリング回路と、前記
サンプリングデータをデジタルデータに変換する
アナログ/デジタル変換回路と、前記デジタルデ
ータを用いて所定の演算を行なう演算回路と、デ
ジタルデータ及び演算結果を記憶する記憶回路と
をそなえた電流差動保護継電装置において、各端
子電流によるサンプリング値から導出されかつ電
流のベクトル和に比例する動作量を算出する第1
の手段と、各端子電流によるサンプリング値から
導出されかつ電流のスカラー和に比例する抑制量
を算出する第2の手段と、前記第1の手段からの
演算結果を記憶する第3の手段と、前記第1の手
段による演算結果及び第3の手段により記憶され
た演算結果中から最小の値を検出する第4の手段
と、前記第4の手段による出力を動作量とし、第
2の手段による出力を抑制量として動作判定をす
る第5の手段とからなることを特徴とする電流差
動保護継電装置。 2 動作量及び抑制量の夫々を交流量の振幅値の
2乗としたことを特徴とする特許請求の範囲第1
項記載の電流差動保護継電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058538A JPS58175923A (ja) | 1982-04-08 | 1982-04-08 | 電流差動保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058538A JPS58175923A (ja) | 1982-04-08 | 1982-04-08 | 電流差動保護継電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175923A JPS58175923A (ja) | 1983-10-15 |
| JPH0124013B2 true JPH0124013B2 (ja) | 1989-05-09 |
Family
ID=13087211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57058538A Granted JPS58175923A (ja) | 1982-04-08 | 1982-04-08 | 電流差動保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175923A (ja) |
-
1982
- 1982-04-08 JP JP57058538A patent/JPS58175923A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175923A (ja) | 1983-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6976258B2 (ja) | 変圧器巻線のターン間故障を検出するためのシステムおよび方法 | |
| US4281386A (en) | Systems for detecting faults in electric power systems | |
| JP3808624B2 (ja) | 系統保護継電装置 | |
| WO2018122632A1 (en) | A method for detecting inrush and ct saturation and an inteligent electronic device therfor | |
| JPWO2016199293A1 (ja) | 保護リレー装置 | |
| EP0641496B1 (en) | Method and device for preventing understabilization of longitudinal differential protection in case of external fault and current transformer saturation | |
| US20150293166A1 (en) | Differential Protection Method and Protective Apparatus for Carrying Out a Differential Protection Method | |
| JPH0124013B2 (ja) | ||
| JPH0124012B2 (ja) | ||
| JP2000224755A (ja) | 電流差動保護継電装置 | |
| US8194374B2 (en) | Differential element with harmonic blocking and harmonic restraint operating in parallel | |
| JP2766350B2 (ja) | 電流差動保護継電装置 | |
| JPS6126425A (ja) | 変圧器の保護装置 | |
| JPH07107653A (ja) | 一相断線常時監視方式 | |
| JP2723354B2 (ja) | ディジタル保護継電装置の点検方式 | |
| JP2503972B2 (ja) | 母線保護継電装置 | |
| JPS5849028A (ja) | 保護継電装置 | |
| JPH0365016A (ja) | 配電線地絡検出装置 | |
| JP3833821B2 (ja) | 母線保護継電装置 | |
| JP2524527B2 (ja) | 差動保護装置の入力部故障診断方法 | |
| JPS58151819A (ja) | 地絡回線選択リレ− | |
| JPS6124897B2 (ja) | ||
| JPH08189944A (ja) | 平行2回線送電線における零相電流の検出および利用方法 | |
| JPH02223331A (ja) | 事故相選別装置 | |
| JPH01214220A (ja) | 比率差動継電器の高調波抑制方式 |