JPH0124374B2 - - Google Patents
Info
- Publication number
- JPH0124374B2 JPH0124374B2 JP56135244A JP13524481A JPH0124374B2 JP H0124374 B2 JPH0124374 B2 JP H0124374B2 JP 56135244 A JP56135244 A JP 56135244A JP 13524481 A JP13524481 A JP 13524481A JP H0124374 B2 JPH0124374 B2 JP H0124374B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- groove
- coil body
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910001035 Soft ferrite Inorganic materials 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
この出願の発明は、LC分布定数回路又はLC集
中定数回路を採用した遅延線において、インバー
タIC等を用いてパルス遅延装置を構成する場合
の遅延時間、パルス巾の温度補償をも可能とする
インピーダンスマツチング回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The invention of this application relates to the delay time and pulse width temperature when configuring a pulse delay device using an inverter IC or the like in a delay line that employs an LC distributed constant circuit or an LC lumped constant circuit. The present invention relates to an impedance matching circuit that also enables compensation.
まず第一に従来より用いられている分布定数回
路を採用した遅延装置について、添付図面第1図
に基づき説明する。ICは波形整形のためのイン
バータIC,Wはコイル上を摺動するブラシワイ
パーである。この場合ブラシワイパーなしの固定
接点方式を用いてもよい。Lはコイルのインダク
タンス、Cはコイルとアース電極間のキヤパシタ
ンスである。遅延時間Td、特性インピーダンス
Zoは次式で表現される。 First, a conventional delay device employing a distributed constant circuit will be described with reference to FIG. 1 of the accompanying drawings. IC is an inverter IC for waveform shaping, and W is a brush wiper that slides on the coil. In this case, a fixed contact system without a brush wiper may be used. L is the inductance of the coil, and C is the capacitance between the coil and the ground electrode. Delay time Td, characteristic impedance
Zo is expressed by the following formula.
Td=√.
Zo=√
通常第1図の回路図においては、終端抵抗Ro
は特性インピーダンスZoと等しいものである。 Td=√. Zo=√ Normally, in the circuit diagram in Figure 1, the terminating resistor Ro
is equal to the characteristic impedance Zo.
Ro=Zo
第2図のa,b,c,dの図形は、第1図に矢
印a,b,c,dで表示したポイントにおける電
圧波形をそれぞれ図示するものである。 Ro=Zo Figures a, b, c, and d in FIG. 2 illustrate voltage waveforms at the points indicated by arrows a, b, c, and d in FIG. 1, respectively.
すなわち、第2図aは入力波形で、PWは入力
パルス巾である。同bは入力波形のインバータ出
力、同cは遅延波形、同dは同cのインバータ出
力で、PW′は出力パルス巾を示す。又Td+は立
上り遅延時間、Td−は立下り遅延時間である。 That is, FIG. 2a is the input waveform, and PW is the input pulse width. In the figure, b is the inverter output of the input waveform, c is the delayed waveform, d is the inverter output of the same, and PW' is the output pulse width. Further, Td+ is a rising delay time, and Td- is a falling delay time.
そこで注意すべきことは、ICは入力がスレツ
シヨルド電圧Vthになつたとき反転出力を出すと
いう現象である。すなわち、第2図の波形cを波
形dに整形する場合、スレツシヨルド電圧Vthが
Hレベル電圧VhとLレベル電圧Vlとの中間にあ
れば立上り遅延時間Td+と立下り遅延時間Td−
が同じになり、従つてパルス巾の変動は発生しな
い。しかし一般的にスレツシヨルド電圧Vthが上
述の如く中間にある様作用する如きICは存在せ
ず、例えばTTL ICの場合には、Vh=4V、Vl=
0.6V、Vth=1.3V程度であるためTd+はTd−よ
り大となり、入力パルス巾PWより出力パルス巾
PW′の方が小さくなる。 What you should be aware of is the phenomenon that an IC outputs an inverted output when the input reaches the threshold voltage Vth. That is, when shaping waveform c in FIG. 2 into waveform d, if threshold voltage Vth is between H level voltage Vh and L level voltage Vl, rise delay time Td+ and fall delay time Td-.
will be the same, so no variation in pulse width will occur. However, in general, there are no ICs that operate as if the threshold voltage Vth is in the middle as mentioned above; for example, in the case of a TTL IC, Vh = 4V, Vl =
0.6V, Vth = about 1.3V, so Td+ is larger than Td-, and the output pulse width is smaller than the input pulse width PW.
PW′ becomes smaller.
更にスレツシヨルド電圧Vthは温度特性を有す
るので、温度上昇にともないVthは低く保持され
る。従つて第1図に図示の回路図においては、常
温においてさえ、Td+はTd−より大となり、入
力パルス巾に対して出力パルス巾は小さくなり、
又周囲温度上昇に伴いこの傾向は一層顕著とな
る。 Furthermore, since the threshold voltage Vth has temperature characteristics, Vth is maintained low as the temperature rises. Therefore, in the circuit diagram shown in FIG. 1, even at room temperature, Td+ is larger than Td-, and the output pulse width is smaller than the input pulse width.
Moreover, this tendency becomes more pronounced as the ambient temperature rises.
第3図は、この出願の発明に係る回路図の一実
施例を示す。図に於て、Riは入力抵抗、Roは終
端抵抗、Rthは温度に対してマイナス係数をもつ
抵抗体でいわゆるサーミスタよりなる。以下第3
図の各抵抗体の抵抗値選択方法を説明する。まず
第一に終端抵抗Roとサーミスタ抵抗Rthの常温
における並列抵抗値
R=1/1/Ro+1/Rth
が特性インピーダンスZo=√と等しくな
るように設定する。上記特性インピーダンスZo
と入力抵抗Riで、第2図bの電圧波形を分圧し
て第2図c及び第4図cの波形を得るものである
が、この際前記cのVhがICのスレツシヨルド電
圧Vthの2倍となるように入力抵抗Riを設定す
る。 FIG. 3 shows an embodiment of a circuit diagram according to the invention of this application. In the figure, Ri is an input resistance, Ro is a terminal resistance, and Rth is a resistor that has a negative coefficient with respect to temperature and is a so-called thermistor. 3rd below
A method for selecting the resistance value of each resistor shown in the figure will be explained. First of all, the parallel resistance value R=1/1/Ro+1/Rth of the terminating resistor Ro and thermistor resistor Rth at room temperature is set to be equal to the characteristic impedance Zo=√. Above characteristic impedance Zo
The voltage waveform shown in Fig. 2b is divided by the input resistor Ri to obtain the waveforms shown in Figs. Set the input resistance Ri so that
又スレツシヨルド電圧Vthの温度特性に合せ
て、上記cの波形におけるVhが常にVthの2倍
になるように終端抵抗Roと温度補償抵抗(サー
ミスタ抵抗)Rthとの比を決定する。この様にし
て各抵抗Ri,Ro,Rthの値が設定される。 Also, in accordance with the temperature characteristics of the threshold voltage Vth, the ratio between the terminating resistor Ro and the temperature compensation resistor (thermistor resistor) Rth is determined so that Vh in the waveform c above is always twice Vth. In this way, the values of each resistance Ri, Ro, and Rth are set.
第4図c,dは上述のように決定された第3図
の回路による二つの波形の関係を温度0℃と60℃
において図示したものである。 Figures 4c and d show the relationship between the two waveforms from the circuit of Figure 3 determined as described above at temperatures of 0°C and 60°C.
This is illustrated in the figure.
第5図、第6図はこの出願の発明に係る別の回
路図の実施例を図示する。いずれの回路において
も上記第3図の回路において採用したと同様な計
算方式により各抵抗Ri,Ro,Rthの値を求める
ことが出来る。第6図に図示するRpoはいわゆる
ポジスタで、サーミスタと反対に温度に対してプ
ラスの係数をもつ抵抗体である。 5 and 6 illustrate another circuit diagram embodiment according to the invention of this application. In either circuit, the values of the resistors Ri, Ro, and Rth can be determined using the same calculation method as that used in the circuit shown in FIG. 3 above. Rpo shown in FIG. 6 is a so-called posistor, which is a resistor that has a positive coefficient with respect to temperature, contrary to a thermistor.
次に本発明に係る回路を組込んだ遅延装置の一
実施例を説明する。 Next, an embodiment of a delay device incorporating a circuit according to the present invention will be described.
第7図、第8図において、円筒状ベース3とハ
ウジング4とより構成された空洞内に、その上端
突出部6がハウジング4に設けた孔部9に嵌合
し、その下面に、ベース3の中心に設けた孔部1
0に嵌合している脚部7を突設したほぼ円筒形の
エポキシ樹脂のような不導体よりなるロータ5が
はめ込まれて、上記ロータの上端突出部6に穿設
した長溝8にドライバ等を挿入して回転すれば、
脚部7を芯として前記ロータ5は回動可能であ
る。前記ロータの上端突出部6の外側にハウジン
グ4の方向に開口した断面コ字状の環状溝11を
ロータ5の一部に穿設し、この溝にOリング12
を挿入し、このOリングはハウジング4とロータ
5との間に圧着され、塵やグリース等の不要物が
内部に侵入するのを防止する。 In FIGS. 7 and 8, the upper end protrusion 6 of the hollow formed by the cylindrical base 3 and the housing 4 fits into the hole 9 provided in the housing 4, and the base 3 is inserted into the lower surface of the cavity. Hole 1 provided in the center of
A substantially cylindrical rotor 5 made of a non-conductor such as epoxy resin with protruding legs 7 fitted into the rotor 5 is fitted into the rotor 5, and a screwdriver etc. If you insert and rotate,
The rotor 5 is rotatable about the leg portion 7. An annular groove 11 having a U-shaped cross section and opening toward the housing 4 is formed in a part of the rotor 5 on the outside of the upper end protrusion 6 of the rotor, and an O-ring 12 is inserted into this groove.
is inserted, and this O-ring is crimped between the housing 4 and the rotor 5 to prevent unnecessary substances such as dust and grease from entering the inside.
ベース3の軸を中心として形成された扇状溝1
3が、前記ベース3に穿設される。この溝の入口
部14は溝底部15よりも巾広く且つ段部16を
形成するように構成される。前記巾広部内側に
は、後述するコイル体支持板が形成され、コイル
体を係止する。 Fan-shaped groove 1 formed around the axis of base 3
3 is bored in the base 3. The entrance portion 14 of this groove is wider than the groove bottom portion 15 and is configured to form a stepped portion 16 . A coil body support plate, which will be described later, is formed inside the wide portion and locks the coil body.
扇状溝13にはアース電極として導電性接着剤
が注入された後、コイル体αが収容される。つま
り、コイル体αを、溝13に挿嵌固定する際に
は、先ず溝13の底部15に導電性接着剤を適宜
の量注入して後、溝の上方よりコイル体を圧入
し、所定時間経過後接着剤が凝固することによ
り、コイル体は溝内に固定されると共にキヤパシ
タンスCの形成が可能となる。 After a conductive adhesive is injected into the fan-shaped groove 13 as a ground electrode, the coil body α is accommodated therein. That is, when inserting and fixing the coil body α into the groove 13, first inject an appropriate amount of conductive adhesive into the bottom 15 of the groove 13, then press fit the coil body from above the groove, and hold the coil body for a predetermined period of time. After the adhesive has solidified, the coil body is fixed in the groove and the capacitance C can be formed.
尚ベース3の扇状溝は一個以上適宜の数をベー
ス3に穿設しこれに対応する数のコイル体を収容
することが出来る。更にベースを円筒状でなく、
角状に形成し、このベースに一個以上の直線溝を
設けこれに棒状コイル体を装着すれば、前記筒状
ベース、扇状溝を具えた構成と同一の作用をなす
装置をうることが出来る。 Incidentally, an appropriate number of one or more fan-shaped grooves in the base 3 can be formed in the base 3 to accommodate a corresponding number of coil bodies. Furthermore, the base is not cylindrical,
By forming the base into a rectangular shape, providing one or more linear grooves in the base, and attaching a rod-shaped coil body to the base, it is possible to obtain a device that performs the same function as the configuration with the cylindrical base and fan-shaped grooves.
前記コイル体αが、溝13に収容された際、更
に溝内において動かないようにコイル体を係止す
るために、溝13の外側に第一コイル支え板1
7、内側に第二コイル支え板18をベース3と一
体に形成すると共に、これらの支え板には複数の
突出部19が設けられ、通常これらの突出部19
はそれぞれ溝内に挿嵌固定されたコイルαを外側
及び内側より挾持し、コイル体αが溝より抜け落
ちないように係止していると共に、後述する如
く、この溝の底部にアース電極としての導電性接
着剤を注入してコアに塗布せしめる際、前記突出
部とコイル体αにより構成される隙間に前記接着
剤が入りこみコイル体を溝内に固定するものであ
る。 When the coil body α is accommodated in the groove 13, a first coil support plate 1 is provided on the outside of the groove 13 in order to lock the coil body so that it does not move within the groove.
7. A second coil support plate 18 is integrally formed with the base 3 on the inside, and a plurality of protrusions 19 are provided on these support plates, and these protrusions 19 are normally provided.
The coil α inserted and fixed in the groove is held between the outside and the inside, and the coil body α is locked so that it does not fall out of the groove.As will be described later, a ground electrode is provided at the bottom of the groove. When the conductive adhesive is injected and applied to the core, the adhesive enters the gap formed by the protrusion and the coil body α, thereby fixing the coil body within the groove.
次に本発明に使用されるコイル体αの構成につ
いて説明する。コイル線34の芯となるべきコア
33にはソフトフエライト粉末を高分子材料の中
で分散させてなる複合磁性材を用いる。この材料
は従来のフエライトに比し、高周波特性が良好で
あることが知られており、電波吸収材として利用
されている。通常このコア33をシート状にし、
これにコイル線34を巻回し、インダクタンスを
形成すると高周波特性の良好なものが得られるこ
とは実験上一般に知られている。 Next, the configuration of the coil body α used in the present invention will be explained. A composite magnetic material made of soft ferrite powder dispersed in a polymer material is used for the core 33 which is to be the core of the coil wire 34. This material is known to have better high frequency characteristics than conventional ferrite, and is used as a radio wave absorbing material. Usually, this core 33 is made into a sheet,
It is generally known from experiments that good high frequency characteristics can be obtained by winding a coil wire 34 around this to form an inductance.
本発明においては前記複合磁性材よりなるコア
33をシート状に形成してこの上にコイル線34
を巻回し更に、この材料の弾力性、柔軟性を利用
して環状に構成してなるもので、容積の小さい環
状遅延線が形成されるので、従来例の直線形遅延
線において、端末における磁束分布が一様に形成
されないために生じる漏洩磁束の防止が可能であ
る。図中34′はコイル体のリード線である。上
記のように構成されたコイル体αは扇状溝13の
底部15に、予め注入された導電性接着剤により
固定され、更にコイル支え板17,18によりそ
れぞれ挾持されて、抜け落ちないように収容され
る。 In the present invention, the core 33 made of the composite magnetic material is formed into a sheet shape, and the coil wire 34 is placed on top of the core 33 made of the composite magnetic material.
The elasticity and flexibility of this material are utilized to form a ring-shaped delay line, which forms a circular delay line with a small volume. It is possible to prevent leakage magnetic flux caused by uneven distribution. In the figure, 34' is a lead wire of the coil body. The coil body α configured as described above is fixed to the bottom part 15 of the fan-shaped groove 13 with a conductive adhesive injected in advance, and is further held between the coil support plates 17 and 18, respectively, and housed so as not to fall out. Ru.
ベース3は射出成型方式で製作され、金型構造
上、溝13の底部の一ケ所に穴20を設ける。こ
の穴20は後述する複数のインサート端子21の
うちのアース端子21dの上に位置するように設
けられており、前述の如く溝13内に塗布された
導電性接着剤がこの穴に流入して、同時にコイル
体αに塗布されたキヤパシタンス用電極が自動的
に前記アース端子21dに接続される。 The base 3 is manufactured by injection molding, and a hole 20 is provided at one location at the bottom of the groove 13 due to the mold structure. This hole 20 is provided so as to be located above a ground terminal 21d of a plurality of insert terminals 21, which will be described later, and the conductive adhesive applied in the groove 13 flows into this hole as described above. At the same time, the capacitance electrode applied to the coil body α is automatically connected to the ground terminal 21d.
第8図、第10図、第11図、第12図に図示
の符号22はセラミツク基板である。第11図、
第12図はセラミツク基板の拡大図である。セラ
ミツク基板22の上面には、導電部30、入力抵
抗Ri、終端抵抗Ro、温度補償用抵抗例えばサー
ミスタRthを装着するが、この場合上記抵抗をセ
ラミツク基板上に印刷、焼成した後トリミング装
置等を用いて、前記回路図について説明した如
く、あらかじめ計算で求めた必要抵抗値を得るこ
とは容易である。この場合導電部30のペースト
は後述するセラミツク基板の孔部23に流入焼成
されている。次に金属ピン24をセラミツク基板
22に穿設した孔部23に挿入してピン24にス
ボツト溶接を実施すれば、ピン24はピン孔23
を介して導電部30と電気的に接続される。前記
のように構成されたセラミツク基板22をベース
3の下に設けた角状くぼみ32に下方より装着す
るには(第8図)、ピン24をベース3に設けた
貫通孔31(第9図)に下方より挿入してベース
3の上方に突出させて接着剤を用いて、ベース3
に固定する。第8図において、符号21はインサ
ードモールデングによりベース3に形成された複
数の端子である。符号21aは電源端子、21b
は入力端子、21cは出力端子、21dはアース
端子である。26はIC、27,28は端子21
bとIC、ICと端子21cとをそれぞれ接続する
ボンデングワイヤである。又35,36はIC2
6とセラミツク基板22の導電部30とをそれぞ
れ接続するボンデングワイヤである。セラミツク
基板22が上記の如くくぼみ32に挿入され、そ
れぞれの接続完了後、くぼみ32は接着剤で充填
される。 Reference numeral 22 shown in FIGS. 8, 10, 11, and 12 is a ceramic substrate. Figure 11,
FIG. 12 is an enlarged view of the ceramic substrate. A conductive part 30, an input resistor Ri, a terminating resistor Ro, and a temperature compensation resistor, such as a thermistor Rth, are mounted on the upper surface of the ceramic substrate 22. In this case, the above resistors are printed and fired on the ceramic substrate, and then a trimming device or the like is installed. As explained in connection with the circuit diagram, it is easy to obtain the required resistance value calculated in advance. In this case, the paste of the conductive portion 30 is poured into the hole 23 of the ceramic substrate, which will be described later, and is fired. Next, if the metal pin 24 is inserted into the hole 23 drilled in the ceramic substrate 22 and spot welding is performed on the pin 24, the pin 24 will fit into the pin hole 23.
It is electrically connected to the conductive part 30 via. In order to mount the ceramic substrate 22 configured as described above into the square recess 32 provided under the base 3 from below (FIG. 8), the pin 24 is inserted into the through hole 31 provided in the base 3 (FIG. 9). ) from below and make it protrude above the base 3, and using adhesive,
Fixed to. In FIG. 8, reference numeral 21 indicates a plurality of terminals formed on the base 3 by insert molding. Symbol 21a is a power supply terminal, 21b
is an input terminal, 21c is an output terminal, and 21d is a ground terminal. 26 is IC, 27, 28 are terminals 21
This is a bonding wire that connects the IC and the terminal 21c, and the IC and the terminal 21c. Also, 35 and 36 are IC2
6 and the conductive portion 30 of the ceramic substrate 22, respectively. Ceramic substrate 22 is inserted into recess 32 as described above, and after each connection is completed, recess 32 is filled with adhesive.
第13図はベース3にコイル体α、扇形集電板
25を取付け、ハウジング4を除去した側面図で
ある。扇形集電板25は良導体例えば黄銅等より
なり、L字状に折曲された脚部25′を具え、こ
の脚部25′に穿設された貫通孔hには前記セラ
ミツク板22に溶着されたピン24の一つが下方
より嵌挿され、脚部25′にハンダ付で接続され
る。又コイル体αの両端部34′,34′は残りの
二本のピン24にそれぞれ巻きつけハンダ付で接
続される。ロータ5には一対のフインガ29,2
9′を有するワイパーWが装着され、一つのワイ
パーフインガ29はコイル体α上を又他のワイパ
ーフインガ29′は集電板25上を、ロータ5の
回動に応じて、それぞれ摺動自在であり、この際
に生じる遅延信号は集電板25、ピン24を経由
してセラミツク基板22に導かれる。 FIG. 13 is a side view with the coil body α and the fan-shaped current collector plate 25 attached to the base 3 and the housing 4 removed. The fan-shaped current collector plate 25 is made of a good conductor, such as brass, and has leg parts 25' bent into an L-shape, and the through holes h formed in the leg parts 25' are welded to the ceramic plate 22. One of the pins 24 is inserted from below and connected to the leg portion 25' by soldering. Further, both ends 34', 34' of the coil body α are connected to the remaining two pins 24 by winding and soldering, respectively. The rotor 5 has a pair of fingers 29,2.
A wiper W having a diameter of 9' is attached, and one wiper finger 29 slides on the coil body α and the other wiper finger 29' slides on the current collector plate 25 in accordance with the rotation of the rotor 5. The delayed signal generated at this time is guided to the ceramic substrate 22 via the current collector plate 25 and pins 24.
次に本発明の作用について説明する。入力端子
21bより入つた信号はボンデングワイヤ27を
へてIC26に入り、反転された後ボンデングワ
イヤ35、セラミツク基板上の入力抵抗Riをへ
てコイル体αに導かれ遅延信号となる。既に説明
した通り、ロータ5に固定されたワイパーWは一
対のフインガ29,29′を有し、ロータ5の回
転に伴いフインガ29はコイルα上を摺動し、一
方29′は同時に集電板25上を摺動する。従つ
てロータ5を回転して設定された任意の位置で、
ワイパーWは遅延信号をキヤツチして集電板2
5、セラミツク基板22に固着したピン24をへ
て前記セラミツク基板22に導き、遅延信号はボ
ンデングワイヤ36をへて、他のICによつて再
度反転がなされて、ボンデングワイヤ28をへて
出力端子21cから取り出される。ワイパーWが
コイル体α、集電板25上を摺動することによつ
て、遅延時間は微調整の可変が可能であり、可変
範囲内のいかなる場所においても、本発明の目的
とする遅延時間とパルス巾及び温度特性は容易且
つ正確に得ることができる。尚又ワイパーの代り
にコイルよりタツプを引き出して固定形式の遅延
線とすることも可能である。 Next, the operation of the present invention will be explained. A signal input from the input terminal 21b passes through the bonding wire 27 and enters the IC 26, and after being inverted, it passes through the bonding wire 35, the input resistor Ri on the ceramic substrate, and is guided to the coil body α to become a delayed signal. As already explained, the wiper W fixed to the rotor 5 has a pair of fingers 29, 29', and as the rotor 5 rotates, the finger 29 slides on the coil α, while the wiper 29' simultaneously slides on the current collector plate. 25. Therefore, at any position set by rotating the rotor 5,
The wiper W catches the delayed signal and sends it to the current collector plate 2.
5. The delayed signal is guided to the ceramic substrate 22 through the pin 24 fixed to the ceramic substrate 22, and the delayed signal is passed through the bonding wire 36, inverted again by another IC, and then passed through the bonding wire 28. It is taken out from the output terminal 21c. By sliding the wiper W on the coil body α and the current collector plate 25, the delay time can be finely adjusted, and the delay time aimed at by the present invention can be adjusted anywhere within the variable range. The pulse width and temperature characteristics can be obtained easily and accurately. It is also possible to use a fixed type delay line by pulling out a tap from the coil in place of the wiper.
上述の如く本発明によれば、極めて小型のパツ
ケージの中に、遅延素子としてのL,C,IC及
びICの温度補償を兼ねたインピーダンスマツチ
ング抵抗を収容して、温度特性の極めて安定なパ
ルス遅延装置を得ることが出来る。 As described above, according to the present invention, the L, C, IC as a delay element, and the impedance matching resistor that also serves as temperature compensation for the IC are housed in an extremely small package, thereby producing a pulse with extremely stable temperature characteristics. A delay device can be obtained.
第1図は従来例の分布定数回路図。第2図a,
b,c,dは第1図矢印a,b,c,dで指した
ポイントにおけるそれぞれの電圧波形図。第3図
は本願発明に係る遅延装置の回路図の一実施例。
第4図c,dは第3図の回路による二つの波形を
示すものである。第5図、第6図はそれぞれ本願
発明に係る遅延装置の回路図の別の実施例を示
す。第7図乃至第13図は本願発明に係る遅延装
置の一実施例を図示するものである。第7図は側
面図。第8図は第7図のX−Yにそつた断面図。
第9図はベースの平面図。第10図はベース底面
に組込んだセラミツク基板平面図。第11図はセ
ラミツク基板の拡大平面図。第12図は第11図
の側面図。第13図は第7図のハウジングとロー
タを取外した斜視図。
αはコイル、Cはキヤパシタンス、Lはインダ
クタンス、Wはワイパー、Riは入力抵抗、Roは
終端抵抗、Rthは温度補償抵抗、Vthはスレツシ
ヨルド電圧、5はロータ、14は溝入口、15は
溝底部、16は段部、17は第1コイル支え板、
18は第2コイル支え板、20は穴、22はセラ
ミツク基板、25は集電板、26はIC、27,
28はボンデングワイヤ、29,29′はワイパ
ーフインガー、30は導電部、34はコイル線、
34′はリード線、35,36はボンデングワイ
ヤ、33はコア。
FIG. 1 is a distributed constant circuit diagram of a conventional example. Figure 2a,
b, c, and d are voltage waveform diagrams at the points indicated by arrows a, b, c, and d in FIG. 1, respectively. FIG. 3 is an embodiment of a circuit diagram of a delay device according to the present invention.
FIGS. 4c and 4d show two waveforms produced by the circuit of FIG. 3. FIGS. 5 and 6 each show another embodiment of a circuit diagram of a delay device according to the present invention. 7 to 13 illustrate an embodiment of a delay device according to the present invention. Figure 7 is a side view. FIG. 8 is a sectional view taken along the X-Y line in FIG. 7.
Figure 9 is a plan view of the base. FIG. 10 is a plan view of the ceramic substrate incorporated into the bottom of the base. FIG. 11 is an enlarged plan view of the ceramic substrate. FIG. 12 is a side view of FIG. 11. FIG. 13 is a perspective view with the housing and rotor of FIG. 7 removed. α is the coil, C is the capacitance, L is the inductance, W is the wiper, Ri is the input resistance, Ro is the termination resistance, Rth is the temperature compensation resistance, Vth is the threshold voltage, 5 is the rotor, 14 is the groove entrance, 15 is the groove bottom , 16 is a stepped portion, 17 is a first coil support plate,
18 is a second coil support plate, 20 is a hole, 22 is a ceramic substrate, 25 is a current collector plate, 26 is an IC, 27,
28 is a bonding wire, 29, 29' are wiper fingers, 30 is a conductive part, 34 is a coil wire,
34' is a lead wire, 35 and 36 are bonding wires, and 33 is a core.
Claims (1)
延線にインバータICを内蔵して波形整形を行わ
しめるパルス遅延装置において、温度補償用抵抗
をインピーダンスマツチング抵抗として用いるこ
とにより遅延時間及び出力パルス巾が温度依存性
をもたないことを特徴とするパルス遅延装置。1. In a pulse delay device that performs waveform shaping by incorporating an inverter IC into a delay line using an LC distributed constant or LC lumped constant circuit, by using a temperature compensation resistor as an impedance matching resistor, the delay time and output pulse width can be adjusted according to the temperature. A pulse delay device characterized by having no dependence.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135244A JPS5838026A (en) | 1981-08-28 | 1981-08-28 | Pulse delay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135244A JPS5838026A (en) | 1981-08-28 | 1981-08-28 | Pulse delay device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5838026A JPS5838026A (en) | 1983-03-05 |
| JPH0124374B2 true JPH0124374B2 (en) | 1989-05-11 |
Family
ID=15147173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135244A Granted JPS5838026A (en) | 1981-08-28 | 1981-08-28 | Pulse delay device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838026A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5790519B2 (en) * | 2012-01-26 | 2015-10-07 | 富士通株式会社 | Communication device |
-
1981
- 1981-08-28 JP JP56135244A patent/JPS5838026A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5838026A (en) | 1983-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245207A (en) | Miniature high frequency coil assembly or transformer | |
| US2762989A (en) | Capacitor mount | |
| US3350673A (en) | Adjustable electronic component | |
| JPH0134402Y2 (en) | ||
| JPH0124374B2 (en) | ||
| US3445802A (en) | Adjustable electronic component | |
| US3011138A (en) | Transformer | |
| US3399367A (en) | Miniaturized potentiometer with resistor element, wiper and support therefor concentrically mounted and electrically connected | |
| JPS646588Y2 (en) | ||
| JPH0529042A (en) | Connector device | |
| JP3241102B2 (en) | Noise filter | |
| JPH0760769B2 (en) | Complex inductance element | |
| JPH0443984Y2 (en) | ||
| JPH09199909A5 (en) | ||
| JPH0537449Y2 (en) | ||
| US3373394A (en) | Adjustable electrical resistor | |
| JPH0132726Y2 (en) | ||
| JPS6225866Y2 (en) | ||
| JPH0134331Y2 (en) | ||
| JPH0219955Y2 (en) | ||
| JPH0548106Y2 (en) | ||
| JPS6134760Y2 (en) | ||
| JP3032744B2 (en) | Method of manufacturing high voltage resistance pack | |
| JPS5910802Y2 (en) | dielectric loaded coaxial filter | |
| JP2868198B2 (en) | Method for manufacturing impedance element |