JPH0124375B2 - - Google Patents
Info
- Publication number
- JPH0124375B2 JPH0124375B2 JP54087031A JP8703179A JPH0124375B2 JP H0124375 B2 JPH0124375 B2 JP H0124375B2 JP 54087031 A JP54087031 A JP 54087031A JP 8703179 A JP8703179 A JP 8703179A JP H0124375 B2 JPH0124375 B2 JP H0124375B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- terminal
- potential
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は入力パルス信号のスレシホールド電位
を切換可能としたスイツチング回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching circuit capable of switching the threshold potential of an input pulse signal.
斯るスイツチング回路は従来比較回路を用いて
行われてきたが、回路が複雑となる。 Such switching circuits have conventionally been performed using comparison circuits, but the circuits are complicated.
本発明の目的は比較的簡単な回路でスレシホー
ルドを切換えられることと、次段に飽和型論理回
路を接続した場合にも、そのベース蓄積電荷を放
電する上で有利な回路を提供することにある。 The purpose of the present invention is to provide a circuit that can switch the threshold with a relatively simple circuit and is advantageous in discharging the base accumulated charge even when a saturation type logic circuit is connected to the next stage. It is in.
本発明によるスイツチング回路は、コレクタ接
地形式の第１および第２のトランジスタを備え、
これらトランジスタのベースは共通に接続されて
入力パルス信号の入力端子を形成し、前記第２の
トランジスタのエミツタは出力端子に接続され、
前記第１および第２のトランジスタのエミツタに
は第１および第２のバイアス電流供給源がそれぞ
れ接続され、前記第１のバイアス電流供給源の電
流を前記出力端子に導く向きに前記第１および第
２のトランジスタのエミツタ間に少なくとも１個
のダイオードが接続されており、少なくとも前記
第２のバイアス電流供給源は低スレシホールドを
得るとは動作し高スレシホールドを得るときは遮
断状態となることを特徴とする。 A switching circuit according to the present invention includes first and second transistors of a common collector type,
The bases of these transistors are connected in common to form an input terminal for an input pulse signal, and the emitter of said second transistor is connected to an output terminal;
First and second bias current supply sources are connected to the emitters of the first and second transistors, respectively, and the first and second bias current supply sources are connected to the emitters of the first and second transistors, respectively, and the first and second bias current supply sources are connected to the emitters of the first and second transistors. At least one diode is connected between the emitters of the second transistor, and at least the second bias current supply source operates when a low threshold is obtained and is cut off when a high threshold is obtained. It is characterized by
次に図面を参照して本発明をより詳細に説明す
る。 Next, the present invention will be explained in more detail with reference to the drawings.
第１図は本発明の一実施例である。 FIG. 1 shows an embodiment of the present invention.
入力端子１にパルス信号が加えられる。この入
力端子１にトランジスタ２及び３のベースを共通
に接続し、両者のコレクタは共通に接続する。さ
らにトランジスタ２のエミツタにはトランジスタ
６のコレクタ及び、ｎ個直列接続されたダイオー
ド４のアノード側を接続し、トランジスタ３のエ
ミツタはダイオード４のカソード側及びトランジ
スタ７のコレクタを接続する。さらにトランジス
タ３のエミツタは本スイツチング回路の出力端子
１０でありかつ次段のスイツチング回路等に接続
される。出力端子１０はトランジスタ１２のベー
スに接続され、トランジスタ１２のエミツタはダ
イオード１３を介して接地する。トランジスタ１
２のコレクタは抵抗１１を介して電源（Vcc）に
接続されるとともに、回路の出力１４となる。ト
ランジスタ６，７のエミツタは共通接続し、か
つ、電流源８に接続する。トランジスタ６のベー
ス５には一定バイアス電位Vbを与え、トランジ
スタ７のベースをスレシホールド切換端子９とす
る。 A pulse signal is applied to input terminal 1. The bases of transistors 2 and 3 are commonly connected to this input terminal 1, and the collectors of both are commonly connected. Further, the emitter of the transistor 2 is connected to the collector of the transistor 6 and the anode side of n diodes 4 connected in series, and the emitter of the transistor 3 is connected to the cathode side of the diode 4 and the collector of the transistor 7. Furthermore, the emitter of the transistor 3 is the output terminal 10 of this switching circuit and is connected to the next stage switching circuit, etc. The output terminal 10 is connected to the base of a transistor 12, and the emitter of the transistor 12 is grounded via a diode 13. transistor 1
The collector of 2 is connected to the power supply (Vcc) via a resistor 11 and serves as an output 14 of the circuit. The emitters of transistors 6 and 7 are commonly connected and connected to a current source 8. A constant bias potential Vb is applied to the base 5 of the transistor 6, and the base of the transistor 7 is used as a threshold switching terminal 9.
ここでスレシホールド切換端子９の電位が端子
５の電位より充分低く、かつトランジスタ７が飽
和しない電位にあるとする。この時電流源８の電
流はすべてトランジスタ７を流れる。ここで端子
１に加えた電位が、トランジスタ１２のベース・
エミツタ間電圧VBEとダイオード１３の順方向電
圧VFとの和から、トランジスタ３のベース・エ
ミツタ間電圧VBEを引いた電位（0.7V）より高
い時は、トランジスタ３はカツトオフとなり、ト
ランジスタ１２は導通し、端子１４は低電位とな
る。次に、端子１が前記電位（0.7V）より低
い値となつた時は、トランジスタ３はコレクタ接
地回路として動作し、トランジスタ１２をカツト
オフにし、端子１４は高電位となる。この時、ト
ランジスタ１２のベース領域に蓄積されたキヤリ
アを、トランジスタ３より放電するため、ターン
オフ時間を速くする。 Here, it is assumed that the potential of the threshold switching terminal 9 is sufficiently lower than the potential of the terminal 5 and is at a potential at which the transistor 7 is not saturated. At this time, all of the current from current source 8 flows through transistor 7. Here, the potential applied to terminal 1 is the base of transistor 12.
When the potential is higher than the sum of the emitter voltage V BE and the forward voltage V F of the diode 13 minus the base-emitter voltage V BE of the transistor 3 (0.7V), the transistor 3 is cut off, and the transistor 12 becomes conductive, and the terminal 14 becomes a low potential. Next, when the potential of the terminal 1 becomes lower than the potential (0.7V), the transistor 3 operates as a common collector circuit, cuts off the transistor 12, and the potential of the terminal 14 becomes high. At this time, the carriers accumulated in the base region of the transistor 12 are discharged from the transistor 3, thereby speeding up the turn-off time.
次に端子９の電位が端子５の電位より充分高い
時は、電流源８の電流はトランジスタ６を流れ
る。この時入力端子のパルスはトランジスタ２よ
り、ｎケ直列のダイオードを通り、トランジスタ
１２に加えられるため、スレシホールド電位はダ
イオードの順方向電圧VFのｎ倍、すなわち、nVF
だけ上昇する。この状態では、通常、トランジス
タ３はカツトオフとなるが、入力電位が高電位の
状態から、ベースエミツタ間電圧VBEより低い状
態に移る時、トランジスタ１２のベース蓄積キヤ
リアを放電する働きを有する。 Next, when the potential at terminal 9 is sufficiently higher than the potential at terminal 5, the current from current source 8 flows through transistor 6. At this time, the pulse at the input terminal is applied from transistor 2 to transistor 12 through n series diodes, so the threshold potential is n times the forward voltage V F of the diode, that is, nV F
only rises. In this state, the transistor 3 is normally cut off, but when the input potential changes from a high potential state to a state lower than the base-emitter voltage V BE , it has the function of discharging the base accumulated carriers of the transistor 12.
第１図の実施例では、トランジスタ２，３に流
れる電流をトランジスタ６，７により切換えてい
るが、トランジスタ２の電流を常に流しておき、
トランジスタ３のエミツタ側に流す電流を導通・
遮断させることにより、スレシホールドを切換え
ることも可能である。 In the embodiment shown in FIG. 1, the current flowing through transistors 2 and 3 is switched by transistors 6 and 7, but the current flowing through transistor 2 is always kept flowing.
Conducts the current flowing to the emitter side of transistor 3.
It is also possible to switch the threshold by blocking it.
本発明の他の実施例を第２図に示す。第２図は
スレシホールド電位を３つ設けた例である。図面
で第１図と共通する素子には同じ番号をつけた。
トランジスタ１５、ｍ個直列に接続したダイオー
ド１６は、第１図の２，４と同様の働きを有す
る。電流源１７，１８，１９は、スレシホールド
切換端子（図示せず）により、３つの電流源のい
ずれかの電流を流すことを制御することが可能な
電流源である。第２図の構成にすることにより第
１図と同様の理由により、およそVBE，（ｎ＋１）
VBE，（ｎ＋ｍ＋１）VBEの３種のスレシホールド
電位が選択可能となる。 Another embodiment of the invention is shown in FIG. FIG. 2 shows an example in which three threshold potentials are provided. Elements in the drawings that are common to those in FIG. 1 are given the same numbers.
The transistor 15 and m diodes 16 connected in series have the same function as 2 and 4 in FIG. The current sources 17, 18, and 19 are current sources that can control the flow of current from any one of the three current sources by a threshold switching terminal (not shown). By adopting the configuration shown in Figure 2, for the same reason as in Figure 1, approximately V BE , (n+1)
Three types of threshold potentials, VBE and (n+m+1) VBE , can be selected.
このように、さらにスレシホールド電位の数を
増加したい場合には、入力端子１にベースが接続
されるトランジスタと隣接するトランジスタとの
間に接続するダイオードと定電流源との増加する
ことにより容易に達成される。また第２図におい
ては、レベルシフトダイオード１６をトランジス
タ１５−２間に接続してあるが、トランジスタ１
５−３間に接続することも可能である。 In this way, if you want to further increase the number of threshold potentials, you can easily do so by increasing the number of diodes and constant current sources connected between the transistor whose base is connected to input terminal 1 and the adjacent transistor. will be achieved. Further, in FIG. 2, the level shift diode 16 is connected between the transistors 15-2, but the transistor 1
It is also possible to connect between 5 and 3.
本発明のさらに他の実施例を第３図に示す。 Still another embodiment of the invention is shown in FIG.
第３図は第１図の例のトランジスタ２，３と同
様の動作をするトランジスタ２２，２３を加え、
かつ、トランジスタ２２，２３の共通ベースを入
力端子２１として設け、ゲート回路として動作さ
せた例である。本例では入力端子１と２１に加わ
る入力信号の論理和が出力端子１０に得られる論
理和回路として動作する。 In FIG. 3, transistors 22 and 23 that operate in the same way as transistors 2 and 3 in the example of FIG. 1 are added,
In addition, this is an example in which the common base of the transistors 22 and 23 is provided as the input terminal 21 and operated as a gate circuit. In this example, it operates as a logical sum circuit in which the logical sum of input signals applied to input terminals 1 and 21 is obtained at output terminal 10.
上記第１図、第２図、第３図の３例において、
素子１１〜１３で構成したスイツチング回路は、
本例で示した回路に限られる事なく複数個の能動
素子で構成したスイツチング回路も使用可能なこ
とは明らかである。 In the three examples shown in Figures 1, 2, and 3 above,
The switching circuit composed of elements 11 to 13 is
It is clear that the circuit is not limited to the one shown in this example, and a switching circuit composed of a plurality of active elements can also be used.
さらに上記説明には入力段をPNPトランジス
タで構成したが、NPNトランジスタで構成可能
なことも明らかである。 Further, in the above description, the input stage is configured with PNP transistors, but it is clear that it can also be configured with NPN transistors.
第１図は本発明の一実施例、第２図は他の実施
例、第３図はさらに他の実施例を示す回路図であ
る。
１，２１……入力端子、１０……本発明の出力
端子であるとともに次段スイツチング回路の入力
端子、１４……次段スイツチング回路の出力端
子、２，３，２２，２３，１５……入力トランジ
スタ、４，１６……ｎ（ｍ）個直列に接続された
ダイオード、６，７……トランジスタスイツチ、
５……固定バイアス点、９……スレシホールド切
換端子、８……電流源、１１……抵抗、１２……
スイツチングトランジスタ、１３……ダイオー
ド、１７，１８，１９……動作が択一的に制御さ
れる電流源。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing another embodiment, and FIG. 3 is a circuit diagram showing still another embodiment. 1, 21... Input terminal, 10... Output terminal of the present invention and input terminal of the next-stage switching circuit, 14... Output terminal of the next-stage switching circuit, 2, 3, 22, 23, 15... Input Transistor, 4, 16... n (m) diodes connected in series, 6, 7... transistor switch,
5... Fixed bias point, 9... Threshold switching terminal, 8... Current source, 11... Resistor, 12...
Switching transistor, 13...diode, 17, 18, 19... current source whose operation is selectively controlled.
Claims (1)
ジスタを備え、これらトランジスタのベースは共
通に接続されて入力パルス信号の入力端子を形成
し、前記第２のトランジスタのエミツタは出力端
子に接続され、前記第１および第２のトランジス
タのエミツタには第１および第２のバイアス電流
供給源がそれぞれ接続され、前記第１のバイアス
電流供給源の電流を前記出力端子に導く向きに前
記第１および第２のトランジスタのエミツタ間に
少なくとも１個のダイオードが接続されており、
少なくとも前記第２のバイアス電流供給源は低ス
レシホールドを得るときは動作し高スレシホール
ドを得るときは遮断状態となることを特徴とする
スイツチング回路。1 comprises first and second transistors of common collector type, the bases of these transistors are connected in common to form an input terminal for an input pulse signal, the emitter of the second transistor is connected to an output terminal, and the First and second bias current supply sources are connected to the emitters of the first and second transistors, respectively, and the first and second bias current supply sources are connected to the emitters of the first and second transistors, and the first and second at least one diode is connected between the emitters of the transistor,
A switching circuit characterized in that at least the second bias current supply source operates when a low threshold is obtained and is cut off when a high threshold is obtained.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8703179A JPS5612125A (en) | 1979-07-10 | 1979-07-10 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8703179A JPS5612125A (en) | 1979-07-10 | 1979-07-10 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5612125A JPS5612125A (en) | 1981-02-06 |
| JPH0124375B2 true JPH0124375B2 (en) | 1989-05-11 |
Family
ID=13903577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8703179A Granted JPS5612125A (en) | 1979-07-10 | 1979-07-10 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5612125A (en) |
-
1979
- 1979-07-10 JP JP8703179A patent/JPS5612125A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5612125A (en) | 1981-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| JPH0537324A (en) | Multiplexer circuit | |
| HK88591A (en) | Amplifier arrangement | |
| US4633095A (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| JPH0124375B2 (en) | ||
| US4288862A (en) | Memory circuit | |
| US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
| KR860000799B1 (en) | Switch circuit | |
| US4259599A (en) | Complementary transistor switching circuit | |
| US4954738A (en) | Current source technology | |
| US4001868A (en) | Latching driver circuit and structure for a gas panel display | |
| US3978349A (en) | Switching circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| US6535042B1 (en) | High-speed, current-driven latch | |
| JPS61294924A (en) | Switching circuit | |
| US3483398A (en) | Non-saturating inhibit switching circuit | |
| US4002946A (en) | Latching driver circuit for a gas panel display | |
| EP0399126B1 (en) | Current source technology | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JP2551578B2 (en) | Single transistor logic buffer circuit | |
| EP0085624B1 (en) | Schottky shunt integrated injection logic circuit | |
| JPH0786895A (en) | Output circuit | |
| JPS6255327B2 (en) | ||
| JPS6315774Y2 (en) |