JPH0126077B2 - - Google Patents
Info
- Publication number
- JPH0126077B2 JPH0126077B2 JP57056944A JP5694482A JPH0126077B2 JP H0126077 B2 JPH0126077 B2 JP H0126077B2 JP 57056944 A JP57056944 A JP 57056944A JP 5694482 A JP5694482 A JP 5694482A JP H0126077 B2 JPH0126077 B2 JP H0126077B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thin film
- source
- tft
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタ(以下、TFTと
略記)を用いてスイツチアレイを形成したマトリ
クス型液晶表示装置の駆動方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for driving a matrix type liquid crystal display device in which a switch array is formed using thin film transistors (hereinafter abbreviated as TFT).
第1図aはマトリクス型液晶表示装置の構成を
示しており、101〜103はゲート線、104
〜107はデータ線、108〜110等は画素で
ある。画素は、第1図bのごとく、ゲート線11
1とデータ線112との交点に形成されたスイツ
チング用TFT113、浮遊容量114及び液晶
セル115より成つている。116,117はそ
れぞれ液晶セルの駆動電極及び共通電極である。
第1図bのデータ線112に第1図cのVDのご
ときデータ信号に相当する電圧が印加され、第1
図bのゲート線111に第1図cのVGのごとき
ゲート線駆動電圧が印加される。TFT113が
N型TFTである場合、VGがハイである期間にデ
ータ線112の信号が液晶セル115に書き込ま
れ、115に書き込まれた信号はVGがローであ
る期間中保持される。第1図cにおいてAはVD
<0である負フレームを、BはVD>0である正
フレームを表わす。 FIG. 1a shows the configuration of a matrix type liquid crystal display device, in which 101 to 103 are gate lines, 104
107 to 107 are data lines, 108 to 110, etc. are pixels. The pixel is connected to the gate line 11 as shown in FIG. 1b.
1 and a data line 112, a floating capacitance 114, and a liquid crystal cell 115. 116 and 117 are a drive electrode and a common electrode of the liquid crystal cell, respectively.
A voltage corresponding to a data signal such as V D in FIG. 1c is applied to the data line 112 in FIG.
A gate line driving voltage such as V G in FIG. 1c is applied to the gate line 111 in FIG. 1b. If the TFT 113 is an N-type TFT, the signal on the data line 112 is written to the liquid crystal cell 115 while V G is high, and the signal written to 115 is held while V G is low. In Figure 1c, A is V D
B represents a negative frame where V D >0, and B represents a positive frame where V D >0.
従来、マトリクス型液晶表示装置のスイツチと
して単結晶シリコン基板内に形成されたMOSト
ランジスタが用いられていた。単結晶シリコン
MOSトランジスタの電圧―電流特性(ゲート・
ソース電圧VGS―ドレイン・ソース電流IDS特性)
は、第2図の201に示すようにON/OFF比が
大きく、弱反転領域での電流変化が急しゆんであ
りしや断領域でのリーク電流は小さい。従つて、
非導通時のTFTが第2図202の領域で動作す
るように、第3図に示すごとく、ゲート線駆動信
号302とデータ線駆動信号301のバイアス関
係が定められていた。 Conventionally, MOS transistors formed in a single-crystal silicon substrate have been used as switches in matrix-type liquid crystal display devices. single crystal silicon
Voltage-current characteristics of MOS transistors (gate and
Source voltage V GS - Drain-source current I DS characteristics)
As shown at 201 in FIG. 2, the ON/OFF ratio is large, the current change in the weak inversion region is abrupt, and the leakage current in the inversion region is small. Therefore,
As shown in FIG. 3, the bias relationship between the gate line drive signal 302 and the data line drive signal 301 was determined so that the TFT operates in the region 202 in FIG. 2 when non-conducting.
しかし、単結晶シリコンMOSトランジスタを
スイツチに用いたマトリクス型液晶表示装置と同
様な方法でTFTをスイツチを用いたマトリクス
型液晶表示装置の駆動を行おうとすると、次に述
べるような問題が生ずる。シリコン薄膜による
TFTの電圧―電流特性の一例を第4図に示す。 However, when attempting to drive a matrix type liquid crystal display device using TFT switches in the same manner as a matrix type liquid crystal display device using single crystal silicon MOS transistors as switches, the following problems occur. By silicon thin film
Figure 4 shows an example of the voltage-current characteristics of a TFT.
IDSはドレイン・ソース電流、VGSはゲート・ソ
ース電圧である。401,402はそれぞれドレ
イン・ソース電圧VDSをVDS=V1、VDS=V2とした
電圧―電流特性である。ただし、V2>V1pTFT
の電圧―電流特性の特徴は、弱反転領域403で
電流変化が単結晶シリコンMOSトランジスタに
比べて緩慢であること、しや断領域におけるリー
ク電流レベルが大きいこと、及びしや断領域40
4においてPN接合部リーク電流によるIDSの増加
がみられることである。第3図のごときバイアス
関係で液晶セルの駆動を行なうと、TFTのゲー
ト・ソース間電圧VGSが第4図405の範囲で変
化する。このとき、非導通時のTFTに流れるPN
接合電流は相当大きくなり、これは画面への表示
ムラとして現われ表示性能を大きくそこなうもの
である。 I DS is the drain-source current and V GS is the gate-source voltage. Reference numerals 401 and 402 indicate voltage-current characteristics where the drain-source voltages V DS are V DS =V 1 and V DS =V 2 , respectively. However, V 2 > V 1p TFT
The characteristics of the voltage-current characteristics are that the current change in the weak inversion region 403 is slower than that of a single-crystal silicon MOS transistor, that the leakage current level in the shearing region is large, and that
4, an increase in IDS due to PN junction leakage current is observed. When the liquid crystal cell is driven with the bias relationship as shown in FIG. 3, the gate-source voltage VGS of the TFT changes within the range 405 in FIG. 4. At this time, the PN flowing through the TFT when non-conducting
The junction current becomes considerably large, which appears as display unevenness on the screen and greatly impairs display performance.
本発明は、ゲート線駆動信号VGの零レベルと
データ線駆動信号VDの零レベルとの間にTFTの
電圧―電流特性に合わせた適切なバイアス電圧
VBを設けることにより、上述の欠点を解決し良
好な表示性能を有するマトリクス型液晶表示装置
の駆動方法を提供するものである。 The present invention provides an appropriate bias voltage between the zero level of the gate line drive signal V G and the zero level of the data line drive signal V D in accordance with the voltage-current characteristics of the TFT.
By providing V B , the present invention provides a method for driving a matrix type liquid crystal display device that solves the above-mentioned drawbacks and has good display performance.
本発明の駆動方法は、第5図に示すごとくゲー
ト線駆動信号の零レベルとデータ線駆動信号の零
レベルの間にTFTの電圧―電流特性に合わせた
一定のバイアス電圧VBを設けることにより、非
導通時のTFTがその動作範囲内において極小の
リーク電流を有するようにするものである。 The driving method of the present invention is achieved by providing a constant bias voltage V B in accordance with the voltage-current characteristics of the TFT between the zero level of the gate line drive signal and the zero level of the data line drive signal, as shown in FIG. , the TFT has minimal leakage current within its operating range when non-conducting.
第5図において、501はゲート線、502は
データ線、503はスイツチング用TFT、50
4は液晶表示セル、505はデータ線駆動信号
源、506はゲート線駆動信号源である。 In FIG. 5, 501 is a gate line, 502 is a data line, 503 is a switching TFT, and 50
4 is a liquid crystal display cell, 505 is a data line drive signal source, and 506 is a gate line drive signal source.
第6図及び第7図は本発明の実施例を示すもの
である。601,602はそれぞれ第4図40
1,402と同一の電圧―電流特性の曲線であ
る。601,602の電圧―電流特性を有する
TFTでマトリクス型液晶表示装置のスイツチを
形成する場合、非導通時のTFTのリーク電流が
極小となるような動作範囲は第6図603に示す
範囲である。このように非導通時のTFTの動作
範囲、即ち非導通時のTFTのゲート・ソース間
電圧VGSの変化範囲を、リーク電流が極小となる
ような領域に設定するために、本発明では、第7
図のごとくゲート線駆動信号702の零レベル
VG=0とデータ線駆動信号701の零レベルVD
=0との間にVBのバイアス電圧を設ける。 6 and 7 show an embodiment of the present invention. 601 and 602 are respectively shown in Fig. 4 40
This is the same voltage-current characteristic curve as No. 1,402. Has voltage-current characteristics of 601 and 602
When a switch of a matrix type liquid crystal display device is formed using a TFT, the operating range in which the leakage current of the TFT when non-conducting is minimal is the range shown in FIG. 6 603. In this way, in order to set the operating range of the TFT when non-conducting, that is, the variation range of the gate-source voltage V GS of the TFT during non-conducting, to a region where the leakage current is minimal, in the present invention, 7th
As shown in the figure, the zero level of the gate line drive signal 702
V G = 0 and the zero level V D of the data line drive signal 701
A bias voltage of V B is provided between 0 and 0.
上記の駆動方法によると、第3図のごとき駆動
方法に比較して、非導通時のTFTのリーク電流
の平均値は50%〜90%低減される。本発明の駆動
方法を実現するための回路構成は、第5図の例に
示すごとくVBの値を外部から調整可能とするこ
とが望ましい。VBを外部から調整可能とするこ
とによりTFT特性の製造ロツト間ばらつきに容
易に対処できる。バイアス電圧VBの値を外部か
ら任意に設定することにより生ずるもう一つの効
果は、スイツチング用TFTのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして
低消費電力化が達成されることである。TFTの
寄生容量、ゲート線の寄生容量はそのほとんどが
ゲート線とデータ線の間又はゲート線と液晶駆動
電極の間に付いている。従つて、VBを負の値に
設定することにより前記寄生容量を充放電するた
めの電流は低減され低消費電力化が達成される。 According to the above driving method, compared to the driving method shown in FIG. 3, the average value of the leakage current of the TFT during non-conduction is reduced by 50% to 90%. It is desirable that the circuit configuration for realizing the driving method of the present invention allows the value of V B to be adjusted externally, as shown in the example of FIG. By making V B adjustable externally, variations in TFT characteristics between manufacturing lots can be easily dealt with. Another effect of arbitrarily setting the value of the bias voltage VB externally is that it reduces power consumption by reducing the charging and discharging current to the gate of the switching TFT and the parasitic capacitance added to the gate line. Is Rukoto. Most of the TFT parasitic capacitance and gate line parasitic capacitance are attached between the gate line and the data line or between the gate line and the liquid crystal drive electrode. Therefore, by setting V B to a negative value, the current for charging and discharging the parasitic capacitance is reduced, achieving lower power consumption.
一対の基板内に電気光学的変換物質が封入さ
れ、該基板の一方の基板上には、マトリクス状に
配列された画素電極、該画素電極に接続されてな
る薄膜トランジスタ、該薄膜トランジスタのソー
ス電極にデータ信号を供給してなるデータ線、該
薄膜トランジスタのゲート電極にゲート信号を供
給してなるゲート線を有した表示装置において、
該薄膜トランジスタは非単結晶シリコン薄膜で形
成されてなり、該ゲート信号の非選択時の電圧レ
ベルは、該薄膜トランジスタのゲートソース電圧
範囲(VGS)がソースドレイン電流の極小値に相
当する所定のゲートソース電圧を含むゲートソー
ス電圧範囲となるべくバイアス電圧値が設定され
てなるようにしたから、上記薄膜トランジスタ固
有のオフ時のリーク電流を最小に制限することが
できる。従つてリークによるクロストークを防止
できるので、画素電極に蓄積された画像信号を確
実に維持し、この信号に対応した鮮明な画像を得
ることができる。 An electro-optical conversion substance is sealed in a pair of substrates, and one of the substrates has pixel electrodes arranged in a matrix, thin film transistors connected to the pixel electrodes, and data on the source electrodes of the thin film transistors. In a display device having a data line for supplying a signal and a gate line for supplying a gate signal to the gate electrode of the thin film transistor,
The thin film transistor is formed of a non-single-crystal silicon thin film, and the voltage level of the gate signal when not selected is such that the gate-source voltage range (V GS ) of the thin film transistor corresponds to the minimum value of the source-drain current. Since the bias voltage value is set to be within the gate-source voltage range including the source voltage, it is possible to limit the leakage current peculiar to the thin film transistor when it is off to a minimum. Therefore, since crosstalk due to leakage can be prevented, the image signal accumulated in the pixel electrode can be maintained reliably, and a clear image corresponding to this signal can be obtained.
第1図aはマトリクス型液晶表示装置の構成を
示す図。第1図bはその画素の構成を説明するた
めの図。第1図cは駆動信号を示す図。第2図
は、従来のマトリクス型液晶表示装置に用いられ
ている単結晶シリコンMOSトランジスタの電圧
―電流特性を示した図。第3図はゲート線及びデ
ータ線の駆動方法の従来例を示す図。第4図は従
来の駆動方法によるスイツチングTFTの駆動を
説明するための図。第5図、第6図、第7図は、
本発明の第一の実施例を説明するための図。
FIG. 1a is a diagram showing the configuration of a matrix type liquid crystal display device. FIG. 1b is a diagram for explaining the configuration of the pixel. FIG. 1c is a diagram showing drive signals. FIG. 2 is a diagram showing the voltage-current characteristics of single-crystal silicon MOS transistors used in conventional matrix-type liquid crystal display devices. FIG. 3 is a diagram showing a conventional example of a method for driving gate lines and data lines. FIG. 4 is a diagram for explaining driving of a switching TFT using a conventional driving method. Figures 5, 6, and 7 are
FIG. 1 is a diagram for explaining a first embodiment of the present invention.
Claims (1)
れ、該基板の一方の基板上には、マトリクス状に
配列された画素電極、該画素電極に接続されてな
る薄膜トランジスタ、該薄膜トランジスタのソー
ス電極にデータ信号を供給してなるデータ線、該
薄膜トランジスタのゲート電極にゲート信号を供
給してなるゲート線を有した表示装置において、
該薄膜トランジスタは非単結晶シリコン薄膜で形
成されてなり、該ゲート信号の非選択時の電圧レ
ベルは、該薄膜トランジスタのゲートソース電圧
範囲(VGS)がソースドレイン電流の極小値に相
当する所定のゲートソース電圧を含むゲートソー
ス電圧範囲となるべくバイアス電圧値が設定され
てなることを特徴とする表示装置。1. An electro-optical conversion substance is sealed in a pair of substrates, and on one of the substrates are pixel electrodes arranged in a matrix, thin film transistors connected to the pixel electrodes, and source electrodes of the thin film transistors. In a display device having a data line for supplying a data signal and a gate line for supplying a gate signal to the gate electrode of the thin film transistor,
The thin film transistor is formed of a non-single-crystal silicon thin film, and the voltage level of the gate signal when not selected is such that the gate-source voltage range (V GS ) of the thin film transistor corresponds to the minimum value of the source-drain current. A display device characterized in that a bias voltage value is set to be within a gate-source voltage range that includes a source voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056944A JPS58173794A (en) | 1982-04-06 | 1982-04-06 | Driving of matrix type liquid crystal display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056944A JPS58173794A (en) | 1982-04-06 | 1982-04-06 | Driving of matrix type liquid crystal display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173794A JPS58173794A (en) | 1983-10-12 |
| JPH0126077B2 true JPH0126077B2 (en) | 1989-05-22 |
Family
ID=13041652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57056944A Granted JPS58173794A (en) | 1982-04-06 | 1982-04-06 | Driving of matrix type liquid crystal display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173794A (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119329A (en) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | Liquid crystal display device |
| JPS6161581U (en) * | 1984-09-27 | 1986-04-25 | ||
| JPS61116392A (en) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | Driving of liquid crystal desplay unit |
| JPS6211829A (en) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | Active matrix type liquid crystal display device |
| JPS61206994U (en) * | 1985-06-14 | 1986-12-27 | ||
| JPS6397996A (en) * | 1986-10-15 | 1988-04-28 | 松下電器産業株式会社 | Display device for tft panel |
| JPS6463996A (en) * | 1988-02-10 | 1989-03-09 | Seiko Epson Corp | Driving of matrix type liquid crystal display device |
| JPH0795161B2 (en) * | 1988-11-08 | 1995-10-11 | 三洋電機株式会社 | Driving method for liquid crystal display device |
| JPH03174884A (en) * | 1990-11-30 | 1991-07-30 | Sanyo Electric Co Ltd | Drive circuit for liquid crystal display device |
| JPH07120146B2 (en) * | 1992-01-16 | 1995-12-20 | セイコーエプソン株式会社 | Liquid crystal display |
-
1982
- 1982-04-06 JP JP57056944A patent/JPS58173794A/en active Granted
Non-Patent Citations (2)
| Title |
|---|
| APPLIED PHYSICS=1981 * |
| ELECTRONICS LETTERS=1981 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173794A (en) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532506A (en) | Matrix display and driving method therefor | |
| US6952244B2 (en) | Active matrix device and display | |
| US20210090484A1 (en) | Shift register unit, driving method, gate driving circuit and display device | |
| KR100216489B1 (en) | Shift register useful as a selection line scanner for liquid crystal display | |
| JP3594126B2 (en) | Current drive circuit | |
| CN100533529C (en) | Electronic circuits, electro-optic devices and electronic equipment | |
| CN100514426C (en) | Pixel circuit and image display apparatus having the pixel circuit | |
| EP1056070A2 (en) | Drive circuit and drive circuit system for capacitive load | |
| JPH0126077B2 (en) | ||
| JPH05265042A (en) | Active matrix type display device | |
| JPH04344618A (en) | Transistor for driving liquid crystal | |
| JPH04206970A (en) | Film semiconductor device | |
| JPS58198084A (en) | Display element | |
| JP3514000B2 (en) | Display drive | |
| JP2716040B2 (en) | Liquid crystal device | |
| JP2626651B2 (en) | Liquid crystal device | |
| JP3000637B2 (en) | Driving method of liquid crystal display device | |
| JPH0535226A (en) | Semiconductor device | |
| CN220252814U (en) | Display screen power-down control circuit | |
| US12295173B2 (en) | Display substrate including first and second node control circuitries and display device | |
| US20250104786A1 (en) | Shift register unit, gate drive circuit and display device | |
| US12592174B2 (en) | Driving circuitry, driving method, display substrate and display device | |
| JPH0766257B2 (en) | Driving method for liquid crystal display device | |
| JPH02154467A (en) | semiconductor equipment | |
| JPH0846204A (en) | Display device |