JPH0126566B2 - - Google Patents
Info
- Publication number
- JPH0126566B2 JPH0126566B2 JP58248488A JP24848883A JPH0126566B2 JP H0126566 B2 JPH0126566 B2 JP H0126566B2 JP 58248488 A JP58248488 A JP 58248488A JP 24848883 A JP24848883 A JP 24848883A JP H0126566 B2 JPH0126566 B2 JP H0126566B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- power supply
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、例えばひずみゲージ式変換器等の検
出回路に接続されるＡ−Ｄ変換装置に関する。こ
の種の装置として、先に本出願人は第１図示の回
路から成る三重積分型変換装置を提案した。第１
図において、ａはひずみゲージを含む抵抗体によ
つて構成されるブリツジ回路で、該回路ａの一対
の対角点はスイツチｂを介してブリツジ電源ｃに
接続し、他の一対の対角点は増幅器ｄを介して極
性反転器ｅに接続した。
出回路に接続されるＡ−Ｄ変換装置に関する。こ
の種の装置として、先に本出願人は第１図示の回
路から成る三重積分型変換装置を提案した。第１
図において、ａはひずみゲージを含む抵抗体によ
つて構成されるブリツジ回路で、該回路ａの一対
の対角点はスイツチｂを介してブリツジ電源ｃに
接続し、他の一対の対角点は増幅器ｄを介して極
性反転器ｅに接続した。
ｆは切換スイツチ、ｇは基準電源、ｈは積分
器、ｉは積分器ｈの出力が零になつたときカウン
タｊによるクロツク発振器ｋのクロツクパルスの
計数を止めるコンパレータ、ｌはスイツチｂ、切
換スイツチｆ及びカウンタｊの作動を制御する
CPUである。
器、ｉは積分器ｈの出力が零になつたときカウン
タｊによるクロツク発振器ｋのクロツクパルスの
計数を止めるコンパレータ、ｌはスイツチｂ、切
換スイツチｆ及びカウンタｊの作動を制御する
CPUである。
このものは、先ず、スイツチｂが開かれ、切換
スイツチｆが固定接点ａに接続されて、第２図
Ａ，Ｂに示すように、時間T1の間、増幅器ｄの
零点移動や熱起電力などの不要電圧E0を積分器
ｈにより逆極性に積分し、次にスイツチｂが閉じ
られ、切換スイツチｆが固定接点ｂに接続されて
時間T2（＝T1）の間ブリツジ回路ａの出力Eiと不
要電圧E0との和を正極性に積分する。以上の動
作で不要電圧E0は消去され、出力Eiだけが積分
されたことになる。次にスイツチｂが開かれ、切
換スイツチｆが固定接点ｃに接続され時間T3の
間基準電源電圧ERを逆極性に積分し、積分器ｈ
の出力電圧が零となつたところで積分が停止さ
れ、間T3の開始からCPUlの指令でクロツクパル
スの計数を開始したカウンタｊは計数を停止す
る。時間T3は出力Eiに比例するので、カウンタ
ｊの計数結果から出力Eiがデイジタル値となる。
スイツチｆが固定接点ａに接続されて、第２図
Ａ，Ｂに示すように、時間T1の間、増幅器ｄの
零点移動や熱起電力などの不要電圧E0を積分器
ｈにより逆極性に積分し、次にスイツチｂが閉じ
られ、切換スイツチｆが固定接点ｂに接続されて
時間T2（＝T1）の間ブリツジ回路ａの出力Eiと不
要電圧E0との和を正極性に積分する。以上の動
作で不要電圧E0は消去され、出力Eiだけが積分
されたことになる。次にスイツチｂが開かれ、切
換スイツチｆが固定接点ｃに接続され時間T3の
間基準電源電圧ERを逆極性に積分し、積分器ｈ
の出力電圧が零となつたところで積分が停止さ
れ、間T3の開始からCPUlの指令でクロツクパル
スの計数を開始したカウンタｊは計数を停止す
る。時間T3は出力Eiに比例するので、カウンタ
ｊの計数結果から出力Eiがデイジタル値となる。
以上のように３重積分が行なわれることにより
不要電圧E0の影響を受けることなくブリツジ回
路ａの出力をデイジタル値に変換できるが、その
動作時間はT1＋T2＋T3であり例えば60ミリ秒程
度となつて高速化できない不都合が存した。本発
明は、かかる不都合のないＡ−Ｄ変換装置を提供
することをその目的としたものであつて、極性反
転回路、積分器、基準電源、回路切換手段及び計
数手段を備え、該積分器において、電源に接続さ
れた検出回路の出力電圧Eiを所定時間T1の間積
分することと、該積分電圧と等しい電圧になるま
での時間T2の間、電源電圧が加わらない検出回
路の出力電圧の前記極性反転回路による反転電圧
−E0と負極性の基準電源電圧ERの和を積分する
ことと、前記反転電圧−E0を時間T1−T2の間積
分することと、該積分電圧と等しい電圧になるま
での時間T4の間正極性の基準電源電圧ERを積分
することとを前記回路切換手段の作動により順次
行なわせ、前記計数手段により前間時間T2と時
間T4との差を計数するようにしたことを特徴と
する。
不要電圧E0の影響を受けることなくブリツジ回
路ａの出力をデイジタル値に変換できるが、その
動作時間はT1＋T2＋T3であり例えば60ミリ秒程
度となつて高速化できない不都合が存した。本発
明は、かかる不都合のないＡ−Ｄ変換装置を提供
することをその目的としたものであつて、極性反
転回路、積分器、基準電源、回路切換手段及び計
数手段を備え、該積分器において、電源に接続さ
れた検出回路の出力電圧Eiを所定時間T1の間積
分することと、該積分電圧と等しい電圧になるま
での時間T2の間、電源電圧が加わらない検出回
路の出力電圧の前記極性反転回路による反転電圧
−E0と負極性の基準電源電圧ERの和を積分する
ことと、前記反転電圧−E0を時間T1−T2の間積
分することと、該積分電圧と等しい電圧になるま
での時間T4の間正極性の基準電源電圧ERを積分
することとを前記回路切換手段の作動により順次
行なわせ、前記計数手段により前間時間T2と時
間T4との差を計数するようにしたことを特徴と
する。
以下本発明の実施例を図面につき説明する。
第３図は本発明の一実施例のブロツク図を示
す。第３図において、１はひずみゲージを含む抵
抗体によつて構成されるブリツジ回路で、該回路
１の一対の対角点はスイツチ２を介してブリツジ
電源３に接続し、他の一対の対角点は増幅器４を
介して極性反転回路５に接続した。６は切換スイ
ツチで、その固定接点ａは増幅器４に、固定接点
ｂは極性反転回路５に各接続した。７も切換スイ
ツチで、その固定接点ａ，ｂはそれぞれ基準電源
８の＋、−端子に接続した。９は積分器、１０は
積分器９の積分電圧が零になつた時その出力でカ
ウンタ１１のクロツク発振器１２からのクロツク
パルスの計数を停止するコンパレータ、１３は、
スイツチ２、切換スイツチ６，７を下記に説明す
るような過程で制御すると共にカウンタ１１のア
ツプカウント又はダウンカウントを開始させる
CPUである。
す。第３図において、１はひずみゲージを含む抵
抗体によつて構成されるブリツジ回路で、該回路
１の一対の対角点はスイツチ２を介してブリツジ
電源３に接続し、他の一対の対角点は増幅器４を
介して極性反転回路５に接続した。６は切換スイ
ツチで、その固定接点ａは増幅器４に、固定接点
ｂは極性反転回路５に各接続した。７も切換スイ
ツチで、その固定接点ａ，ｂはそれぞれ基準電源
８の＋、−端子に接続した。９は積分器、１０は
積分器９の積分電圧が零になつた時その出力でカ
ウンタ１１のクロツク発振器１２からのクロツク
パルスの計数を停止するコンパレータ、１３は、
スイツチ２、切換スイツチ６，７を下記に説明す
るような過程で制御すると共にカウンタ１１のア
ツプカウント又はダウンカウントを開始させる
CPUである。
次にその作動を説明する。
先ず、CPU１３によりスイツチ２が閉じられ
切換スイツチ６は固定接点ａに、切換スイツチ７
は固定接点ｃに各接続されて、第４図Ａ，Ｂに示
すように時間T1の間、ブリツジ回路１の出力電
圧Ei及び増幅器４などからの不要電圧E0の和が
積分器９で積分される。時間T1経過するとCPU
１３によりスイツチ２が開始され、切換スイツチ
６が固定接点ｂに、切換スイツチ７が固定接点ｂ
に各接続されて、負極性となつた不要電圧−E0
と負極性の基準電源電圧−ERの和が時間T2の間
積分器９で積分される。この時間T2の開始と同
時にCPU１３からの指令でクロツク発振器１２
の出力するクロツクパルスのアツプカウントを開
始したカウンタ１１は、積分器９の出力が零にな
つた時間T2の経過時点におけるコンパレータ１
０の出力により計数を停止する。次にこの時点
で、コンパレータ１０の出力に基づいてCPU１
３により切換スイツチ７のみが固定接点ｃに切換
えて接続されるので、時間T2との合計時間が時
間T1と等しくなる時間T3の間、負極性の不要の
不要電圧−E0が積分される。
切換スイツチ６は固定接点ａに、切換スイツチ７
は固定接点ｃに各接続されて、第４図Ａ，Ｂに示
すように時間T1の間、ブリツジ回路１の出力電
圧Ei及び増幅器４などからの不要電圧E0の和が
積分器９で積分される。時間T1経過するとCPU
１３によりスイツチ２が開始され、切換スイツチ
６が固定接点ｂに、切換スイツチ７が固定接点ｂ
に各接続されて、負極性となつた不要電圧−E0
と負極性の基準電源電圧−ERの和が時間T2の間
積分器９で積分される。この時間T2の開始と同
時にCPU１３からの指令でクロツク発振器１２
の出力するクロツクパルスのアツプカウントを開
始したカウンタ１１は、積分器９の出力が零にな
つた時間T2の経過時点におけるコンパレータ１
０の出力により計数を停止する。次にこの時点
で、コンパレータ１０の出力に基づいてCPU１
３により切換スイツチ７のみが固定接点ｃに切換
えて接続されるので、時間T2との合計時間が時
間T1と等しくなる時間T3の間、負極性の不要の
不要電圧−E0が積分される。
この時間T3の経過した時点では不要電圧E0は
消去されたことになるが、時間T3の間の積分電
圧の分だけ負極性の電圧−ERを多く積分したこ
とになるので、時間T2は出力電圧Eiに対応した
時間より長くなる。そこでこの分を減算するため
に以下の操作を続行する。
消去されたことになるが、時間T3の間の積分電
圧の分だけ負極性の電圧−ERを多く積分したこ
とになるので、時間T2は出力電圧Eiに対応した
時間より長くなる。そこでこの分を減算するため
に以下の操作を続行する。
時間T3の経過した時点でスイツチ２は開成の
まゝで、CPU１３により切換スイツチ６は固定
接点ｃに、切換スイツチ７は固定接点ａに各接続
され、積分器９の出力が零になるまでの時間T4
の間今度は正極性の基準電圧ERが積分される。
CPU１３は時間T4の開始時点でコンパレータ１
０の出力の極性に基づきカウンタ１１にダウンカ
ウントの指令信号を加えるので、カウンタ１１
は、時間T2におけるカウント値からダウンカウ
ントを行い、時間T4の経過した時点でコンパレ
ータ１１の出力により計数を停止する。カウンタ
１１の計数結果は時間T2−T4に対応し、この間
は出力電圧Eiに対応するので、カウンタ１１はEi
のデイジタル量を出力する。
まゝで、CPU１３により切換スイツチ６は固定
接点ｃに、切換スイツチ７は固定接点ａに各接続
され、積分器９の出力が零になるまでの時間T4
の間今度は正極性の基準電圧ERが積分される。
CPU１３は時間T4の開始時点でコンパレータ１
０の出力の極性に基づきカウンタ１１にダウンカ
ウントの指令信号を加えるので、カウンタ１１
は、時間T2におけるカウント値からダウンカウ
ントを行い、時間T4の経過した時点でコンパレ
ータ１１の出力により計数を停止する。カウンタ
１１の計数結果は時間T2−T4に対応し、この間
は出力電圧Eiに対応するので、カウンタ１１はEi
のデイジタル量を出力する。
以上の関係を数式で示すと次のようになる。
時間T1では
E1＝１／RC∫T1 0(E0+Ei)dt＝１／RC(E0+Ei)T1
……(1)
時間T2では
−E1＝１／RC∫T2 0(-ER-E0)dt＝−１／RC(ER+E0)T2
……(2)
時間T3では
−E2＝１／RC∫T3 0(-E0)dt＝−１／RCE0・T3
……(3)
時間T4では
E2＝１／RC∫T4 0ERdt＝１／RCER・T4 ……(4)
であるから、これ等の式から
Ei＝ERT2−T4／T1 ……(5)
がえられる。
この式から明らかなように、出力電圧Eiは、基
準電源電圧ER、時間T1は既知であるから、（T2−
T4）に比例する。したがつて時間（T2−T4）に
対応するパルス数をカウンタ１１で計数すれば出
力電圧Eiをデイジタル量に変換することができ
る。
準電源電圧ER、時間T1は既知であるから、（T2−
T4）に比例する。したがつて時間（T2−T4）に
対応するパルス数をカウンタ１１で計数すれば出
力電圧Eiをデイジタル量に変換することができ
る。
前記不要電圧E0は前述のように増幅器４のオ
フセツト電圧や接続部の熱起電力であり、ブリツ
ジ回路１の出力電圧のフルスケール値に対して実
際上ほゞ1/100以下である。したがつて積分時間
T4は時間T1を20ミリ秒とすれば、0.2ミリ秒以下
となりT1をさきに提案のものと同じく20ミリ秒
とすると、全体の変換時間T1＋T2＋T3＋T4は
40.2ミリ秒となり、短時間となる。
フセツト電圧や接続部の熱起電力であり、ブリツ
ジ回路１の出力電圧のフルスケール値に対して実
際上ほゞ1/100以下である。したがつて積分時間
T4は時間T1を20ミリ秒とすれば、0.2ミリ秒以下
となりT1をさきに提案のものと同じく20ミリ秒
とすると、全体の変換時間T1＋T2＋T3＋T4は
40.2ミリ秒となり、短時間となる。
尚、前記実施例では、スイツチ２を開成してブ
リツジ回路１に加える電源電圧を除去したが、ブ
リツジ電源３の電圧が零になるように該電源３を
CPU１３で制御してもよい。
リツジ回路１に加える電源電圧を除去したが、ブ
リツジ電源３の電圧が零になるように該電源３を
CPU１３で制御してもよい。
また、スイツチ２、切換スイツチ６及び７並び
にカウンタ１１の制御をCPU１３の代りにタイ
マその他の素子を組合せた制御回路を用いること
ができる。
にカウンタ１１の制御をCPU１３の代りにタイ
マその他の素子を組合せた制御回路を用いること
ができる。
このように本発明によるときは、極性反転回
路、積分器、基準電源、回路切換手段及び計数手
段を備え、該積分器において電源に接続された検
出回路の出力電圧Eiを所定時間T1の間積分する
ことと、該積分電圧と等しい電圧になるまでの時
間T2の間電源電圧が加わらない検出回路の出力
電圧の前記極性反転回路による反転電圧−E0と
負極性の基準電源電圧ERの和を積分することと、
前記反転電圧−E0を時間T1−T2の間積分するこ
とと、該積分電圧と等しい電圧になるまでの時間
T4の間正極性の基準電源電圧ERを積分すること
とを前記回路切換手段の作動により順次行なわ
せ、前記計数手段により前記時間T2と時間T4の
差を計数するようにしたので、先に提案したもの
と同様増幅器の零点移動などによる不要電圧を除
去して検出回路の出力電圧をＡ−Ｄ変換できると
共に、従来の二重積分型と同等程度に高速に変換
できる等の効果を有する。
路、積分器、基準電源、回路切換手段及び計数手
段を備え、該積分器において電源に接続された検
出回路の出力電圧Eiを所定時間T1の間積分する
ことと、該積分電圧と等しい電圧になるまでの時
間T2の間電源電圧が加わらない検出回路の出力
電圧の前記極性反転回路による反転電圧−E0と
負極性の基準電源電圧ERの和を積分することと、
前記反転電圧−E0を時間T1−T2の間積分するこ
とと、該積分電圧と等しい電圧になるまでの時間
T4の間正極性の基準電源電圧ERを積分すること
とを前記回路切換手段の作動により順次行なわ
せ、前記計数手段により前記時間T2と時間T4の
差を計数するようにしたので、先に提案したもの
と同様増幅器の零点移動などによる不要電圧を除
去して検出回路の出力電圧をＡ−Ｄ変換できると
共に、従来の二重積分型と同等程度に高速に変換
できる等の効果を有する。
第１図は本出願人の提案に係る三重積分型Ａ−
Ｄ変換装置のブロツク図、第２図は、その積分器
の入力電圧及び出力電圧の各波形を示す図、第３
図は本発明の一実施例のブロツク図、第４図はそ
の積分器の入力電圧及び出力電圧の各波形を示す
図である。 １……ブリツジ回路、２……スイツチ、３……
ブリツジ電源、５……極性反転回路、６，７……
切換スイツチ、８……基準電源、９……積分器、
１０……コンパレータ、１１……カウンタ、１２
……クロツク発振器、１３……CPU。
Ｄ変換装置のブロツク図、第２図は、その積分器
の入力電圧及び出力電圧の各波形を示す図、第３
図は本発明の一実施例のブロツク図、第４図はそ
の積分器の入力電圧及び出力電圧の各波形を示す
図である。 １……ブリツジ回路、２……スイツチ、３……
ブリツジ電源、５……極性反転回路、６，７……
切換スイツチ、８……基準電源、９……積分器、
１０……コンパレータ、１１……カウンタ、１２
……クロツク発振器、１３……CPU。
Claims (1)
- １ 極性反転回路、積分器、基準電源、回路切換
手段及び計数手段を備え、該積分器において、電
源に接続された検出回路の出力電圧Eiを所定時間
T1の間積分することと、該積分電圧と等しい電
圧になるまでの時間T2の間、電源電圧が加わら
ない検出回路の出力電圧の前記極性反転回路によ
る反転電圧−E0と負極性の基準電源電圧ERの和
を積分することと、前記反転電圧−E0を時間T1
−T2の間積分することと、該積分電圧と等しい
電圧になるまでの時間T4の間正極性の基準電源
電圧ERを積分することとを前記回路切換手段の
作動により順次行なわせ、前記計数手段により前
記時間T2と時間T4との差を計数するようにした
ことを特徴とするＡ−Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24848883A JPS60143026A (ja) | 1983-12-29 | 1983-12-29 | Ａ−ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24848883A JPS60143026A (ja) | 1983-12-29 | 1983-12-29 | Ａ−ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60143026A JPS60143026A (ja) | 1985-07-29 |
| JPH0126566B2 true JPH0126566B2 (ja) | 1989-05-24 |
Family
ID=17178904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24848883A Granted JPS60143026A (ja) | 1983-12-29 | 1983-12-29 | Ａ−ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013140582A1 (ja) * | 2012-03-22 | 2013-09-26 | パイオニア株式会社 | 検出装置及び方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4647124B2 (ja) * | 2001-03-22 | 2011-03-09 | 株式会社東京測器研究所 | Ａ／ｄ変換装置 |
| DE102006051365B4 (de) | 2006-10-27 | 2011-04-21 | Sartorius Ag | Messverstärkungsvorrichtung und -verfahren |
| JPWO2013140582A1 (ja) * | 2012-03-22 | 2015-08-03 | パイオニア株式会社 | 検出装置及び方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120223A (en) * | 1979-03-08 | 1980-09-16 | Yokogawa Hokushin Electric Corp | Double integration type ad converter |
-
1983
- 1983-12-29 JP JP24848883A patent/JPS60143026A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013140582A1 (ja) * | 2012-03-22 | 2013-09-26 | パイオニア株式会社 | 検出装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60143026A (ja) | 1985-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0126566B2 (ja) | ||
| JPH0413710Y2 (ja) | ||
| SU525117A1 (ru) | Устройство дл дифференцировани частоты повторени импульсов | |
| SU756418A1 (ru) | Частотно-широтно-импульсный операционный усилитель 1 | |
| JPH0441354Y2 (ja) | ||
| SU1661593A1 (ru) | Способ измерени механических величин с помощью сегнетоэластичного преобразовател | |
| JPS63171033U (ja) | ||
| JPS6421394U (ja) | ||
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 | |
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| JPS6057735B2 (ja) | アナログ・デイジタル変換器 | |
| JP2887870B2 (ja) | 二重積分型アナログ―ディジタル変換装置 | |
| SU1287193A1 (ru) | Дифференцирующе-сглаживающее устройство | |
| RU1800468C (ru) | Устройство дл определени оптимального времени начала проведени технического обслуживани издели | |
| JP2555711B2 (ja) | 信号変換器 | |
| JPH0348568Y2 (ja) | ||
| SU1076475A1 (ru) | Система автоматического контрол качества псевдоожижени в печи кип щего сло | |
| JPS62136925A (ja) | アナログ／デジタル変換回路 | |
| JPS61110195U (ja) | ||
| JPS62114390U (ja) | ||
| JPS60234426A (ja) | 需要電力制御装置 | |
| JPS594002U (ja) | 調節計 | |
| JPH0456620B2 (ja) | ||
| JPS62110488A (ja) | 電動機の再起動防止装置 | |
| JPH01145992A (ja) | エレベーターの戸開放時間の調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |