Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0127632B2 - - Google Patents
[go: Go Back, main page]

JPH0127632B2 - - Google Patents

Info

Publication number
JPH0127632B2
JPH0127632B2 JP506879A JP506879A JPH0127632B2 JP H0127632 B2 JPH0127632 B2 JP H0127632B2 JP 506879 A JP506879 A JP 506879A JP 506879 A JP506879 A JP 506879A JP H0127632 B2 JPH0127632 B2 JP H0127632B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
base
voltage
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP506879A
Other languages
Japanese (ja)
Other versions
JPS5597775A (en
Inventor
Sukeyuki Sato
Namio Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP506879A priority Critical patent/JPS5597775A/en
Publication of JPS5597775A publication Critical patent/JPS5597775A/en
Publication of JPH0127632B2 publication Critical patent/JPH0127632B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は映像信号の階調性を改善することがで
きる映像処理装置に関するものであり、より正確
な階調補正をすることができる装置を提供しよう
とするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video processing device that can improve the gradation of a video signal, and aims to provide a device that can perform more accurate gradation correction. .

以下本発明の実施例について図面を参照して説
明する。入力端子Aに映像信号を加え、伸長回路
1で映像信号の黒側を伸長させ、出力端子Bに出
力信号として出す。端子Eより上記出力端子B以
後の映像信号を検出回路2に加え、端子Dに第3
図aに示す映像信号のあるレベルXを設定する電
圧を印加し、映像信号のレベルX以下の信号を検
出する。この検出回路2の出力を増幅平滑回路3
で増幅し平滑する。増幅平滑回路3の出力を制御
回路4を介して伸長回路1に加え、映像信号の黒
側を上記増幅平滑回路3の出力に応じて伸長す
る。端子Cにブランキングパルスを加え、整形回
路5で第3図bに示すパルス信号を作り、これを
検波回路2と制御回路4に加え、このパルス信号
期間検波回路2と制御回路4が動作しないように
制御する。
Embodiments of the present invention will be described below with reference to the drawings. A video signal is applied to input terminal A, the black side of the video signal is expanded by expansion circuit 1, and outputted to output terminal B as an output signal. The video signal after the output terminal B is applied to the detection circuit 2 from the terminal E, and the third signal is applied to the terminal D.
A voltage is applied to set a certain level X of the video signal shown in FIG. a, and a signal below level X of the video signal is detected. The output of this detection circuit 2 is amplified by a smoothing circuit 3.
Amplify and smooth. The output of the amplification and smoothing circuit 3 is applied to the expansion circuit 1 via the control circuit 4, and the black side of the video signal is expanded in accordance with the output of the amplification and smoothing circuit 3. A blanking pulse is applied to terminal C, the shaping circuit 5 generates the pulse signal shown in FIG. Control as follows.

このブランキングパルスを加えて両回路2,4
を停止させる目的は次の通りである。まず映像信
号の黒側を検出する検出回路2においては、第3
図aの映像信号のあるレベルX(点線で表示)よ
り黒側を検出するのであるが、同期信号期間があ
るので単にあるレベルX以下を検出するようにす
ると同期信号期間も検出するようになり都合が悪
くなる。このため同期信号期間は検出しないよう
にするものである。またこの黒側の映像信号を検
出し、これを増幅平滑しこの電圧により映像信号
の黒側を伸長させるのであるが、同期信号期間も
伸長させるのは都合が悪くなる。上記の理由によ
り映像信号の黒側を検出、伸長させるのを同期信
号期間を除く映像信号期間で行うようにしなけれ
ばいけない。
By adding this blanking pulse, both circuits 2 and 4
The purpose of stopping is as follows. First, in the detection circuit 2 that detects the black side of the video signal, the third
The black side of the video signal in Figure A is detected below a certain level It becomes inconvenient. Therefore, the synchronization signal period is not detected. Furthermore, this black side video signal is detected, it is amplified and smoothed, and the black side of the video signal is extended using this voltage, but it is inconvenient to also extend the synchronization signal period. For the above reasons, it is necessary to detect and expand the black side of the video signal during the video signal period, excluding the synchronization signal period.

次に第2図に示す具体回路において説明を行
う。入力端子Eより第3図aに示すような極性の
映像信号を加え、検出すべき黒側の設定レベルX
を示す電圧を端子Dに加える。これにより、トラ
ンジスタQ1,Q2,Q3より成る差動アンプにより、
入力映像信号が設定レベルXより黒側の信号であ
るときにはトランジスタQ1がオフ、トランジス
タQ2がオンになつて、抵抗R1に低レベルの検出
電圧が出る。入力映像信号が設定レベルXより黒
側の信号でないときはトランジスタQ1がオン、
トランジスタQ2がオフになつて、そのコレクタ
抵抗R1の検出電圧出力は高レベルになる。この
時、端子Cより同期信号期間に第3図bのような
ブランキングパルスを印加することにより、トラ
ンジスタQ12を経てトランジスタQ4をオンさせト
ランジスタQ3をオフさせることにより、この期
間は黒レベル側の信号の検出を行なわないように
する。
Next, explanation will be given using the specific circuit shown in FIG. Add a video signal with the polarity shown in Figure 3a from the input terminal E, and set the black side setting level X to be detected.
Apply a voltage to terminal D that indicates . As a result, the differential amplifier consisting of transistors Q 1 , Q 2 , and Q 3 allows
When the input video signal is blacker than the set level X, the transistor Q1 is turned off, the transistor Q2 is turned on, and a low-level detection voltage is output to the resistor R1 . When the input video signal is not blacker than the set level X, transistor Q1 is turned on.
Transistor Q 2 is turned off and the sense voltage output of its collector resistor R 1 goes high. At this time, by applying a blanking pulse as shown in Figure 3b from terminal C during the synchronizing signal period, transistor Q4 is turned on via transistor Q12 , and transistor Q3 is turned off, so that this period is black. Disable detection of level side signals.

すなわち、トランジスタQ2のコレクタからの
検出電圧はこの同期信号期間高レベルになる。従
つて、検出電圧は、設定レベルXより、黒レベル
側の信号の期間が少いほど低レベルになる期間が
少くなる。
That is, the detection voltage from the collector of transistor Q2 is at a high level during this synchronization signal period. Therefore, as the period of the signal on the black level side is shorter than the set level X, the period in which the detection voltage is at a low level becomes shorter.

次に、この検出電圧はトランジスタQ5により
反転増幅しコンデンサCにより平滑して直流電圧
にする。従つて、その平滑した直流電圧は、設定
レベルXより黒側の信号の期間が少いほど電圧が
低くなる。次に、この検出直流電圧をトランジス
タQ6により再度反転してトランジスタQ7のベー
スに加え、そのエミツタから制御用の出力電圧と
して出力する。これにより、トランジスタQ7
エミツタの出力電圧は、入力映像信号a中に設定
レベルXより黒側の信号が少いほど高くなること
となる。
Next, this detected voltage is inverted and amplified by a transistor Q5 , and smoothed by a capacitor C to become a DC voltage. Therefore, the smoothed DC voltage becomes lower as the period of the signal on the black side is shorter than the set level X. Next, this detected DC voltage is inverted again by transistor Q 6 and applied to the base of transistor Q 7 , and is output from its emitter as an output voltage for control. As a result, the output voltage of the emitter of the transistor Q7 becomes higher as the number of signals on the black side of the set level X in the input video signal a decreases.

一方、映像信号入力端子Aに第3図aの映像信
号とは逆極性の映像信号を加える。すると、トラ
ンジスタQ11コレクタおよびトランジスタQ9のエ
ミツタには第3図aと同様に黒側が低レベルで白
側が高レベルになる映像信号が現われる。そし
て、上記のように、設定レベルXより黒側の信号
の期間が少いときにはトランジスタQ7のエミツ
タからの制御用の出力電圧が高くなるので、トラ
ンジスタQ9のエミツタにおける映像信号の電圧
がこの制御用の出力電圧よりも低い黒側の部分に
おいてトランジスタQ7のエミツタから抵抗Rを
通してトランジスタQ9に電流が流れ込み、実質
的にトランジスタQ9の利得が大きくなり、トラ
ンジスタQ10のエミツタホロワを通じて端子Bに
その黒側の信号のみを伸長した映像信号が出力さ
れる。この時、トランジスタQ7のベース電圧が
同期信号期間にも高いと同期信号も伸長されるこ
ととなつて、都合が悪いため、端子Cにブランキ
ングパルスを印加することによりトランジスタ
Q8を同期信号期間オンにし、トランジスタQ7
ベース電圧を下げることにより、同期信号期間は
伸長されないようにする。
On the other hand, a video signal having a polarity opposite to that of the video signal shown in FIG. 3a is applied to the video signal input terminal A. Then, a video signal having a low level on the black side and a high level on the white side appears at the collector of the transistor Q11 and the emitter of the transistor Q9 , as in FIG. 3a. As mentioned above, when the period of the signal on the black side is shorter than the set level In the black part that is lower than the control output voltage, current flows from the emitter of transistor Q 7 to transistor Q 9 through resistor R, substantially increasing the gain of transistor Q 9 , and passing through the emitter follower of transistor Q 10 to terminal B. A video signal in which only the black side signal is expanded is output. At this time, if the base voltage of transistor Q7 is high during the synchronization signal period, the synchronization signal will also be extended, which is inconvenient, so by applying a blanking pulse to terminal C, the transistor
By turning on Q8 during the synchronization signal period and lowering the base voltage of transistor Q7 , the synchronization signal period is prevented from being extended.

この端子Bに出力される映像信号を端子Eにフ
イードバツクしてもよいが第2図に示した回路例
では映像信号の極性が逆であるので極性反転を要
する。端子B以降に別の映像信号処理回路を経て
端子Eにフイードバツクされる形にすると、ある
設定レベルXよりも黒側になる期間が所定期間に
達するように黒側が伸長されるまでフイードバツ
クループが働く。
The video signal output to terminal B may be fed back to terminal E, but in the circuit example shown in FIG. 2, the polarity of the video signal is reversed, so polarity reversal is required. If the signal is fed back to terminal E through another video signal processing circuit after terminal B, the feedback loop will continue until the black side is extended so that the period when the black side is blacker than a certain setting level X reaches a predetermined period. works.

なお、端子Eに加えられる映像信号aの設定レ
ベルXより黒側になる信号の期間が多いときに
は、上述の場合とは逆にトランジスタQ7のエミ
ツタほ制御用出力電圧が低くなるので、トランジ
スタQ9のエミツタに流れ込む電流が少くなり、
さらには流れ込まなくなり、黒側の伸長の程度を
少くし、さらには伸張しなくなる。
It should be noted that when there are many periods in which the signal is blacker than the set level The current flowing into the emitter of 9 decreases,
Furthermore, it stops flowing, reduces the degree of expansion on the black side, and furthermore stops expanding.

かくして、映像信号中に黒側の信号が少いほど
その黒側の信号を大きく伸張することができて、
見易い映像を映出することができる。
In this way, the less black signals there are in the video signal, the more the black signals can be expanded.
It is possible to project an easy-to-see image.

次に、この回路の欠点について説明する。端子
Cより同期信号期間をブランキングする信号が印
加されると、その期間トランジスタQ8がオンし、
トランジスタQ7のベース電圧が下がる。このた
めこの期間トランジスタQ9のエミツタにあらわ
れる映像信号が抵抗Rを通してトランジスタQ7
のエミツタに加わると、その期間Q7のエミツタ
とベース間とが逆バイアス状態になる。このた
め、トランジスタQ7のベースとエミツタ間にダ
イオードを挿入してトランジスタQ7のベース・
エミツタ逆耐圧をオーバーすることを防止するこ
とも考えられるが、ダイオードを挿入すると温度
特性を持つことになるので都合が悪い。また、ダ
イオードを挿入すると、約0.7ボルト黒補正を動
作させる電圧が下つてしまい都合が悪い。
Next, the drawbacks of this circuit will be explained. When a signal for blanking the synchronization signal period is applied from terminal C, transistor Q8 is turned on during that period.
The base voltage of transistor Q7 drops. Therefore, during this period, the video signal appearing at the emitter of transistor Q9 passes through resistor R to transistor Q7.
When applied to the emitter of Q7 , a reverse bias state is created between the emitter and the base of Q7 during that period. Therefore, by inserting a diode between the base and emitter of transistor Q7 ,
It is possible to prevent the emitter reverse breakdown voltage from being exceeded, but inserting a diode would be inconvenient because it would have temperature characteristics. Also, if you insert a diode, the voltage that operates the black correction will drop by about 0.7 volts, which is inconvenient.

そこで、本発明では第4図に示すように、トラ
ンジスタQ13を直流電源VCCラインとトランジス
タQ7のベース間に接続し、トランジスタQ13のベ
ースに接続された端子Gに一定の直流電圧を加
え、トランジスタQ8がオンになるブランキング
期間はトランジスタQ7のベースの電圧を端子G
の直流電圧より0.7ボルト(トランジスタQ13
VBE)低い電圧に固定し、この電圧によつてこの
期間トランジスタQ9のエミツタにあらわれる映
像信号の電圧よりもトランジスタQ7のベースの
電圧が一定以上低くならないようにして、トラン
ジスタQ7のベース・エミツタの逆耐圧オーバー
を防止するようにしている。もちろん、端子Gに
印加する直流電圧は、トランジスタQ8がオンに
なるブランキング期間以外はトランジスタQ6
ら供給される検出直流電圧の最低値(+0.7ボル
ト)よりも低い電圧として、ブランキング期間以
外はトランジスタQ13がオフになつて、黒側信号
の伸長制御に影響を及ぼさないようにしている。
Therefore, in the present invention, as shown in FIG. 4, the transistor Q13 is connected between the DC power supply V CC line and the base of the transistor Q7 , and a constant DC voltage is applied to the terminal G connected to the base of the transistor Q13 . In addition, during the blanking period when transistor Q8 is on, the voltage at the base of transistor Q7 is connected to terminal G.
DC voltage of 0.7 volts (transistor Q 13
V BE ) is fixed at a low voltage, and this voltage is used to prevent the voltage at the base of transistor Q 7 from becoming lower than a certain level than the voltage of the video signal appearing at the emitter of transistor Q 9 during this period.・It is designed to prevent the reverse breakdown voltage of the emitter from exceeding. Of course, the DC voltage applied to terminal G is lower than the lowest value (+0.7 volts) of the detected DC voltage supplied from transistor Q 6 , except during the blanking period when transistor Q 8 is turned on. Transistor Q13 is turned off except during this period, so as not to affect the expansion control of the black side signal.

第4図の回路はG,Q13を除くと第2図の回路
の右半分と同じであり、トランジスタQ6のエミ
ツタは抵抗R7を介して接地され、コレクタは抵
抗R6を介してVCCにまた直接トランジスタQ7のベ
ースに接続されている。さらにトランジスタQ6
のコレクタは抵抗R8とトランジスタQ8を介して
接地されている。このトランジスタQ8のベース
は抵抗R9、を介してトランジスタQ12のエミツタ
に接続されている。このエミツタは抵抗R16を介
して接地され、コレクタはVCCに接続されてい
る。トランジスタQ12のベースは端子Cに接続さ
れている。トランジスタQ9のエミツタは抵抗R11
を介してVCCに接続され、コレクタはトランジス
タQ10のベースおよび抵抗R12を介してアースに
接続されている。トランジスタQ10のエミツタは
出力端子Bにまた、抵抗R13を介して接地されて
いる。端子AはトランジスタQ11のベースに接続
され、トランジスタQ11のエミツタは抵抗R15
介して接地され、コレクタはトランジスタQ9
ベースにまた抵抗R14を介してVCCに接続されて
いる。
The circuit in Figure 4 is the same as the right half of the circuit in Figure 2 except for G and Q 13 , the emitter of transistor Q 6 is grounded through resistor R 7 , and the collector is connected to V through resistor R 6 . CC is also directly connected to the base of transistor Q7 . Further transistor Q 6
The collector of is grounded through resistor R8 and transistor Q8 . The base of this transistor Q 8 is connected to the emitter of transistor Q 12 via a resistor R 9 . This emitter is grounded via resistor R16 and the collector is connected to V CC . The base of transistor Q12 is connected to terminal C. The emitter of transistor Q 9 is resistor R 11
The collector is connected to the base of the transistor Q 10 and to ground via the resistor R 12 . The emitter of transistor Q10 is also grounded to output terminal B via resistor R13 . Terminal A is connected to the base of transistor Q 11 , the emitter of transistor Q 11 is grounded via resistor R 15 , and the collector is connected to the base of transistor Q 9 and to V CC via resistor R 14 .

以上の説明のごとく、本発明では、映像信号の
黒側信号がない信号を処理し、黒側信号をつくり
階調性の改善をはかる回路において、このような
黒側信号の処理をペデスタルクランプ回路より前
で行う場合に必要な回路を簡単な回路構成にして
提供することができる。
As explained above, in the present invention, in a circuit that processes a signal that does not have a black side signal of a video signal, creates a black side signal, and improves gradation, processing of such a black side signal is performed using a pedestal clamp circuit. The circuitry required when the process is performed earlier can be provided in a simple circuit configuration.

また、ベースに平滑出力電圧が印加される第1
のトランジスタのコレクタを制御回路を構成する
第2のトランジスタのベースに接続し、この第2
のトランジスタのベースにブランキングパルスに
よつてオン・オフが制御される第3のトランジス
タのコレクタを接続するとともに、第2のトラン
ジスタのベースと電源電圧ライン間に第4のトラ
ンジスタのエミツタ―コレクタ回路を接続し、第
4のトランジスタのベースに一定の直流電圧を加
えるようにすることにより、ブランキングパルス
が印加されたときの第2のトランジスタのベー
ス・エミツタ逆耐圧をオーバーすることを温度特
性をもつことなく防止することができる。
In addition, the first
The collector of the transistor is connected to the base of the second transistor constituting the control circuit.
The collector of a third transistor whose on/off is controlled by a blanking pulse is connected to the base of the transistor, and the emitter-collector circuit of a fourth transistor is connected between the base of the second transistor and the power supply voltage line. By connecting , and applying a constant DC voltage to the base of the fourth transistor, the temperature characteristics can be adjusted to ensure that the base-emitter reverse breakdown voltage of the second transistor is exceeded when a blanking pulse is applied. It can be prevented without causing problems.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例における映像信号処理
装置のブロツク線図、第2図は同装置の具体回路
図、第3図a,bは同装置説明のための波形図、
第4図は第2図の回路をさらに改良した回路の回
路図である。 1……伸長回路、2……検出回路、3……増幅
平滑回路、4……制御回路、A,E……映像信号
入力端子、D……レベルXの電圧印加端子、B…
…出力端子、C……グランキングパルス印加端
子。
FIG. 1 is a block diagram of a video signal processing device according to an embodiment of the present invention, FIG. 2 is a specific circuit diagram of the device, and FIGS. 3 a and b are waveform diagrams for explaining the device.
FIG. 4 is a circuit diagram of a circuit that is a further improvement of the circuit shown in FIG. DESCRIPTION OF SYMBOLS 1...Extension circuit, 2...Detection circuit, 3...Amplification and smoothing circuit, 4...Control circuit, A, E...Video signal input terminal, D...Level X voltage application terminal, B...
...Output terminal, C...Granking pulse application terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 設定されたレベルより黒側の映像信号を検出
する検出回路と、この検出回路の出力を直流電圧
に変換する平滑回路と、映像信号の黒側を伸長さ
せる伸長回路と、この伸長回路の映像信号の黒側
を伸長させる程度を上記平滑回路の出力電圧で制
御する制御回路と、上記検出回路と上記制御回路
を同期信号期間動作しないように制御するブラン
キングパルスを上記検出回路および上記制御回路
に加える手段とを備え、上記制御回路は上記平滑
回路の出力電圧がベースに入力される第1のトラ
ンジスタと、この第1のトランジスタのコレクタ
にベースが接続されエミツタが上記伸長回路の制
御端子に接続された第2のトランジスタと、この
第2のトランジスタのベースとアース間に挿入さ
れ、ベースに入力される同期信号期間の上記ブラ
ンキングパルスによつてオンオフが制御される制
御期間制限用の第3のトランジスタと、上記第2
のトランジスタのベースと電源ラインとの間にエ
ミツタ・コレクタ回路が接続されそのベースに一
定の直流電圧が加えられて、上記ブランキングパ
ルスの期間中上記第2のトランジスタのベース電
圧を所定電圧以上に固定する第4のトランジスタ
とを備えたことを特徴とする映像信号処理装置。
1. A detection circuit that detects a video signal on the black side from a set level, a smoothing circuit that converts the output of this detection circuit into a DC voltage, an expansion circuit that expands the black side of the video signal, and a video signal of this expansion circuit. A control circuit that controls the extent to which the black side of the signal is extended by the output voltage of the smoothing circuit, and a blanking pulse that controls the detection circuit and the control circuit so that they do not operate during the synchronization signal period. The control circuit includes a first transistor whose base receives the output voltage of the smoothing circuit, and a base of which is connected to the collector of the first transistor and whose emitter is connected to the control terminal of the expansion circuit. a second transistor connected thereto, and a control period limiting transistor inserted between the base and ground of the second transistor, whose on/off is controlled by the blanking pulse during the synchronization signal period inputted to the base. 3 and the second transistor
An emitter-collector circuit is connected between the base of the second transistor and the power supply line, and a constant DC voltage is applied to the base of the emitter-collector circuit, thereby increasing the base voltage of the second transistor to a predetermined voltage or higher during the period of the blanking pulse. A video signal processing device comprising: a fixed fourth transistor.
JP506879A 1979-01-19 1979-01-19 Video signal processor Granted JPS5597775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP506879A JPS5597775A (en) 1979-01-19 1979-01-19 Video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP506879A JPS5597775A (en) 1979-01-19 1979-01-19 Video signal processor

Publications (2)

Publication Number Publication Date
JPS5597775A JPS5597775A (en) 1980-07-25
JPH0127632B2 true JPH0127632B2 (en) 1989-05-30

Family

ID=11601062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP506879A Granted JPS5597775A (en) 1979-01-19 1979-01-19 Video signal processor

Country Status (1)

Country Link
JP (1) JPS5597775A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645569U (en) * 1987-06-26 1989-01-12

Also Published As

Publication number Publication date
JPS5597775A (en) 1980-07-25

Similar Documents

Publication Publication Date Title
US4999586A (en) Wideband class AB CRT cathode driver
JPH0547026B2 (en)
JPH0344475B2 (en)
JP2536484B2 (en) Gain control amplifier
JPH0127632B2 (en)
EP0385547A1 (en) Amplifier arrangement with saturation detection
JPH0339980Y2 (en)
JP3521526B2 (en) Video blanking circuit
US6114909A (en) Differential amplifier for correcting offsets at inputs using low capacitance capacitor
JPS62117404A (en) variable gain amplifier circuit
JPS6244577Y2 (en)
JPS5883409A (en) video amplification circuit
JPS61187468A (en) Clamp circuit
JP3714651B2 (en) Control signal playback circuit for video equipment
JPH0112417Y2 (en)
JP3714650B2 (en) Control signal playback circuit for video equipment
JPH023586B2 (en)
JP2725388B2 (en) Video signal average level detection circuit
JP2513495Y2 (en) Clamp circuit for video signal
JPH03238994A (en) Driver for color display device
JP3271078B2 (en) Gain control circuit
JPH07121090B2 (en) AGC circuit
JPS6115477A (en) Automatic gain control circuit
JP2000101869A (en) Clamp circuit
JPH0325050B2 (en)