Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0128885B2 - - Google Patents
[go: Go Back, main page]

JPH0128885B2 - - Google Patents

Info

Publication number
JPH0128885B2
JPH0128885B2 JP3715581A JP3715581A JPH0128885B2 JP H0128885 B2 JPH0128885 B2 JP H0128885B2 JP 3715581 A JP3715581 A JP 3715581A JP 3715581 A JP3715581 A JP 3715581A JP H0128885 B2 JPH0128885 B2 JP H0128885B2
Authority
JP
Japan
Prior art keywords
signal
circuit
counter
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3715581A
Other languages
Japanese (ja)
Other versions
JPS57151815A (en
Inventor
Juji Mihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP3715581A priority Critical patent/JPS57151815A/en
Publication of JPS57151815A publication Critical patent/JPS57151815A/en
Publication of JPH0128885B2 publication Critical patent/JPH0128885B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D4/00Tariff metering apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 本発明は回転体の回転を検出する回転検出回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rotation detection circuit that detects rotation of a rotating body.

従来の電子式水道メータは、第1図に示すよう
に、水の使用量に比例する回転数をもつて回転す
る羽根車1と、この羽根車1の回転を永久磁石2
に伝える軸3と、永久磁石2の回転に応答して互
いに位相の異なる出力信号を発生させる磁気抵抗
素子4と、この磁気抵抗素子4の出力信号を増幅
して波形整形する波形整形回路5と、この波形整
形回路5の出力信号を水の使用量に比例した数値
に変換する信号変換回路6と、この信号変換回路
6の出力信号の内容を表示する表示部7を駆動す
る表示駆動回路8と、これらの磁気抵抗素子4、
波形整形回路5、信号変換回路6、表示駆動回路
8に電力を供給する電源9とから構成されてい
る。
As shown in FIG. 1, a conventional electronic water meter includes an impeller 1 that rotates at a rotation speed proportional to the amount of water used, and a permanent magnet 2 that controls the rotation of the impeller 1.
a shaft 3 that transmits signals to the magnet, a magnetoresistive element 4 that generates output signals having different phases from each other in response to the rotation of the permanent magnet 2, and a waveform shaping circuit 5 that amplifies and shapes the output signal of the magnetoresistive element 4. , a signal conversion circuit 6 that converts the output signal of this waveform shaping circuit 5 into a numerical value proportional to the amount of water used, and a display drive circuit 8 that drives a display section 7 that displays the content of the output signal of this signal conversion circuit 6. and these magnetoresistive elements 4,
It is comprised of a waveform shaping circuit 5, a signal conversion circuit 6, and a power supply 9 that supplies power to a display drive circuit 8.

このような構成の水道メータにおいては、水の
使用量を正確に検出する必要があるため、上述の
波形整形回路5として、第2図に示すように磁気
抵抗素子4(以下MR素子と呼ぶ)に一定の電圧
を印加し、磁界の方向の変化に伴つて変化する
MR素子4の抵抗値の変化に対応する電圧信号を
出力端10から取り出した後、コンパレータ5a
の一方入力端に入力し、他方入力端の基準電圧
Vthと比較することにより、パルス信号を得るよ
うにしている。ところで、水道メータの羽根車1
は、微小流量時、非常にゆつくりと回転するた
め、出力端10の電圧が基準電圧Vthの附近にあ
るとき一種のチヤタリング現象を起し、すなわち
コンパレータ5aの出力信号がオン・オフをくり
返して誤動作を起す不具合がある。そこで、以上
の現象を回避する手段として、コンパレータ5a
の代りにヒステリシスコンパレータを用いること
が考えられるが、このヒステリシスコンパレータ
は一般にコンパレータの出力電圧を抵抗分割によ
つて正帰還する構成であるため、例えば出力端1
0から入力する信号電圧が小さい場合、正帰還に
よつてヒステリシス幅が大きくなりすぎると回路
の感度が低下し、磁界の回転を正確に検出できな
い欠点がある。
In a water meter with such a configuration, since it is necessary to accurately detect the amount of water used, a magnetic resistance element 4 (hereinafter referred to as an MR element) is used as the waveform shaping circuit 5 as shown in FIG. A constant voltage is applied to the voltage, which changes as the direction of the magnetic field changes.
After taking out the voltage signal corresponding to the change in resistance value of the MR element 4 from the output terminal 10, the comparator 5a
input to one input terminal, and the reference voltage at the other input terminal.
A pulse signal is obtained by comparing with V th . By the way, water meter impeller 1
rotates very slowly when the flow rate is small, so when the voltage at the output terminal 10 is near the reference voltage Vth , a kind of chattering phenomenon occurs, that is, the output signal of the comparator 5a repeats on and off. There is a problem that may cause malfunction. Therefore, as a means to avoid the above phenomenon, the comparator 5a
It is conceivable to use a hysteresis comparator instead, but since this hysteresis comparator generally has a configuration in which the output voltage of the comparator is positively fed back by resistor division, for example, the output terminal 1
When the signal voltage input from 0 is small, if the hysteresis width becomes too large due to positive feedback, the sensitivity of the circuit decreases, and there is a drawback that rotation of the magnetic field cannot be detected accurately.

本発明は上記実情にかんがみてなされたもの
で、その目的とするところは、回転体の回転数
を、デイジタル回路を用いて正確に検出し、しか
も回転体の回転が非常にゆつくりしている場合に
も誤動作のない信頼性の高い回転検出回路を提供
するものである。
The present invention has been made in view of the above circumstances, and its purpose is to accurately detect the rotation speed of a rotating body using a digital circuit, and to detect the rotation speed of a rotating body very slowly. The present invention provides a highly reliable rotation detection circuit that does not malfunction even in the case of a rotation detection circuit.

以下、本発明の一実施例について第3図を参照
して説明する。なお、同図において第1図と同一
部分には同一符号を付して説明する。この電子式
水道メータは、水の使用量に比例する回転数をも
つて回転する羽根車1と、この羽根車1の軸3に
取りつけられ、羽根車1の回転に応じて回転する
永久磁石2と、その永久磁石2の回転を磁界の方
向変化として検出するMR素子4の抵抗の変化を
単安定マルチバイブレータの時定数の変化として
検出し羽根車1の回転をパルスに変換するパルス
検出回路11と、このパルス検出回路11の出力
信号である羽根車1の回転数を水の使用量に変換
する信号変換回路6と、この信号変換回路6の内
容を表示する表示部7を駆動する表示駆動回路8
と、前記パルス検出回路11、信号変換回路6、
表示駆動回路8および表示部7に電力を供給する
電源9とから構成されている。
Hereinafter, one embodiment of the present invention will be described with reference to FIG. In addition, in this figure, the same parts as in FIG. 1 are given the same reference numerals and will be explained. This electronic water meter includes an impeller 1 that rotates at a rotation speed proportional to the amount of water used, and a permanent magnet 2 that is attached to a shaft 3 of the impeller 1 and rotates in accordance with the rotation of the impeller 1. and a pulse detection circuit 11 that detects the rotation of the permanent magnet 2 as a change in the direction of the magnetic field, detects a change in the resistance of the MR element 4 as a change in the time constant of the monostable multivibrator, and converts the rotation of the impeller 1 into a pulse. A signal conversion circuit 6 that converts the rotation speed of the impeller 1, which is the output signal of the pulse detection circuit 11, into the amount of water used; and a display drive that drives the display unit 7 that displays the contents of the signal conversion circuit 6. circuit 8
and the pulse detection circuit 11, the signal conversion circuit 6,
It is composed of a display drive circuit 8 and a power supply 9 that supplies power to the display section 7.

次に、第4図は本発明の電子式水道メータにお
いて特にヒステリシス機能をもつパルス検出回路
の具体例を示す図である。同図において4は第3
図に示すMR素子であつて、これは3つの出力端
4a,4b,4cを持つている。Ra,RbはMR
素子4の中心端子4cからみた両側の出力端4
a,4bまでの抵抗を示す。Sはフリツプ・フロ
ツプ21に印加するクロツクCLK1に同期して
開閉するスイツチである。つまり、このフリツ
プ・フロツプ21は、クロツクCLK1が入力さ
れるごとに端子Qから“1”信号、つまりゲート
開信号を出力するとともに端子から“0”信
号、つまり切換制御信号を出力してスイツチSを
交互に切換えて出力端4a,4bを選択し、か
つ、この出力端4aの選択による時定数Racおよ
び出力端4cの選択によるRbCで定まる時間後に
インバータ22によつてリセツトされる構成であ
る。23は、クロツクCLK1に同期してアツプ
指定信号Uおよびダウン指定信号Dが交互に入力
され、フリツプ・フロツプ21からゲート開信号
を受けてゲート24が開放されたとき、同ゲート
24を介して入力されるクロツクCLK2を前記
指定モードに基づいてアツプ計数およびダウン計
数し、そのアツプ計数値およびダウン計数値の何
れかが大きいかに応じて異なる信号を出力するプ
リセツト入力付きアツプ・ダウンカウンタであ
る。カウンタ23へのアツプ・ダウン指定信号
U/Dの入力タイミングは、時定数RaC,RbCに
基づいて予め定められる。25はアツプ・ダウン
カウンタ23の出力内容をラツチするとともにこ
の出力内容に応じて異なるプリセツト指令信号を
出力するラツチ回路で、そのラツチタイミングは
フリツプ・フロツプ21へクロツクCLK1が入
力される前にクロツクCLK3により行なう。従
つて、ラツチ回路25のラツチ内容は抵抗Ra,
Rbの大小を比較したものである。なお、クロツ
クCLK1〜CLK3は図示していないが同一の水
晶発振回路から直接又は適宜分周して得るもので
ある。26−0〜26−7はカウンタ23へプリ
セツト値を入力するプリセツト回路で、ヒステリ
シス効果を持つコンパレータと同様の機能を持た
せるものである。この回路26−0〜26−7は
具体的にはそれぞれラツチ回路25の出力、お
よびQ出力によつてプリセツト値を入力する第1
のアンドゲート27−0〜27−7および第2の
アンドゲート28−0〜28−7とこれらのゲー
ト出力をカウンタ23へ入力するオアゲート29
−0〜29−7とからなつている。30はパルス
検出回路11の出力端を示す。
Next, FIG. 4 is a diagram showing a specific example of a pulse detection circuit particularly having a hysteresis function in the electronic water meter of the present invention. In the same figure, 4 is the third
The MR element shown in the figure has three output ends 4a, 4b, and 4c. Ra, Rb are MR
Output ends 4 on both sides viewed from the center terminal 4c of the element 4
Shows resistance up to a and 4b. S is a switch that opens and closes in synchronization with the clock CLK1 applied to the flip-flop 21. In other words, this flip-flop 21 outputs a "1" signal, that is, a gate open signal, from the terminal Q every time the clock CLK1 is input, and also outputs a "0" signal, that is, the switching control signal, from the terminal to turn the switch S. is alternately switched to select output ends 4a and 4b, and is reset by inverter 22 after a time determined by time constant Rac due to selection of output end 4a and RbC due to selection of output end 4c. 23 receives an up designation signal U and a down designation signal D alternately in synchronization with the clock CLK1, and when the gate 24 is opened in response to a gate open signal from the flip-flop 21, an input signal is input through the gate 24. This is an up/down counter with a preset input that up-counts and down-counts the input clock CLK2 based on the specified mode, and outputs a different signal depending on which of the up count value and the down count value is larger. The input timing of the up/down designation signal U/D to the counter 23 is determined in advance based on the time constants RaC and RbC. Reference numeral 25 denotes a latch circuit that latches the output contents of the up/down counter 23 and outputs a different preset command signal depending on the output contents. This is done by Therefore, the latch contents of the latch circuit 25 are the resistors Ra,
This is a comparison of the magnitude of Rb. Although not shown, the clocks CLK1 to CLK3 are obtained from the same crystal oscillation circuit directly or by appropriate frequency division. Preset circuits 26-0 to 26-7 input preset values to the counter 23, and have the same function as a comparator having a hysteresis effect. Specifically, these circuits 26-0 to 26-7 are first circuits that input preset values through the output of the latch circuit 25 and the Q output, respectively.
AND gates 27-0 to 27-7 and second AND gates 28-0 to 28-7, and an OR gate 29 that inputs the outputs of these gates to the counter 23.
-0 to 29-7. 30 indicates the output end of the pulse detection circuit 11.

次に、以上のように構成する電子式水道メータ
において特にMR素子4と第4図に示すパルス検
出回路11との関係動作を説明する。今、第5図
aに示すクロツクCLK1がフリツプ・フロツプ
21に入力されると、同フリツプ・フロツプ21
の端子Qから第5図eのような“1”信号がでて
ゲート24を開き、この結果、第5図bのクロツ
クCLK2がゲート24を介してアツプ・ダウン
カウンタ23へ入力される。このとき、第5図c
のようにアツプ指定信号Uがカウンタ23に入力
されていると、同カウンタ23はアツプ計数を行
なう。一方、クロツクCLK1の入力により、フ
リツプ・フロツプ21の端子が“0”となり、
スイツチSがMR素子4の出力端4aに閉成した
とする。そうすると、端子の“0”によつて時
定数RaCに基づく期間でスレシヨルドレベルに達
し、インバータ22から“1”信号がでてフリツ
プ・フロツプ21をクリアする(第5図e参照)。
従つて、アツプ・ダウンカウンタ23は時定数
RaCで定まる期間クロツクCLK2をアツプ計数
する。さらに、引き続き、次のクロツクCLK1
が入力されると、フリツプ・フロツプ21は端子
Qから“1”信号を出力してゲート24を開き、
一方、フリツプ・フロツプ21の端子からの
“0”信号を受けてスイツチSは出力端4bを選
択し、この出力端4bの選択によつて得られる時
定数Rbcの期間、アツプ・ダウンカウンタ23は
クロツクCLK2をダウン計数する(第5図b参
照)。そして、アツプ・ダウンカウンタ23の計
数値はクロツクCLK1の入る直前で第5図fの
ようにクロツクCLK3によつてラツチ回路25
にラツチするとともに、このラツチ回路25の出
力Q,に基づいてプリセツト回路26−0〜2
6−7はカウンタ23へプリセツト信号PRS(第
5図g参照)によつてプリセツトを行なう。
Next, in the electronic water meter configured as described above, the relative operation between the MR element 4 and the pulse detection circuit 11 shown in FIG. 4 will be explained. Now, when the clock CLK1 shown in FIG. 5a is input to the flip-flop 21, the flip-flop 21
A "1" signal as shown in FIG. At this time, Fig. 5c
When the up designation signal U is input to the counter 23 as shown in FIG. 2, the counter 23 performs up counting. On the other hand, due to the input of clock CLK1, the terminal of flip-flop 21 becomes "0",
Assume that the switch S is closed to the output end 4a of the MR element 4. Then, due to the "0" at the terminal, the threshold level is reached in a period based on the time constant RaC, and a "1" signal is output from the inverter 22 to clear the flip-flop 21 (see FIG. 5e).
Therefore, the up/down counter 23 has a time constant
Clock CLK2 is counted up for a period determined by RaC. Furthermore, continue to the next clock CLK1.
When input, the flip-flop 21 outputs a "1" signal from the terminal Q to open the gate 24.
On the other hand, in response to the "0" signal from the terminal of the flip-flop 21, the switch S selects the output terminal 4b, and the up/down counter 23 operates during the period of time constant Rbc obtained by selecting the output terminal 4b. Count down the clock CLK2 (see Figure 5b). Then, the count value of the up/down counter 23 is set to the latch circuit 25 by the clock CLK3 just before the input of the clock CLK1, as shown in FIG.
At the same time, the preset circuits 26-0 to 26-2 are latched based on the output Q of this latch circuit 25.
6-7 presets the counter 23 using a preset signal PRS (see FIG. 5g).

ところで、アツプダウンカウンタ23が8ビツ
ト(n=8)構成の場合、プリセツト回路26−
0〜26−7によつて8ビツトのデータがカウン
タ23へパラレルにプリセツトされる。プリセツ
トデータは、予めヒステリシス幅に基づいて図示
しないスイツチやROM等によつて決められてい
る。例えば、第1のアンドゲート31−0〜31
−7の入力を、31−0=“1”31−1〜31
−7=“0”とし、第2のアンドゲート32−0
〜32−7を、32−0〜32−7=“1”とセ
ツトすると、ラツチ回路25の出力Qが“1”の
とき、第2のアンドゲート28−0〜28−7が
開き、端子32−0〜32−7のデータがアツ
プ・ダウンカウンタ23にプリセツトされる。一
方、ラツチ回路25の出力Qが“0”のとき(
=1)は、第1のアンドゲート27−0が開き、
端子31−0〜31−7のデータがアツプ・ダウ
ンカウンタ23にプリセツトされる。
By the way, when the up-down counter 23 has an 8-bit (n=8) configuration, the preset circuit 26-
8-bit data is preset into the counter 23 in parallel by 0 to 26-7. The preset data is determined in advance by a switch, ROM, etc. (not shown) based on the hysteresis width. For example, the first AND gates 31-0 to 31
-7 input, 31-0="1" 31-1 to 31
−7="0" and the second AND gate 32-0
32-7 are set to 32-0 to 32-7="1", when the output Q of the latch circuit 25 is "1", the second AND gates 28-0 to 28-7 open and the terminals Data 32-0 to 32-7 are preset in the up/down counter 23. On the other hand, when the output Q of the latch circuit 25 is "0" (
=1), the first AND gate 27-0 opens,
Data on terminals 31-0 to 31-7 are preset in up/down counter 23.

今、Ra>Rbとして、RaC,RbCに相当するク
ロツク数をTa=10、Tb=6と仮定すると、最初
アツプ・ダウンカウンタ23は、10アツプ計数
し、6ダウン計数するのでカウンタ23の内容は
4になる。2進表示では、{MSB 0 0 0 0 0 1
LSB 0 }となる、したがつて、MSBは0なので、
ラツチ回路25の出力端子Qは“0”となる。一
方、ラツチ回路25の出力端子は”1”なの
で、一回のアツプ・ダウンが終了すると、カウン
タ23には、+1、つまり{2進表示0 0 0 0
0 0 0 1}がプリセツトされ、10アツプ計数
し、6ダウン計数すれば、カウンタ23の内容は
5になる。したがつて、第6図のように、Ra>
Rbのまま変化しなければ、カウンタ23の内容
は次のU/D周期でも正となり、ラツチ回路25
の出力端子は第6図dのように“1”となる。
Now, assuming that Ra > Rb and the number of clocks corresponding to RaC and RbC are Ta = 10 and Tb = 6, the up/down counter 23 initially counts up 10 and counts down 6, so the contents of the counter 23 are It becomes 4. In binary representation, { MSB 0 0 0 0 0 1
0 LSB 0 }, therefore, the MSB is 0, so
The output terminal Q of the latch circuit 25 becomes "0". On the other hand, since the output terminal of the latch circuit 25 is "1", when one up/down is completed, the counter 23 has +1, that is, {binary display 0 0 0 0
0 0 0 1} is preset, and if 10 up counts and 6 down counts, the contents of the counter 23 become 5. Therefore, as shown in Figure 6, Ra>
If Rb remains unchanged, the contents of the counter 23 will be positive in the next U/D cycle, and the latch circuit 25 will be
The output terminal becomes "1" as shown in FIG. 6d.

次に、RaとRbの値が変化し、Ra(Ta)=Rb
(Tb)になつたとすると、今までRa>Rbであつ
たため、=“1”になつているので、カウンタ
23には+1がセツトされる。そして、カウンタ
23は、Taアツプ計数しTbダウン計数すると、
カウンタ23には1が残るため、ラツチ回路25
の出力は変化しない。更に、Ra>Rb→Ra=
Rb→Ra<Rbと変化し、Ta=8、Tb=10になつ
たとすると、プリセツト値が1で、カウンタ23
が8アツプ計数し、10ダウン計数すれば、計数値 は、−1、つまり{2進MSB 1 1 1 1 1 1 1
1}となるので、この時ラツチ回路25のの値
は“0”に変化する。一旦、=“0”(Q=
1)になると、次は−1つまり {2進MSB 1 1 1 1 1 1 1 1 }がプリセツト
されるため、Ra=Rb(Ta=Tb)まで変化しても
ラツチ回路25の出力は変化しない。
Next, the values of Ra and Rb change, and Ra (Ta) = Rb
(Tb), the counter 23 is set to +1 because it has been Ra>Rb so far, so it is ="1". Then, the counter 23 counts up Ta and counts down Tb.
Since 1 remains in the counter 23, the latch circuit 25
The output of does not change. Furthermore, Ra>Rb→Ra=
Assuming that Rb→Ra<Rb changes and Ta=8 and Tb=10, the preset value is 1 and the counter 23
If it counts up by 8 and counts down by 10, the counted value is -1, that is, {Binary MSB 1 1 1 1 1 1 1
1}, so the value of the latch circuit 25 changes to "0" at this time. Once ="0" (Q=
1), then -1, that is, {binary MSB 1 1 1 1 1 1 1 1} is preset, so the output of the latch circuit 25 does not change even if it changes to Ra = Rb (Ta = Tb). .

従つて、第6図に示すように、カウンタ23の
U/D周期(同図b)は磁気抵抗の変化に比べて
十分速く、このため、第6図に示すAにおいて
Ra<Rbとなると、ラツチ回路25の出力はU/
Dの1周期が終了したときに変化する。以上は、
カウンタ23が8ビツト構成とし、プリセツトデ
ータを+1と−1に固定して説明した。一般にカ
ウンタ23はTaあるいはTbの長さによつてきま
る。また、プリセツトデータを変化させることに
より、ヒステリシス幅を変えることが可能であ
る。例えば31−0=“1”、31−3=
“1”、その他を総て“0”として+9とし、3
2−2=“0”その他を総て“1”として−5と
し、正負のヒステリシス幅を変えることもでき
る。その他、本発明は上記実施例に限らず種々変
形して実施できる。例えば第4図において、カウ
ンタ23およびラツチ回路25をマイクロコンピ
ユータのメモリを用いて構成することも可能であ
る。このとき、演算手順としては7図に示すフロ
ーチヤートで行なう。この場合、単安定マルチバ
イブレータのパルス幅に相当するクロツクがマイ
クロコンピユータのメモリに順次アツプ・ダウン
計数される。そして、その結果が正であるか、負
であるかを判断し、プリセツトデ―タを前記のメ
モリにセツトする。以上の手順を用いて第4図に
示す回路と同様な効果を得ることができる。その
他、本発明はその要旨を逸脱しない範囲で種々変
形して実施できる。
Therefore, as shown in FIG. 6, the U/D period of the counter 23 (b in the same figure) is sufficiently fast compared to the change in magnetic resistance, and therefore, at A shown in FIG.
When Ra<Rb, the output of the latch circuit 25 becomes U/
It changes when one cycle of D ends. The above is
The counter 23 has an 8-bit configuration, and the preset data is fixed at +1 and -1. Generally, the counter 23 depends on the length of Ta or Tb. Furthermore, by changing the preset data, it is possible to change the hysteresis width. For example, 31-0=“1”, 31-3=
“1”, all others are “0”, +9, 3
It is also possible to change the positive and negative hysteresis widths by setting 2-2=“0” and setting all others to “1” to set it to -5. In addition, the present invention is not limited to the above embodiments, and can be implemented with various modifications. For example, in FIG. 4, the counter 23 and latch circuit 25 can be constructed using the memory of a microcomputer. At this time, the calculation procedure is performed according to the flowchart shown in FIG. In this case, clocks corresponding to the pulse width of the monostable multivibrator are sequentially counted up and down in the memory of the microcomputer. Then, it is determined whether the result is positive or negative, and preset data is set in the memory. Using the above procedure, the same effect as the circuit shown in FIG. 4 can be obtained. In addition, the present invention can be implemented with various modifications without departing from the gist thereof.

以上詳記したように本発明によれば、MR素子
の後続のパルス検出回路はデイジタル的に処理し
ているため回転体の回転を正確に検出できる。ま
た、ヒステリシス幅の設定は、1ビツト幅毎にデ
イジタル信号でできるため、パルス検出回路の感
度を下げることなく最適なヒステリシス幅に設定
できる。特に、マイクロコンピユータを用いて磁
石の回転を検出するような用途ではプリセツトデ
ータラインをバスに接続することによつて任意ヒ
ステリシス設定ができる回転検出回路を提供でき
る。
As described in detail above, according to the present invention, the pulse detection circuit subsequent to the MR element is processed digitally, so that the rotation of the rotating body can be accurately detected. Further, since the hysteresis width can be set using a digital signal for each bit width, the optimum hysteresis width can be set without lowering the sensitivity of the pulse detection circuit. Particularly, in applications where a microcomputer is used to detect the rotation of a magnet, a rotation detection circuit that can set arbitrary hysteresis can be provided by connecting a preset data line to a bus.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電子式水道メータの構成図、第
2図は第1図の波形整形回路の構成図、第3図は
本発明に係る回転検出回路を電子式水道メータに
応用した構成図、第4図は第3図のパルス検出回
路の具体的構成図、第5図および第6図は本発明
の一実施例の電子式水道メータの動作を説明する
波形図、第7図は本発明の他の例を示すフローチ
ヤートである。 1……羽根車、2……永久磁石、4……磁気抵
抗素子、6……信号変換回路、7……表示部、8
……表示駆動回路、11……パルス検出回路、2
1……フリツプ・フロツプ、S……スイツチ、2
3……アツプ・ダウンカウンタ、24……ゲー
ト、25……ラツチ回路、26−0〜26−7…
…プリセツト回路。
Fig. 1 is a block diagram of a conventional electronic water meter, Fig. 2 is a block diagram of the waveform shaping circuit of Fig. 1, and Fig. 3 is a block diagram of a rotation detection circuit according to the present invention applied to an electronic water meter. , FIG. 4 is a specific configuration diagram of the pulse detection circuit shown in FIG. 3, FIGS. 5 and 6 are waveform diagrams explaining the operation of an electronic water meter according to an embodiment of the present invention, and FIG. It is a flowchart showing another example of the invention. DESCRIPTION OF SYMBOLS 1... Impeller, 2... Permanent magnet, 4... Magnetoresistive element, 6... Signal conversion circuit, 7... Display section, 8
... Display drive circuit, 11 ... Pulse detection circuit, 2
1...flip flop, S...switch, 2
3... Up/down counter, 24... Gate, 25... Latch circuit, 26-0 to 26-7...
...Preset circuit.

Claims (1)

【特許請求の範囲】 1 検出対象の物理量に比例して回転する回転体
に磁石が取着され、この磁石の回転によつて生ず
る磁界の方向あるいは磁界の強さの変化に伴つて
変化する磁気抵抗素子の抵抗Ra,Rbを検出し前
記回転体の回転数を測定する回転検出回路におい
て、 第1のクロツク信号が入力されるごとにゲート
開信号および切換制御信号を発生する信号発生手
段と、前磁気抵抗素子の両抵抗Ra,Rb間にコン
デンサcが接続され、前記信号発生手段から発生
される切換制御信号を受けるごとに交互に抵抗
Ra,Rbが選択されて動作しそれぞれ前記Ra・
c、前記Rb・cの時定数で定まる期間が経過し
たときに前記信号発生手段にリセツト信号を送出
して前記ゲート開信号をリセツトする時定数回路
と、前記信号発生手段からゲート開信号を受けて
いる期間第2のクロツク信号を出力するゲート回
路と、前記第1のクロツク信号に同期して交互に
アツプモードおよびダウンモードに設定されて前
記ゲート回路より出力される第2のクロツク信号
を交互にアツプ計数およびダウン計数しそれらア
ツプ計数値またはダウン計数値の何れが大きいか
に応じて異なる信号を出力するプリセツト入力付
きカウンタと、前記アツプモードおよびダウンモ
ードの設定前に前記カウンタの出力内容をラツチ
するとともにその出力内容に応じてアツプ計数値
大のときには所定のプラスプリセツト値を、また
ダウン計数値大のときには所定のマイナスプリセ
ツト値を前記カウンタにプリセツトするラツチ回
路とを備え、このラツチ回路の出力状態から前記
回転体の回転数を測定することを特徴とする回転
検出回路。
[Claims] 1. A magnet that is attached to a rotating body that rotates in proportion to the physical quantity to be detected, and that changes with changes in the direction or strength of the magnetic field generated by the rotation of the magnet. In a rotation detection circuit that detects resistances Ra and Rb of resistive elements and measures the rotation speed of the rotating body, signal generating means generates a gate opening signal and a switching control signal every time a first clock signal is input; A capacitor c is connected between both resistors Ra and Rb of the front magnetoresistive element, and the resistor is alternately connected each time it receives a switching control signal generated from the signal generating means.
Ra and Rb are selected and operated, respectively.
c. a time constant circuit that sends a reset signal to the signal generating means to reset the gate open signal when a period determined by the time constant of Rb·c has elapsed; and a time constant circuit that receives the gate open signal from the signal generating means. a gate circuit that outputs a second clock signal during a period of time, and a second clock signal that is alternately set to up mode and down mode and output from the gate circuit in synchronization with the first clock signal. A counter with a preset input that counts up and counts down and outputs a different signal depending on which of the up count value or the down count value is larger, and the output contents of the counter before setting the up mode and the down mode. and a latch circuit that presets the counter to a predetermined positive preset value when the up count value is large, and to a predetermined negative preset value when the down count value is large, in accordance with the output content of the latch circuit. A rotation detection circuit characterized in that the rotation speed of the rotating body is measured from the output state of the circuit.
JP3715581A 1981-03-14 1981-03-14 Rotary detecting circuit Granted JPS57151815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3715581A JPS57151815A (en) 1981-03-14 1981-03-14 Rotary detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3715581A JPS57151815A (en) 1981-03-14 1981-03-14 Rotary detecting circuit

Publications (2)

Publication Number Publication Date
JPS57151815A JPS57151815A (en) 1982-09-20
JPH0128885B2 true JPH0128885B2 (en) 1989-06-06

Family

ID=12489706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3715581A Granted JPS57151815A (en) 1981-03-14 1981-03-14 Rotary detecting circuit

Country Status (1)

Country Link
JP (1) JPS57151815A (en)

Also Published As

Publication number Publication date
JPS57151815A (en) 1982-09-20

Similar Documents

Publication Publication Date Title
US20040001542A1 (en) Method and apparatus for measuring the rotational speed of a fan
US7076159B2 (en) Method and apparatus for generating accurate fan tachometer readings
JP3173174B2 (en) Speed detector
US6369563B1 (en) Method for high resolution measurement of a position
US4772840A (en) Method and arrangement for controlling a stepping motor
JPH0128885B2 (en)
JPS6363000B2 (en)
US5198750A (en) Extremely wide range frequency measurement method
US4532600A (en) Electronic integrating meter
US20030193843A1 (en) Method for high resolution measurement of a position
JP3044936B2 (en) Flowmeter
JPH07208976A (en) Rotational-position detection apparatus
JPH03206917A (en) Flowmeter
EP2977727B1 (en) Field programmable gate array based brushless dc motor speed detector
JPS59112222A (en) Rotation detecting circuit
KR100339009B1 (en) An apparatus &amp;the method of signal analysis for microcomputer
JP3359042B2 (en) A method for measuring time intervals with high resolution
JPH03242512A (en) Time sharing driving system for sensor
JPS604679B2 (en) Pulse motor rotation monitoring device
JPH0646872B2 (en) Digital speed controller
SU746655A1 (en) Shaft angular position-to-code converter
JPH11248765A (en) Phase measurement device
JP2999640B2 (en) Rotation detector
JPH03242513A (en) Time sharing driving system for sensor
JPH03261866A (en) Speed detection circuit