JPH0129328B2 - - Google Patents
Info
- Publication number
- JPH0129328B2 JPH0129328B2 JP57212958A JP21295882A JPH0129328B2 JP H0129328 B2 JPH0129328 B2 JP H0129328B2 JP 57212958 A JP57212958 A JP 57212958A JP 21295882 A JP21295882 A JP 21295882A JP H0129328 B2 JPH0129328 B2 JP H0129328B2
- Authority
- JP
- Japan
- Prior art keywords
- hysteresis
- current
- josephson
- josephson element
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1958—Hybrid configuration, i.e. using electromagnetic coupling and injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
本発明は、バイアス電流路に介挿され且つ入力
信号の供給を受ける、ヒステリシス特性を有する
ヒステリシス形ジヨセフソン素子と、そのヒステ
リシス形ジヨセフソン素子と並列に接続されてい
る負荷抵抗とを有するジヨセフソン回路に関す
る。
The present invention relates to a Josephson circuit having a hysteresis-type Josephson element having hysteresis characteristics, which is inserted in a bias current path and receives an input signal, and a load resistor connected in parallel with the hysteresis-type Josephson element.
従来、第１図を伴なつて次に述べるジヨセフソ
ン回路が提案されている。
すなわち、バイアス電流路１に介挿された、ヒ
ステリシス特性を有するヒステリシス形ジヨセフ
ソン素子２を有する。このヒステリシス形ジヨセ
フソン素子２は、制御線３を有し、その制御線３
を介して入力信号の電流の供給を受ける構成を有
する。
また、ヒステリシス形ジヨセフソン素子２と並
列に接続されている負荷抵抗４を有する。
以上が、従来提案されているジヨセフソン回路
の構成である。
このような構成を有するジヨセフソン回路にお
いて、ヒステリシス形ジヨセフソン素子２は、第
２図に示すようなヒステリシス特性を示す電圧Ｖ
−電流Ｉ特性を有している。
なお、第２図において、Ip（ｏ）は、制御線３
に入力信号の電流が供給されていない場合の、ヒ
ステリシス形ジヨセフソン素子２の最大ジヨセフ
ソン電流である。また、Ip（ｍ）は、制御線３に
入力信号の電流が供給されている場合の、ヒステ
リシス形ジヨセフソン素子２の最大ジヨセフソン
電流である。さらに、In（ｏ）は、制御線３に入
力信号電流が供給されていない場合の、ヒステリ
シス形ジヨセフソン素子２の最小ジヨセフソン電
流である。さらに、In（ｍ）は、制御線３に入力
信号電流が供給されている場合の、ヒステリシス
形ジヨセフソン素子２の最小ジヨセフソン電流で
ある。また、第２図のＶ−Ｉ特性曲線において、
破線領域は不安定領域である。
第１図に示す従来のジヨセフソン回路は、上述
した構成を有し、そして、ヒステリシス形ジヨセ
フソン素子２が上述した電圧Ｖ−電流Ｉ特性を有
することから、次に述べる機能を呈する。
すなわち、バイアス電流路１に流すバイアス電
流IBの値を、第２図に示すように、Ip（ｏ）及びIp
（ｍ）間の値に選定し、また、負荷抵抗４の値を、
第２図の負荷線５で表されている値に選定してお
けば、制御線３に入力信号の電流Icが供給されて
いない場合、ヒステリシス形ジヨセフソン素子２
は超伝導状態にある。このとき、ヒステリシス形
ジヨセフソン素子２の動作点は、第２図の電圧Ｖ
を零、電流ＩをIBとしている点ａにある。このた
め、負荷抵抗４に流れる出力電流Ieは零の値を有
し、従つて、出力信号は得られていない。
また、このような状態から、制御線３に入力信
号の電流Icが供給されれば、ヒステリシス形ジヨ
セフソン素子２が電圧状態に転移する。このと
き、ヒステリシス形ジヨセフソン素子２の動作点
が、第２図の上述した点ａから、負荷線５が電圧
Ｖ−電流Ｉ特性曲線と交叉する点ｂに移る。この
ため、負荷抵抗４に出力電流Ieが流れ、よつて出
力信号が得られる。
さらに、このような状態から、制御線３に入力
信号の電流Icが供給されなくなれば、ヒステリシ
ス形ジヨセフソン素子２の動作点が、第２図の上
述した点ｂから、負荷線５上に沿つて、その負荷
線５が電圧Ｖ−電流Ｉ特性曲線と交叉する安定点
ｃに移る。このため、ヒステリシス形ジヨセフソ
ン素子２は、電圧状態を保持する。従つて、上述
した負荷抵抗４に出力電流Ieが得られている状態
から、制御線３に入力信号の電流Icが供給されな
くなつても、負荷抵抗４に出力電流Ieが流れてい
る状態が保持され、よつて出力信号が得られてい
る状態が保持されている。
また、このような状態から、バイアス電流路１
に対するバイアス電流IBが零になれば、ヒステリ
シス形ジヨセフソン素子２が電圧状態から超伝導
状態に転移し、このため、負荷抵抗４に出力電流
Ieが流れていない状態になり、従つて出力信号が
得られていない状態に復帰する。
以上が、第１図に示す従来のジヨセフソン回路
が呈する機能である。
Conventionally, the Josephson circuit described below with reference to FIG. 1 has been proposed. That is, a hysteresis type Josephson element 2 having hysteresis characteristics is inserted in a bias current path 1. This hysteresis Josephson element 2 has a control line 3.
It has a configuration in which the current of the input signal is supplied through the input signal. It also has a load resistor 4 connected in parallel with the hysteresis Josephson element 2. The above is the configuration of the Josefson circuit that has been proposed in the past. In the Josefson circuit having such a configuration, the hysteresis type Josephson element 2 has a voltage V that exhibits hysteresis characteristics as shown in FIG.
- Has current I characteristics. In addition, in FIG. 2, I p (o) is the control line 3
This is the maximum Josephson current of the hysteresis type Josephson element 2 when no input signal current is supplied to . Moreover, I p (m) is the maximum Josephson current of the hysteresis type Josephson element 2 when the current of the input signal is supplied to the control line 3. Furthermore, I n (o) is the minimum Josephson current of the hysteresis type Josephson element 2 when no input signal current is supplied to the control line 3. Furthermore, I n (m) is the minimum Josephson current of the hysteresis type Josephson element 2 when the input signal current is supplied to the control line 3. In addition, in the VI characteristic curve of FIG. 2,
The dashed region is an unstable region. The conventional Josephson circuit shown in FIG. 1 has the above-described configuration, and since the hysteresis Josephson element 2 has the voltage V-current I characteristic described above, it exhibits the following functions. That is, the values of the bias current I B flowing through the bias current path 1 are determined by I p (o) and I p
(m), and the value of load resistor 4 is selected to be between
If the value shown by the load line 5 in FIG. 2 is selected, when the input signal current I c is not supplied to the control line 3, the hysteresis type Josephson
is in a superconducting state. At this time, the operating point of the hysteresis Josephson element 2 is the voltage V in FIG.
is zero and the current I is I B at point a. Therefore, the output current Ie flowing through the load resistor 4 has a value of zero, and therefore, no output signal is obtained. Furthermore, if the current I c of the input signal is supplied to the control line 3 from such a state, the hysteresis Josephson element 2 transitions to a voltage state. At this time, the operating point of the hysteresis Josephson element 2 moves from the above-mentioned point a in FIG. 2 to the point b where the load line 5 intersects the voltage V-current I characteristic curve. Therefore, an output current Ie flows through the load resistor 4, and an output signal is thus obtained. Furthermore, if the current I c of the input signal is no longer supplied to the control line 3 in such a state, the operating point of the hysteresis Josephson element 2 will change along the load line 5 from the above-mentioned point b in FIG. Then, the load line 5 moves to a stable point c where it intersects the voltage V-current I characteristic curve. Therefore, the hysteresis type Josephson element 2 maintains the voltage state. Therefore, even if the input signal current I c is no longer supplied to the control line 3 from the state where the output current I e is obtained through the load resistor 4 described above, the output current I e will flow through the load resistor 4. Therefore, the state in which the output signal is obtained is maintained. In addition, from this state, the bias current path 1
When the bias current IB for
The state returns to a state where Ie is not flowing and therefore no output signal is obtained. The above are the functions exhibited by the conventional Josephson circuit shown in FIG.
第１図に示す従来のジヨセフソン回路の場合、
負荷抵抗４に出力電流Ieが出力信号として得られ
ている状態から、負荷抵抗４に出力電流Icが出力
信号として得られていない状態に復帰させるの
に、バイアス電流路１に対するバイアス電流IBを
一旦零にする必要がある。
このため、第１図に示すジヨセフソン回路の場
合、バイアス電流IBとして交流電流を用いる、い
わゆる交流駆動方式によつて作動させる必要があ
る、という制限を有していた。
また、第１図に示す従来のジヨセフソン回路の
場合、ヒステリシス形ジヨセフソン素子２の負荷
としての負荷抵抗４が、ヒステリシス形ジヨセフ
ソン素子２の第２図に示す電圧Ｖ−電流Ｉ特性上
の負荷線でみて、その負荷線が上述した負荷線５
で示すように、電圧Ｖ−電流Ｉ特性曲線の安定領
域（実線図示）を横切つている、という抵抗値を
有していれば、上述した機能が安定に得られる。
また、この場合、負荷抵抗４の抵抗値が比較的高
いので、負荷抵抗４の接続線路のインピーダンス
が高く、よつて、出力信号の伝播速度が比較的速
い。
しかしながら、このように負荷抵抗４の抵抗値
が高ければ、ヒステリシス形ジヨセフソン素子２
の負荷の値が高いので、制御線３に、インパルス
状の誤信号電流が入力されても、ヒステリシス形
ジヨセフソン素子２が電圧状態に転移する誤動作
を生ずる、という欠点を有していた。
よつて、本発明は、上述した欠点のない、新規
なジヨセフソン回路を提案せんとするもので、以
下、本発明の実施例を詳述するところから明らか
となるであろう。
In the case of the conventional Josefson circuit shown in Figure 1,
To return the load resistor 4 from a state in which the output current I e is being obtained as an output signal to a state in which the load resistor 4 is not obtaining the output current I c as an output signal, the bias current I to the bias current path 1 is required. It is necessary to temporarily reduce B to zero. For this reason, the Josephson circuit shown in FIG. 1 has the limitation that it must be operated by a so-called alternating current drive method, in which an alternating current is used as the bias current IB . In addition, in the case of the conventional Josephson circuit shown in FIG. 1, the load resistance 4 as a load of the hysteresis-type Josephson element 2 is the load line on the voltage V-current I characteristic of the hysteresis-type Josephson element 2 shown in FIG. Look, the load line is the load line 5 mentioned above.
As shown in the figure, if the resistance value crosses the stable region (shown by the solid line) of the voltage V-current I characteristic curve, the above-mentioned function can be stably obtained.
Further, in this case, since the resistance value of the load resistor 4 is relatively high, the impedance of the connection line of the load resistor 4 is high, and therefore the propagation speed of the output signal is relatively high. However, if the resistance value of the load resistor 4 is high in this way, the hysteresis type Josephson element 2
Since the value of the load is high, even if an impulse-like erroneous signal current is input to the control line 3, the hysteresis type Josephson element 2 may malfunction in transition to a voltage state. Therefore, the present invention seeks to propose a novel Josephson circuit free of the above-mentioned drawbacks, as will become clear from the detailed description of embodiments of the present invention below.
第３図は、本発明によるジヨセフソン回路の実
施例を示し、次の事項を除いて、第１図で上述し
た従来のジヨセフソン回路と同様の構成を有す
る。
すなわち、負荷抵抗４と並列に、非ヒステリシ
ス特性を有する非ヒステリシス形ジヨセフソン素
子１０と抵抗１２との直列回路が接続されてい
る。
この場合、非ヒステリシス形ジヨセフソン素子
１０としては、弱結合形ジヨセフソン素子または
高電流密度のトンネル形ジヨセフソン素子を用い
得るが、制御線１１を有し、そして、その制御線
１１がヒステリシス形ジヨセフソン素子２の制御
線３と直列に接続され、よつて、制御線１１を介
して入力信号の電流の供給を受ける構成を有す
る。
また、抵抗１２は、負荷抵抗４に比し十分小さ
な値を有している。
以上が、本発明によるジヨセフソン回路の実施
例の構成である。
このような構成を有する本発明によるジヨセフ
ソン回路において、非ヒステリシス形ジヨセフソ
ン素子１０は、第４図に示すような、一価函数の
非ヒステリシス特性を示す電圧Ｖ−電流Ｉ特性を
有している。
なお、第４図において、Ip（ｏ）′は、制御線１
１に入力信号の電流が供給されていない場合の、
非ヒステリシス形ジヨセフソン素子１０の最大ジ
ヨセフソン電流である。また、Ip（ｍ）′は、制御
線１１に入力信号の電流が供給されていない場合
の、非ヒステリシス形ジヨセフソン素子１０の最
小ジヨセフソン電流である。なお、第４図におい
て、線１３は、非ヒステリシス形ジヨセフソン素
子１０の電圧Ｖ−電流Ｉ特性曲線に漸近して延長
し、非ヒステリシス形ジヨセフソン素子１０の常
伝導抵抗を表わしている。
第２図に示す本発明によるジヨセフソン回路に
よれば、上述した構成を有し、そして、ヒステリ
シス形ジヨセフソン素子２が第２図で上述した電
圧Ｖ−電流Ｉ特性を有し、また、非ヒステリシス
形ジヨセフソン素子１０が上述した電圧Ｖ−電流
Ｉ特性を有することから、次に述べる機能を呈す
る。
すなわち、バイアス電流路１に流すバイアス電
流IBの値を、第１図で上述した従来のジヨセフソ
ン回路の場合と同様に、Ip（ｏ）及びIp（ｍ）間の
値に選定し、また負荷抵抗４の値を、同様に、第
２図の負荷線５で表されている比較的大きな値に
選定しておけば、制御線１１及び１３に入力信号
の電流Icが供給されていない場合、ヒステリシス
形ジヨセフソン素子２及び非ヒステリシス形ジヨ
セフソン素子１０は、第１図で上述した従来のジ
ヨセフソン回路の場合に準じて、超伝導状態にあ
り、また、このとき、ヒステリシス形ジヨセフソ
ン素子２の動作点は、第２図の上述した点ａにあ
る。
この場合、非ヒステリシス形ジヨセフソン素子
１０には、それと直列に抵抗１２が接続されてい
るが、ヒステリシス形ジヨセフソン素子２には、
それと直列にそのような抵抗が接続されていない
ので、バイアス電流路１に供給されているバイア
ス電流IBが、実質的に全て、ヒステリシス形ジヨ
セフソン素子２に流れ、非ヒステリシス形ジヨセ
フソン素子１０には流れていない。このため、負
荷抵抗４に流れる出力電流Ieは零の値を有し、従
つて、出力信号は得られていない。
また、このような状態から、制御線１１及び３
に入力信号の電流Icが供給されれば、まず、ヒス
テリシス形ジヨセフソン素子２が電圧状態に転移
し、ヒステリシス形ジヨセフソン素子２の動作点
が、第２図の上述した点ａから、点ｂに移る。こ
のため、負荷抵抗４に出力電流Ieが流れ、よつて
出力信号が得られるとともに、非ヒステリシス形
ジヨセフソン素子１０にも抵抗１２を通つて出力
電流Irが流れる。そして、出力電流Irが、Ip
（ｍ）′を超えることによつて、非ヒステリシス形
ジヨセフソン素子１０が電圧状態に転移し、非ヒ
ステリシス形ジヨセフソン素子１０の動作点が、
第４図の点ｅから、電圧Ｖ−電流Ｉ特性曲線上の
点ｆに転移し、そこに落着く。
さらに、このような状態から、制御線１１及び
３に入力信号の電流Icが供給されなくなれば、非
ヒステリシス形ジヨセフソン素子１０が非ヒステ
リシス特性を有するので、まず、非ヒステリシス
形ジヨセフソン素子１０が超伝導状態に復帰し、
その非ヒステリシス形ジヨセフソン素子１０の動
作点が、第４図の上述した点ｆから、点ｇに転移
する。このため、ヒステリシス形ジヨセフソン素
子２の負荷の値が、負荷抵抗４と抵抗１２との並
列抵抗値になる。この場合、負荷抵抗４と抵抗１
２との並列抵抗値は、負荷抵抗１２の値が負荷抵
抗４の値に比し十分小であるので、第２図の負荷
線７で示すように、十分小さい。
このため、ヒステリシス形ジヨセフソン素子２
が、電圧状態から、超伝導状態に復帰し、ヒステ
リシス形ジヨセフソン素子２の動作点が、上述し
た点ｂから、負荷線７がヒステリシス形ジヨセフ
ソン素子２の電圧Ｖ−電流Ｉ特性曲線と交叉する
点ｄに転移せんとする。しかしながら、その点ｄ
は、不安定領域にあるため、ヒステリシス形ジヨ
セフソン素子２の動作点が、点ｂから、点ｄを通
つて、上述した安定点ａに移る。よつて、バイア
ス電流IBが、実質的に全て、ヒステリシス形ジヨ
セフソン素子２に流れ、非ヒステリシス形ジヨセ
フソン素子１０に流れる電流が得られなくなると
ともに、負荷抵抗４に流れる出力電流Ieも零にな
り、よつて出力信号が得られていない状態に復帰
する。
上述したように、第２図に示す本発明によるジ
ヨセフソン回路によれば、負荷抵抗４に出力電流
Ieが出力信号として得られている状態から、負荷
抵抗４に出力電流Ieが出力信号として得られてい
ない状態への復帰が、第１図で上述した従来のジ
ヨセフソン回路の場合のようにバイアス電流路１
に対するバイアス電流IBを一旦零にする、という
必要なしに、いわゆるノンラツチの動作で得られ
る。
従つて、第２図に示す本発明によるジヨセフソ
ン回路によれば、バイアス電流IBとして直流電流
を用いる、いわゆる直流駆動方式によつて動作さ
せることができる。
また、第２図に示す本発明によるジヨセフソン
回路の場合、ヒステリシス形ジヨセフソン素子２
の負荷が、負荷抵抗４とそれに比し十分小さな値
を有する抵抗１２との並列回路でなるので、小さ
な値しか有さず、よつて制御線１１及び３にイン
パルス状の誤信号電流が入力された場合、ヒステ
リシス形ジヨセフソン素子２が、電圧状態に転移
し、その状態が保持される、ということがなく、
超伝導状態に自己復帰する。
さらに、負荷抵抗４の値が大きくても、抵抗１
２の値が負荷抵抗４に比し十分小さければ、ヒス
テリシス形ジヨセフソン素子２の負荷の値を十分
小さくすることができるので、負荷抵抗４の値を
十分大きくすることができ、このため、負荷抵抗
４の接続線路のインピーダンスZpを高くとること
ができ、よつて、出力信号の伝播速度を速くする
ことができる。
FIG. 3 shows an embodiment of the Josephson circuit according to the present invention, which has a similar configuration to the conventional Josephson circuit described above in FIG. 1, except for the following. That is, a series circuit of a non-hysteresis Josephson element 10 having non-hysteresis characteristics and a resistor 12 is connected in parallel with the load resistor 4 . In this case, the non-hysteresis type Josephson element 10 may be a weakly coupled type Josephson element or a high current density tunnel type Josephson element, but it has a control line 11, and the control line 11 is connected to the hysteresis type Josephson element 2. The control line 3 is connected in series with the control line 3 of the control line 11, and thus receives the input signal current via the control line 11. Further, the resistor 12 has a sufficiently smaller value than the load resistor 4. The above is the configuration of the embodiment of the Josefson circuit according to the present invention. In the Josephson circuit according to the present invention having such a configuration, the non-hysteresis type Josephson element 10 has a voltage V-current I characteristic exhibiting a non-hysteresis characteristic of a monovalent function, as shown in FIG. In addition, in Fig. 4, I p (o)' is the control line 1
When no input signal current is supplied to 1,
This is the maximum Josephson current of the non-hysteresis Josephson element 10. Further, I p (m)' is the minimum Josephson current of the non-hysteresis Josephson element 10 when no input signal current is supplied to the control line 11. In FIG. 4, a line 13 extends asymptotically to the voltage V-current I characteristic curve of the non-hysteresis type Josephson element 10, and represents the normal conduction resistance of the non-hysteresis type Josephson element 10. The Josephson circuit according to the present invention shown in FIG. 2 has the above-described configuration, and the hysteresis type Josephson element 2 has the voltage V-current I characteristic described above in FIG. Since Josephson element 10 has the voltage V-current I characteristics described above, it exhibits the following functions. That is, the value of the bias current I B flowing through the bias current path 1 is selected to be between I p (o) and I p (m), as in the case of the conventional Josephson circuit described above in FIG. Similarly, if the value of the load resistor 4 is selected to be a relatively large value as shown by the load line 5 in FIG. 2, the input signal current I c is supplied to the control lines 11 and 13. If not, the hysteretic Josephson element 2 and the non-hysteretic Josephson element 10 are in a superconducting state, as in the case of the conventional Josephson circuit described above in FIG. The operating point is at the point a mentioned above in FIG. In this case, the non-hysteresis type Josephson element 10 has a resistor 12 connected in series with it, but the hysteresis type Josephson element 2 has
Since no such resistor is connected in series therewith, substantially all of the bias current I B supplied to bias current path 1 flows to hysteretic Josephson element 2 and to non-hysteretic Josephson element 10. It's not flowing. Therefore, the output current Ie flowing through the load resistor 4 has a value of zero, and therefore, no output signal is obtained. In addition, from this state, the control lines 11 and 3
When the input signal current I c is supplied to , the hysteresis type Josephson element 2 first transitions to a voltage state, and the operating point of the hysteresis type Josephson element 2 changes from the above-mentioned point a in Fig. 2 to point b. Move. Therefore, an output current I e flows through the load resistor 4, thereby obtaining an output signal, and an output current I r also flows through the non-hysteresis Josephson element 10 through the resistor 12. Then, the output current I r becomes I p
(m)′, the non-hysteresis Josephson device 10 transitions to a voltage state, and the operating point of the non-hysteresis Josephson device 10 becomes
From point e in FIG. 4, it moves to point f on the voltage V-current I characteristic curve and settles there. Furthermore, in such a state, if the input signal current I c is no longer supplied to the control lines 11 and 3, since the non-hysteresis type Josephson element 10 has a non-hysteresis characteristic, the non-hysteresis type Josephson element 10 will first become overloaded. Returns to conductive state,
The operating point of the non-hysteretic Josephson element 10 shifts from the above-mentioned point f in FIG. 4 to point g. Therefore, the load value of the hysteresis Josephson element 2 becomes the parallel resistance value of the load resistor 4 and the resistor 12. In this case, load resistance 4 and resistance 1
Since the value of the load resistor 12 is sufficiently smaller than the value of the load resistor 4, the parallel resistance value with the load resistor 2 is sufficiently small as shown by the load line 7 in FIG. For this reason, the hysteresis type Josephson element 2
returns from the voltage state to the superconducting state, and the operating point of the hysteresis type Josephson element 2 is from the above-mentioned point b to the point where the load line 7 intersects the voltage V-current I characteristic curve of the hysteresis type Josephson element 2. It tries to metastasize to d. However, the point d
is in the unstable region, so the operating point of the hysteresis Josephson element 2 moves from point b, through point d, to the above-mentioned stable point a. Therefore, substantially all of the bias current I B flows through the hysteresis type Josephson element 2, and no current flows through the non-hysteresis type Josephson element 10, and the output current Ie flowing through the load resistor 4 also becomes zero. , so the state returns to the state where no output signal is obtained. As mentioned above, according to the Josephson circuit according to the present invention shown in FIG.
The return from the state in which I e is obtained as an output signal to the state in which the output current I e is not obtained in the load resistor 4 as an output signal is as in the case of the conventional Josephson circuit described above in FIG. Bias current path 1
This can be achieved by a so-called non-latch operation without the need to temporarily reduce the bias current I B to zero. Therefore, the Josephson circuit according to the present invention shown in FIG. 2 can be operated by a so-called direct current driving method in which a direct current is used as the bias current I B. In addition, in the case of the Josephson circuit according to the present invention shown in FIG. 2, the hysteresis type Josephson element 2
Since the load consists of a parallel circuit of the load resistor 4 and the resistor 12 having a sufficiently small value compared to the load resistor 4, the load has only a small value, so that an impulse-like erroneous signal current is input to the control lines 11 and 3. In this case, the hysteresis type Josephson element 2 does not transition to a voltage state and maintain that state;
Self-returns to superconducting state. Furthermore, even if the value of load resistance 4 is large, resistance 1
If the value of 2 is sufficiently small compared to the load resistance 4, the value of the load on the hysteresis Josephson element 2 can be made sufficiently small, and the value of the load resistance 4 can be made sufficiently large. The impedance Z p of the connection line No. 4 can be set high, and therefore the propagation speed of the output signal can be increased.
第１図は、従来のジヨセフソン回路を示す接続
図である。第２図は、第１図に示すジヨセフソン
回路及び本発明によるジヨセフソン回路の動作の
説明に供する、ヒステリシス形ジヨセフソン素子
のヒステリシス特性を示す電圧Ｖ−電流Ｉ特性図
である。第３図は、本発明によるジヨセフソン回
路の一例を示す接続図である。第４図は、本発明
によるジヨセフソン回路の説明に供する、非ヒス
テリシス形ジヨセフソン素子の非ヒステリシス特
性を示す電圧Ｖ−電流Ｉ特性図である。
１……バイアス電流路、２……ヒステリシス形
ジヨセフソン素子、３……制御線、４……負荷抵
抗、１０……非ヒステリシス形ジヨセフソン素
子、１１……制御線、１２……抵抗。
FIG. 1 is a connection diagram showing a conventional Josefson circuit. FIG. 2 is a voltage V-current I characteristic diagram showing hysteresis characteristics of a hysteresis-type Josephson element, which serves to explain the operation of the Josephson circuit shown in FIG. 1 and the Josephson circuit according to the present invention. FIG. 3 is a connection diagram showing an example of a Josephson circuit according to the present invention. FIG. 4 is a voltage V-current I characteristic diagram showing the non-hysteresis characteristic of a non-hysteresis type Josephson element, which is used to explain the Josephson circuit according to the present invention. DESCRIPTION OF SYMBOLS 1... Bias current path, 2... Hysteresis type Josephson element, 3... Control line, 4... Load resistance, 10... Non-hysteresis type Josephson element, 11... Control line, 12... Resistance.
Claims (1)
給を受ける、ヒステリシス特性を有するヒステリ
シス形ジヨセフソン素子と、 上記ヒステリシス形ジヨセフソン素子と並列に
接続されている負荷抵抗とを有するジヨセフソン
回路において、 上記負荷抵抗と並列に、上記入力信号の供給を
受ける、非ヒステリシス特性を有する非ヒステリ
シス形ジヨセフソン素子と上記負荷抵抗に比し十
分小さな値を有する抵抗との直列回路が接続され
ていることを特徴とするジヨセフソン回路。[Claims] 1. A Josephson device having a hysteresis-type Josephson element having hysteresis characteristics, which is inserted in a bias current path and receives an input signal, and a load resistor connected in parallel with the hysteresis-type Josephson element. In the circuit, a series circuit of a non-hysteresis Josephson element having non-hysteresis characteristics and a resistor having a sufficiently small value compared to the load resistance is connected in parallel with the load resistance. The Josephson circuit is characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212958A JPS59103430A (en) | 1982-12-04 | 1982-12-04 | Josephson circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212958A JPS59103430A (en) | 1982-12-04 | 1982-12-04 | Josephson circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103430A JPS59103430A (en) | 1984-06-14 |
| JPH0129328B2 true JPH0129328B2 (en) | 1989-06-09 |
Family
ID=16631104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212958A Granted JPS59103430A (en) | 1982-12-04 | 1982-12-04 | Josephson circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103430A (en) |
-
1982
- 1982-12-04 JP JP57212958A patent/JPS59103430A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103430A (en) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (en) | Switching circuit using Josephson effect | |
| US3020489A (en) | Cryogenic device | |
| EP0076160B1 (en) | Josephson-junction logic device | |
| JPH0129328B2 (en) | ||
| JPS5938773B2 (en) | level shift circuit | |
| JPH026456B2 (en) | ||
| EP0105520B1 (en) | Transition detector circuits and mos integrated circuits provided with such a detector circuit | |
| JPH0417566B2 (en) | ||
| JP2550587B2 (en) | The Josephson Gate | |
| JPH047131B2 (en) | ||
| JP2706392B2 (en) | Level shift circuit | |
| JPS648493B2 (en) | ||
| JPH0477487B2 (en) | ||
| JPS6347369B2 (en) | ||
| JPS6051288B2 (en) | Josefson logic circuit | |
| JPH0215898B2 (en) | ||
| JPS6347286B2 (en) | ||
| JPH0515085B2 (en) | ||
| JPH0218619B2 (en) | ||
| JPS64850B2 (en) | ||
| JPH0425640B2 (en) | ||
| JP2783032B2 (en) | Josephson reverse current prevention circuit | |
| JPS6143826A (en) | Self-reset superconduction loop circuit using josephson junction | |
| JPS62183192A (en) | Soliton coupler | |
| JPH0226418B2 (en) |