JPH0129470B2 - - Google Patents
Info
- Publication number
- JPH0129470B2 JPH0129470B2 JP58182591A JP18259183A JPH0129470B2 JP H0129470 B2 JPH0129470 B2 JP H0129470B2 JP 58182591 A JP58182591 A JP 58182591A JP 18259183 A JP18259183 A JP 18259183A JP H0129470 B2 JPH0129470 B2 JP H0129470B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frame synchronization
- synchronization signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は時分割多重通信方式のフレーム同期に
関する。特に、位相不確定性の存在する２相位相
変復調方式を使用する場合のフレーム同期回路の
改良に関するものである。
関する。特に、位相不確定性の存在する２相位相
変復調方式を使用する場合のフレーム同期回路の
改良に関するものである。
本発明の対象とする時分割多重通信方式は、１
個の同期信号タイムスロツトと、これに連続する
複数のタイムスロツトとを１個のフレームとし、
このフレームの複数個からなりかつ前記同期信号
とマルチフレーム同期信号とを交互に割当てる時
分割多重信号が、２相位相変復調方式により伝送
される方式である。
個の同期信号タイムスロツトと、これに連続する
複数のタイムスロツトとを１個のフレームとし、
このフレームの複数個からなりかつ前記同期信号
とマルチフレーム同期信号とを交互に割当てる時
分割多重信号が、２相位相変復調方式により伝送
される方式である。
本発明が対象とする時分割多重通信方式につい
てそのフレーム構成例を第１図に示す。１マルチ
フレームMFは数個から数百個程度のフレームＦ
から成り、１フレームＦは１ビツトの同期信号
F′またはMF′と、数ビツトから数十ビツト程度の
多重データＤとから構成される。フレーム同期信
号F′とマルチフレーム同期信号MF′は交互にフレ
ームＦの先頭ビツトに挿入され、１マルチフレー
ムMF中に含まれるフレーム同期ビツトF′とマル
チフレーム同期ビツトMF′のビツト数は同じであ
る。
てそのフレーム構成例を第１図に示す。１マルチ
フレームMFは数個から数百個程度のフレームＦ
から成り、１フレームＦは１ビツトの同期信号
F′またはMF′と、数ビツトから数十ビツト程度の
多重データＤとから構成される。フレーム同期信
号F′とマルチフレーム同期信号MF′は交互にフレ
ームＦの先頭ビツトに挿入され、１マルチフレー
ムMF中に含まれるフレーム同期ビツトF′とマル
チフレーム同期ビツトMF′のビツト数は同じであ
る。
フレーム同期信号F′は「０」または「１」に固
定され、マルチフレーム同期信号MF′は１マルチ
フレームMF周期の特定パターンが用いられる。
このような信号に位相不確定性が存在する場合に
は、従来方式では送信側でいわゆる差動符号化を
行い、受信側で差動信号化を行つて、その位相不
確定性を除去してからフレーム同期を確立する方
式が広く行われている。
定され、マルチフレーム同期信号MF′は１マルチ
フレームMF周期の特定パターンが用いられる。
このような信号に位相不確定性が存在する場合に
は、従来方式では送信側でいわゆる差動符号化を
行い、受信側で差動信号化を行つて、その位相不
確定性を除去してからフレーム同期を確立する方
式が広く行われている。
第２図に従来例のフレーム同期回路を示す。こ
れは受信側に設けられる回路であつて、２相位相
復調された受信信号は入力端子１から差動復号化
回路２に入力されて差動復号化され、出力信号と
して同期信号分離回路３に入力される。１フレー
ムのビツト数をＮビツトとすると、同期信号分離
回路３は、与えられた信号の中の2Nビツト毎に
入力信号を取出し、これを同期制御回路４に与え
る。
れは受信側に設けられる回路であつて、２相位相
復調された受信信号は入力端子１から差動復号化
回路２に入力されて差動復号化され、出力信号と
して同期信号分離回路３に入力される。１フレー
ムのビツト数をＮビツトとすると、同期信号分離
回路３は、与えられた信号の中の2Nビツト毎に
入力信号を取出し、これを同期制御回路４に与え
る。
同期制御回路４はこの信号を入力してフレーム
同期判定および制御を行うもので、フレーム同期
が確立していない時は、同期分離回路３に対し
て、逆にシフトパルスＳを出力する。同期信号分
離回路３ではこのシフトパルスＳを入力すると、
これに従つて出力信号を取出すタイミングを１ク
ロツクづつ遅らせる。同期制御回路４では、フレ
ーム同期が確立されたと判断すると、シフトパル
スＳの送出を止める。
同期判定および制御を行うもので、フレーム同期
が確立していない時は、同期分離回路３に対し
て、逆にシフトパルスＳを出力する。同期信号分
離回路３ではこのシフトパルスＳを入力すると、
これに従つて出力信号を取出すタイミングを１ク
ロツクづつ遅らせる。同期制御回路４では、フレ
ーム同期が確立されたと判断すると、シフトパル
スＳの送出を止める。
フレーム同期が確立すると、第１図に示したフ
レーム構成より、同期分離回路３の入力信号の中
のマルチフレーム同期信号の時間位置は明らかで
あるので、同期信号分離回路３は、その入力信号
の中からマルチフレーム同期信号を取出し、これ
をゲート回路（エクスクル―シブオア回路）５の
一方の入力に与える。この他方の入力にはパター
ン発生回路６の出力信号が入力される。パターン
発生回路６はマルチフレーム同期信号と同一のパ
ターンを正しいクロツクに従つて発生する回路で
ある。ゲート回路５の出力は同期制御回路７に与
えられる。
レーム構成より、同期分離回路３の入力信号の中
のマルチフレーム同期信号の時間位置は明らかで
あるので、同期信号分離回路３は、その入力信号
の中からマルチフレーム同期信号を取出し、これ
をゲート回路（エクスクル―シブオア回路）５の
一方の入力に与える。この他方の入力にはパター
ン発生回路６の出力信号が入力される。パターン
発生回路６はマルチフレーム同期信号と同一のパ
ターンを正しいクロツクに従つて発生する回路で
ある。ゲート回路５の出力は同期制御回路７に与
えられる。
同期制御回路７はマルチフレーム同期の判定お
よび制御を行うもので、マルチフレーム同期が確
立していない時はシフトパルスＳをパターン発生
回路６に対して出力し、パターン発生回路６の出
力信号を１クロツクづつ遅らせる。これによりゲ
ート回路５の入力で両信号のパターンが一致する
と、同期制御回路７はマルチフレーム同期が確立
したものと判断してシフトパルスＳの送出を止め
る。また、同期制御回路７には同期制御回路４か
らのフレーム同期状態信号が与えられるように構
成されこれが入力されない時はゲート回路５から
の信号を受付けず、マルチフレーム同期外れ状態
になつている。出力端子８からは差動復号化回路
２の出力が送出される。
よび制御を行うもので、マルチフレーム同期が確
立していない時はシフトパルスＳをパターン発生
回路６に対して出力し、パターン発生回路６の出
力信号を１クロツクづつ遅らせる。これによりゲ
ート回路５の入力で両信号のパターンが一致する
と、同期制御回路７はマルチフレーム同期が確立
したものと判断してシフトパルスＳの送出を止め
る。また、同期制御回路７には同期制御回路４か
らのフレーム同期状態信号が与えられるように構
成されこれが入力されない時はゲート回路５から
の信号を受付けず、マルチフレーム同期外れ状態
になつている。出力端子８からは差動復号化回路
２の出力が送出される。
このように差動符号化および復号化を行つて位
相不確定性を除去してからフレーム同期を確立す
る従来の方法は、フレーム同期を確立することが
できるが以下に述べる欠点がある。すなわち、差
動復号化回路の入力信号のビツト誤り率をPA、
出力信号のビツト誤り率をPBとすると、この間
には PB＝2PA（１―PA） なる関係が成立する。一般に運用されている状態
では、 PA≪１ であるから PB＝2PA である。これは差動復号化回路の入力信号に１ビ
ツトの誤りがあると、出力信号は２ビツト誤るこ
とを示している。すなわち差動符号化および復号
化を行うと、誤りが２倍に増加することを意味す
る。特に、この回路の後段に誤り訂正回路を用い
る場合には、１ビツトの誤りが２ビツトの誤りに
拡大されるので、その誤り訂正が不可能になるこ
とが多くなつて、誤り訂正回路が機能しなくな
る。
相不確定性を除去してからフレーム同期を確立す
る従来の方法は、フレーム同期を確立することが
できるが以下に述べる欠点がある。すなわち、差
動復号化回路の入力信号のビツト誤り率をPA、
出力信号のビツト誤り率をPBとすると、この間
には PB＝2PA（１―PA） なる関係が成立する。一般に運用されている状態
では、 PA≪１ であるから PB＝2PA である。これは差動復号化回路の入力信号に１ビ
ツトの誤りがあると、出力信号は２ビツト誤るこ
とを示している。すなわち差動符号化および復号
化を行うと、誤りが２倍に増加することを意味す
る。特に、この回路の後段に誤り訂正回路を用い
る場合には、１ビツトの誤りが２ビツトの誤りに
拡大されるので、その誤り訂正が不可能になるこ
とが多くなつて、誤り訂正回路が機能しなくな
る。
本発明の目的は位相不確定性の存在する２相変
復調方式を使用した時分割多重通信方式において
誤りの拡大することのないフレーム同期回路を提
供することにある。
復調方式を使用した時分割多重通信方式において
誤りの拡大することのないフレーム同期回路を提
供することにある。
本発明の回路では、フレーム同期信号F′を
「０」または「１」に固定し、差動検出によりフ
レーム同期を確立した後に、受信フレーム同期信
号の極性を監視して基準位相を検出する。次に検
出した基準位相により受信マルチフレーム同期信
号の位相不確定性を除去し、マルチフレーム同期
を確立することを特徴とする。また、２相位相復
調回路において位相スリツプによるデータの極性
反転が生じても同期を維持させるため、マルチフ
レーム同期外れの検出にはフレーム同期と同様に
差動検出を用いる。さらに受信多重信号の位相不
確定性除去は、受信フレーム同期信号の監視に加
え、受信マルチフレーム同期信号も監視して基準
位相を検出して行うことを特徴とする。
「０」または「１」に固定し、差動検出によりフ
レーム同期を確立した後に、受信フレーム同期信
号の極性を監視して基準位相を検出する。次に検
出した基準位相により受信マルチフレーム同期信
号の位相不確定性を除去し、マルチフレーム同期
を確立することを特徴とする。また、２相位相復
調回路において位相スリツプによるデータの極性
反転が生じても同期を維持させるため、マルチフ
レーム同期外れの検出にはフレーム同期と同様に
差動検出を用いる。さらに受信多重信号の位相不
確定性除去は、受信フレーム同期信号の監視に加
え、受信マルチフレーム同期信号も監視して基準
位相を検出して行うことを特徴とする。
第３図は本発明実施例回路構成図である。第３
図において第２図と同一の符号のブロツクは同一
の回路機能をもつものである。同期信号は従来と
同様（第１図）であつて、フレーム同期信号F′は
ここでは「０」に固定され、マルチフレーム同期
信号MF′は１マルチフレーム周期の特定パターン
である。
図において第２図と同一の符号のブロツクは同一
の回路機能をもつものである。同期信号は従来と
同様（第１図）であつて、フレーム同期信号F′は
ここでは「０」に固定され、マルチフレーム同期
信号MF′は１マルチフレーム周期の特定パターン
である。
第３図に示すように本発明の回路では入力端子
１に入力される位相不確定性のある受信信号は差
動復号化回路を経由することなく直接に同期信号
分離回路３に与えられる。この同期信号分離回路
３は入力端子１から入力される位相不確定性の存
在する受信信号の中の2Nビツト毎の受信フレー
ム同期信号F′を取出し、差動検出回路９に与え
る。差動検出回路９はこの入力信号を差動検出
し、同期制御回路４へその出力を与える。同期制
御回路４はこれによりフレーム同期判定および制
御を行う。これは従来例回路と同様で、フレーム
同期が確立していない時はシフトパルスＳを出力
し、これを同期信号分離回路３に与える。フレー
ム同期が確立している時はシフトパルスＳを止め
る。
１に入力される位相不確定性のある受信信号は差
動復号化回路を経由することなく直接に同期信号
分離回路３に与えられる。この同期信号分離回路
３は入力端子１から入力される位相不確定性の存
在する受信信号の中の2Nビツト毎の受信フレー
ム同期信号F′を取出し、差動検出回路９に与え
る。差動検出回路９はこの入力信号を差動検出
し、同期制御回路４へその出力を与える。同期制
御回路４はこれによりフレーム同期判定および制
御を行う。これは従来例回路と同様で、フレーム
同期が確立していない時はシフトパルスＳを出力
し、これを同期信号分離回路３に与える。フレー
ム同期が確立している時はシフトパルスＳを止め
る。
次にマルチフレーム同期の確立について説明す
ると、同期信号分離回路３の送出する受信マルチ
フレーム同期信号MF′には位相不確定性が存在す
るため、パターン発生回路６の発生する信号と直
接比較してマルチフレーム同期を確立することは
できない。一方前述のようにフレーム同期信号
F′は「０」に固定されているから、同期信号分離
回路３の送出する受信フレーム同期信号F′の極性
を監視すれば、、受信基準位相を検出することが
できる。位相不確定性除去回路１０は同期信号分
離回路３の送出する受信フレーム同期信号F′とマ
ルチフレーム同期信号MF′を入力し、この信号
F′の極性を監視し、例えばこれに連続Ｌ回の
「１」を検出した時には入力のマルチフレーム同
期信号MF′を反転して出力し、「０」を検出した
時には入力のマルチフレーム同期信号MF′をその
まま出力する。
ると、同期信号分離回路３の送出する受信マルチ
フレーム同期信号MF′には位相不確定性が存在す
るため、パターン発生回路６の発生する信号と直
接比較してマルチフレーム同期を確立することは
できない。一方前述のようにフレーム同期信号
F′は「０」に固定されているから、同期信号分離
回路３の送出する受信フレーム同期信号F′の極性
を監視すれば、、受信基準位相を検出することが
できる。位相不確定性除去回路１０は同期信号分
離回路３の送出する受信フレーム同期信号F′とマ
ルチフレーム同期信号MF′を入力し、この信号
F′の極性を監視し、例えばこれに連続Ｌ回の
「１」を検出した時には入力のマルチフレーム同
期信号MF′を反転して出力し、「０」を検出した
時には入力のマルチフレーム同期信号MF′をその
まま出力する。
位相不確定性除去回路１０の出力信号はパター
ン発生回路６の出力信号とゲート回路（エクスク
ル―シブオア回路）５で比較される。この出力は
同期制御回路１１に与えられて、マルチフレーム
同期判定および制御が行われる。この同期制御回
路１１は、同期制御回路４からフレーム同期状態
信号が入力されると、ゲート回路５の出力信号を
監視して、マルチフレーム同期が確立するまでシ
フトパルスＳをパターン発生回路６へ出力する。
マルチフレーム同期が確立したことを判断する
と、シフトパルスＳを止める。パターン発生回路
６は、シフトパルスＳを入力している間は１クロ
ツクづつその出力信号を遅らせる。
ン発生回路６の出力信号とゲート回路（エクスク
ル―シブオア回路）５で比較される。この出力は
同期制御回路１１に与えられて、マルチフレーム
同期判定および制御が行われる。この同期制御回
路１１は、同期制御回路４からフレーム同期状態
信号が入力されると、ゲート回路５の出力信号を
監視して、マルチフレーム同期が確立するまでシ
フトパルスＳをパターン発生回路６へ出力する。
マルチフレーム同期が確立したことを判断する
と、シフトパルスＳを止める。パターン発生回路
６は、シフトパルスＳを入力している間は１クロ
ツクづつその出力信号を遅らせる。
さらに本発明の回路では、パターン発生回路６
の出力、および前記同期信号分離回路３の送出す
るマルチフレーム同期信号MF′を入力とする、ゲ
ード回路（エクスクル―シブオア回路）１２を設
け、この出力を差動検出回路１３に与える。この
差動検出回路１３の出力は同期制御回路１１に与
えられる。また、入力端子１と出力端子８の間
に、位相不確定性回路１４を挿入し、この回路に
前記ゲート回路１２の出力信号と、前記同期信号
分離回路３の送出する受信フレーム同期信号F′を
与える。
の出力、および前記同期信号分離回路３の送出す
るマルチフレーム同期信号MF′を入力とする、ゲ
ード回路（エクスクル―シブオア回路）１２を設
け、この出力を差動検出回路１３に与える。この
差動検出回路１３の出力は同期制御回路１１に与
えられる。また、入力端子１と出力端子８の間
に、位相不確定性回路１４を挿入し、この回路に
前記ゲート回路１２の出力信号と、前記同期信号
分離回路３の送出する受信フレーム同期信号F′を
与える。
この回路構成についての動作を説明すると、マ
ルチフレーム同期確立後に位相スリツプにより端
子１に与えられる入力信号の極性が反転すると、
位相不確定性除去回路１０ではこの極性の反転を
検出する。しかしこれには、少なくとも2Lフレ
ームの時間がかかり、ゲート回路５では連続的に
Ｌ回にわたり両入力が不一致となる。同期制御回
路１１がマルチフレーム同期外れの検出をゲート
回路５の出力信号の監視により行い、かつ位相ス
リツプが起きマルチフレーム同期を崩さないよう
にするには、連続Ｌ回の不一致でもマルチフレー
ム同期を維持する同期保護を必要とする。しか
し、同期保護を強化すれば同期復帰時間が長くな
るから、簡単な同期保護で済むように、位相スリ
ツプによる不一致の回数を小さく押える必要があ
る。
ルチフレーム同期確立後に位相スリツプにより端
子１に与えられる入力信号の極性が反転すると、
位相不確定性除去回路１０ではこの極性の反転を
検出する。しかしこれには、少なくとも2Lフレ
ームの時間がかかり、ゲート回路５では連続的に
Ｌ回にわたり両入力が不一致となる。同期制御回
路１１がマルチフレーム同期外れの検出をゲート
回路５の出力信号の監視により行い、かつ位相ス
リツプが起きマルチフレーム同期を崩さないよう
にするには、連続Ｌ回の不一致でもマルチフレー
ム同期を維持する同期保護を必要とする。しか
し、同期保護を強化すれば同期復帰時間が長くな
るから、簡単な同期保護で済むように、位相スリ
ツプによる不一致の回数を小さく押える必要があ
る。
本発明では、マルチフレーム同期外れ検出に差
動検出回路１３の出力信号を用いている。この出
力信号はパターン発生回路６の出力信号と前記マ
ルチフレーム同期信号MF′とを比較した出力信号
を差動検出回路１３で差動検出した信号であり、
位相スリツプにより前記マルチフレーム同期信号
MF′が反転すると、差動検出回路１３の出力信号
としては１個のパルスが出力される。これを同期
制御回路１１が利用する。
動検出回路１３の出力信号を用いている。この出
力信号はパターン発生回路６の出力信号と前記マ
ルチフレーム同期信号MF′とを比較した出力信号
を差動検出回路１３で差動検出した信号であり、
位相スリツプにより前記マルチフレーム同期信号
MF′が反転すると、差動検出回路１３の出力信号
としては１個のパルスが出力される。これを同期
制御回路１１が利用する。
入力端子１と出力端子８との間に挿入された位
相不確定性除去回路１４は、同期信号分離回路３
の出力信号F′とゲート回路１２の出力信号Ｘとの
極性を監視して、入力端子１に到来する信号の位
相不確定性を除去する。この二つの信号F′とＸと
から連続してＬ回「０」または「１」を検出した
ときに、入力端子１に到来する信号の極性を決定
するように制御する。二つの信号F′とＸとは交互
に入力するので、極性の検出に要する時間は、位
相不確定性除去回路１０の検出に要する時間の半
分の時間、すなわちＬフレームの時間でよいこと
になる。
相不確定性除去回路１４は、同期信号分離回路３
の出力信号F′とゲート回路１２の出力信号Ｘとの
極性を監視して、入力端子１に到来する信号の位
相不確定性を除去する。この二つの信号F′とＸと
から連続してＬ回「０」または「１」を検出した
ときに、入力端子１に到来する信号の極性を決定
するように制御する。二つの信号F′とＸとは交互
に入力するので、極性の検出に要する時間は、位
相不確定性除去回路１０の検出に要する時間の半
分の時間、すなわちＬフレームの時間でよいこと
になる。
位相不確定の除去された信号は端子２から後段
に向けて送出される。
に向けて送出される。
本発明のフレーム同期回路では、後段へ送出す
る信号の通路に差動復号化回路が入らないので、
誤りを２倍に拡大するようなことはない。差動復
号化回路を用いなくとも、位相不確定性の存在す
る時分割多重信号を入力してフレーム同期を確立
し、位相スリツプが生じて極性反転があつてもフ
レーム同期外れを起すことがなく、受信された時
分割多重信号から位相の不確定性を除去すること
ができる。本発明の回路によれば、誤りが拡大さ
れないので、後段に誤り訂正回路を使用すると
き、その能力を充分に発揮することができる。
る信号の通路に差動復号化回路が入らないので、
誤りを２倍に拡大するようなことはない。差動復
号化回路を用いなくとも、位相不確定性の存在す
る時分割多重信号を入力してフレーム同期を確立
し、位相スリツプが生じて極性反転があつてもフ
レーム同期外れを起すことがなく、受信された時
分割多重信号から位相の不確定性を除去すること
ができる。本発明の回路によれば、誤りが拡大さ
れないので、後段に誤り訂正回路を使用すると
き、その能力を充分に発揮することができる。
第１図は本発明の対象とする時分割多重通信方
式のフレーム構成例を示す図。第２図は従来例回
路の構成図。第３図は本発明実施例回路の構成
図。 １…入力端子、２…差動復号化回路、３…同期
信号分離回路、４…同期制御回路、５…ゲート回
路、６…パターン発生回路、７…同期制御回路、
８…出力端子、９…差動検出回路、１０…位相不
確定性除去回路、１１…同期制御回路、１２…ゲ
ート回路、１３…差動検出回路、１４…位相不確
定性除去回路。
式のフレーム構成例を示す図。第２図は従来例回
路の構成図。第３図は本発明実施例回路の構成
図。 １…入力端子、２…差動復号化回路、３…同期
信号分離回路、４…同期制御回路、５…ゲート回
路、６…パターン発生回路、７…同期制御回路、
８…出力端子、９…差動検出回路、１０…位相不
確定性除去回路、１１…同期制御回路、１２…ゲ
ート回路、１３…差動検出回路、１４…位相不確
定性除去回路。
Claims (1)
- 【特許請求の範囲】 １ １個の同期信号タイムスロツトとこれに連続
する複数のタイムスロツトとを１個のフレームと
し、このフレームの複数個からなりかつ前記同期
信号タイムスロツトにフレーム同期信号とマルチ
フレーム同期信号とを交互に割当てる時分割多重
信号が、２相位相変復調方式により伝送される時
分割多重通信方式のフレーム同期回路において、 受信され復調された前記時分割多重信号から前
記フレーム同期信号と前記マルチフレーム同期信
号とを分離する同期信号分離回路３と、 この同期信号分離回路により分離されたフレー
ム同期信号を差動検出する第一の差動検出回路９
と、 この差動検出回路の出力信号により前記フレー
ム同期信号の同期判定を行う第一の同期制御回路
４と、 前記同期信号分離回路の出力に得られるフレー
ム同期信号の極性により前記同期信号分離回路の
出力に得られるマルチフレーム同期信号の位相不
確定性を除去する第一の位相不確定性除去回路１
０と、 正しいクロツク信号に従つてマルチフレーム同
期信号と同一パターンの信号を発生するパターン
発生回路６と、 このパターン発生回路の出力信号と前記第一の
位相不確定性除去回路の出力信号とを入力とする
エクスクル―シブオア回路による第一のゲート回
路５と、 前記パターン発生回路の出力信号と前記同期信
号分離回路の出力に得られるマルチフレーム同期
信号とを入力とするエクスクル―シブオア回路に
よる第二のゲート回路１２と、 この第二のゲート回路の出力信号を差動検出す
る第二の差動検出回路１３と、 この差動検出回路の出力信号と前記第一のゲー
ト回路の出力信号とに前記マルチフレーム同期信
号の同期判定を行う第二の同期制御回路１１と、 前記同期信号分離回路の出力に得られるフレー
ム同期信号の極性と前記第二のゲート回路の出力
信号との極性により受信復調された時分割多重信
号の位相不確定性を除去する第二の位相不確定性
除去回路１４とを備えたことを特徴とするフレー
ム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182591A JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182591A JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074856A JPS6074856A (ja) | 1985-04-27 |
| JPH0129470B2 true JPH0129470B2 (ja) | 1989-06-12 |
Family
ID=16120961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182591A Granted JPS6074856A (ja) | 1983-09-30 | 1983-09-30 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074856A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3727283B2 (ja) * | 2001-11-26 | 2005-12-14 | 松下電器産業株式会社 | 無線送信装置、無線受信装置及び無線送信方法 |
-
1983
- 1983-09-30 JP JP58182591A patent/JPS6074856A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6074856A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004100A (en) | Group frame synchronization system | |
| US4594708A (en) | Synchronization for a digital train intended for a correct framing of received information | |
| JPH0129470B2 (ja) | ||
| US4021609A (en) | System for regenerating a data from a burst signal which is received and processing said data with a local clock and the circuit for carrying out the same | |
| JPS5845870B2 (ja) | フレ−ム同期引込方式 | |
| JPH06101718B2 (ja) | Ｔｄｍａフレ−ム同期方法 | |
| US3440337A (en) | Synchronous data repeater having noncompatible signal bypass | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JP3411197B2 (ja) | 回線終端装置 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JP4441648B2 (ja) | フレーム同期回路 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JPH03219745A (ja) | 極性判定回路 | |
| JPH0234055A (ja) | セル誤同期検出方式 | |
| JPH0221183B2 (ja) | ||
| JPH08204693A (ja) | フレーム同期回路 | |
| JPH04177931A (ja) | 通信システム | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPS59190753A (ja) | 双方向通信方式 | |
| JPS5912059B2 (ja) | デジタル通信方式の同期方法 | |
| JPH03155237A (ja) | ビットタイミング再生回路 | |
| JPH01274530A (ja) | ディジタル無線中継方式 | |
| JPH04216233A (ja) | フレーム同期装置 |