JPH0130342B2 - - Google Patents
Info
- Publication number
- JPH0130342B2 JPH0130342B2 JP12359380A JP12359380A JPH0130342B2 JP H0130342 B2 JPH0130342 B2 JP H0130342B2 JP 12359380 A JP12359380 A JP 12359380A JP 12359380 A JP12359380 A JP 12359380A JP H0130342 B2 JPH0130342 B2 JP H0130342B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- distortion
- shedding
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 238000003672 processing method Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、信号処理方式に係り、フアクシミリ
読み取り部などにおいて、光電変換されたビデオ
信号をデジタル化するような信号処理方式に関す
るものである。
読み取り部などにおいて、光電変換されたビデオ
信号をデジタル化するような信号処理方式に関す
るものである。
［従来の技術］
まず、上記のようなビデオ信号は、以下のよう
にして得られるものである。
にして得られるものである。
すなわち、蛍光灯などの光源に照らされた原稿
を、レンズを通してCCD（チヤージ・カツプル
ド・デイバイス）センサのようなラインセンサ上
に結像させ、電気信号に変換してビデオ信号を得
るものである。
を、レンズを通してCCD（チヤージ・カツプル
ド・デイバイス）センサのようなラインセンサ上
に結像させ、電気信号に変換してビデオ信号を得
るものである。
このような場合において、上記光源のばらつ
き、レンズの周辺光量低下、ラインセンサ感度の
ばらつき、などにより、全白の一様な原稿にあつ
ても、得られるビデオ信号は一様ではなく、歪信
号を含むものであり、この歪信号はシエーデイン
グと呼ばれている。
き、レンズの周辺光量低下、ラインセンサ感度の
ばらつき、などにより、全白の一様な原稿にあつ
ても、得られるビデオ信号は一様ではなく、歪信
号を含むものであり、この歪信号はシエーデイン
グと呼ばれている。
この歪信号を補正するため、メモリにＡ／Ｄ変
換したシエーデイング歪信号を記憶し、その後、
これを読み出してＤ／Ａ変換し再生したシエーデ
イング歪を用いて、正確なデジタル化を可能とす
る装置がある。
換したシエーデイング歪信号を記憶し、その後、
これを読み出してＤ／Ａ変換し再生したシエーデ
イング歪を用いて、正確なデジタル化を可能とす
る装置がある。
第１図は、上記したような従来の装置の一例を
示すブロツク図である。
示すブロツク図である。
図で、１はピークホールド回路、２は、Ａ／
Ｄ・Ｄ／Ａ変換回路、３はメモリ、４はコンパレ
ータで、Ｒは抵抗である。
Ｄ・Ｄ／Ａ変換回路、３はメモリ、４はコンパレ
ータで、Ｒは抵抗である。
そして、第２図は、第１図に係るものを説明す
るための波形図である。
るための波形図である。
これらについて説明すると、まず、上記のシエ
ーデイング歪波形を、ピークホールド回路１に入
力し、そのピーク値を検出し、この値が保持され
る。
ーデイング歪波形を、ピークホールド回路１に入
力し、そのピーク値を検出し、この値が保持され
る。
次に、Ａ／Ｄ・Ｄ／Ａ変換回路２に、直接シエ
ーデイング歪波形を入力し、上記保持されたピー
クホールド回路１のピーク値出力からのずれ、す
なわち原稿の最明部を基準としたシエーデイング
歪信号をＡ／Ｄ変換し、そのデジタル情報をメモ
リデータとしてメモリ３に書き込むものである。
ーデイング歪波形を入力し、上記保持されたピー
クホールド回路１のピーク値出力からのずれ、す
なわち原稿の最明部を基準としたシエーデイング
歪信号をＡ／Ｄ変換し、そのデジタル情報をメモ
リデータとしてメモリ３に書き込むものである。
次に、上記シエーデイング歪に重畳した情報を
含むビデオ信号が入力すると、これに同期して、
上記メモリ３に記憶したシエーデイング歪データ
を読み出し、Ａ／Ｄ・Ｄ／Ａ変換回路２において
Ｄ／Ａ変換して、シエーデイング歪波形を再生す
る。
含むビデオ信号が入力すると、これに同期して、
上記メモリ３に記憶したシエーデイング歪データ
を読み出し、Ａ／Ｄ・Ｄ／Ａ変換回路２において
Ｄ／Ａ変換して、シエーデイング歪波形を再生す
る。
この再生シエーデイング歪波形を抵抗Ｒで分圧
し、スライスレベルを形成する。
し、スライスレベルを形成する。
そして、このスライスレベルと上記ビテオ信号
とをコンパレータ４で比較し、デジタル信号を出
力するものである。
とをコンパレータ４で比較し、デジタル信号を出
力するものである。
第３図は、上記の従来のデジタル化のための信
号処理装置における、ピークホールド回路１の従
来例に係るもののブロツク図である。
号処理装置における、ピークホールド回路１の従
来例に係るもののブロツク図である。
図は、４Ａはコンパレータ、５はアドレスカウ
ンタ、６はデマルチプレクサ、７はオペアンプ、
ANDはアンドゲートで、r0，r1，…ro…rn，V1
…Vo…Vnは抵抗ストリングＲ−Ｓの各ステツプ
の電位、VL，VHは抵抗ストリングＲ−Ｓの入力
電圧であり、CLKはクロツク、STはスタート信
号である。
ンタ、６はデマルチプレクサ、７はオペアンプ、
ANDはアンドゲートで、r0，r1，…ro…rn，V1
…Vo…Vnは抵抗ストリングＲ−Ｓの各ステツプ
の電位、VL，VHは抵抗ストリングＲ−Ｓの入力
電圧であり、CLKはクロツク、STはスタート信
号である。
なお、オペアンプ７は、ボルテイジフオロアと
して用いるものである。
して用いるものである。
上記において、スタート信号STによつてアド
レスカウンタ５がクリアされると、デマルチプレ
クサ６の出力は、抵抗ストリングＲ−Ｓにおける
最下位ステツプを選び、オペアンプ７の入出力
は、ほぼVLの電位になる。
レスカウンタ５がクリアされると、デマルチプレ
クサ６の出力は、抵抗ストリングＲ−Ｓにおける
最下位ステツプを選び、オペアンプ７の入出力
は、ほぼVLの電位になる。
ビテオ信号がコンパレータ４Ａに入力し、オペ
アンプ７の出力より大きい場合、コンパレータ４
Ａの出力は、“１”レベルとなり、アンドゲート
ANDはクロツクCLKをアドレスカウンタ５に供
給する。
アンプ７の出力より大きい場合、コンパレータ４
Ａの出力は、“１”レベルとなり、アンドゲート
ANDはクロツクCLKをアドレスカウンタ５に供
給する。
アドレスカウンタ５はインクリメントし、デマ
ルチプレクサ６により、上位ステツプを選択し、
オペアリンプ７の入出力を１ステツプずつ上昇さ
せる。
ルチプレクサ６により、上位ステツプを選択し、
オペアリンプ７の入出力を１ステツプずつ上昇さ
せる。
そして、ビテオ信号とオペアンプ７の出力とが
ほぼ等しくなるまで、アンドゲートANDはアド
レスカウンタ５にクロツクCLKを供給する。
ほぼ等しくなるまで、アンドゲートANDはアド
レスカウンタ５にクロツクCLKを供給する。
このビデオ信号とオペアンプ７の出力とが、ほ
ぼ等しくなつたとき、アドレスカウンタ５、デマ
ルチプレクサ６は動作を止め、オペアンプ７の出
力にビデオ信号のピーク値が得られる。
ぼ等しくなつたとき、アドレスカウンタ５、デマ
ルチプレクサ６は動作を止め、オペアンプ７の出
力にビデオ信号のピーク値が得られる。
ここで、ビテオ信号がオペアンプ７の出力より
小さいとき、アドレスカウンタ５をカウントダウ
ンさせるようにしたものが上記Ａ／Ｄ・Ｄ／Ａ変
換回路２である。従つて以下に示す抵抗ストリン
グＲ−Ｓによる変換誤差の問題はピークホールド
回路１もＡ／Ｄ・Ｄ／Ａ変換回路２も共通であ
る。さて、ビデオ信号のピーク値は、光源の変動
あるいは、原稿地濃度の違いなどにより、大きく
変化するものである。
小さいとき、アドレスカウンタ５をカウントダウ
ンさせるようにしたものが上記Ａ／Ｄ・Ｄ／Ａ変
換回路２である。従つて以下に示す抵抗ストリン
グＲ−Ｓによる変換誤差の問題はピークホールド
回路１もＡ／Ｄ・Ｄ／Ａ変換回路２も共通であ
る。さて、ビデオ信号のピーク値は、光源の変動
あるいは、原稿地濃度の違いなどにより、大きく
変化するものである。
一方、第３図に示すような従来のピークホール
ド回路の精度は、抵抗ストリングＲ−Ｓの各ステ
ツプ間の電位差ΔV＝Vo−Vo-1によつて定まる。
ド回路の精度は、抵抗ストリングＲ−Ｓの各ステ
ツプ間の電位差ΔV＝Vo−Vo-1によつて定まる。
また、従来のピークホールド回路では、抵抗ス
トリングＲ−Ｓのステツプ間の各要素抵抗r0〜rn
の値は、ほぼ等しく、各ステツプ間の電位差ΔV
も、全ステツプにわたつて、ほぼ等しい。
トリングＲ−Ｓのステツプ間の各要素抵抗r0〜rn
の値は、ほぼ等しく、各ステツプ間の電位差ΔV
も、全ステツプにわたつて、ほぼ等しい。
このような場合、ビデオ信号のピーク値VPが
下がれば、その精度は低下し、変換誤差εは増大
する。ここで、変換誤差εは、次の式で与えられ
るものである。
下がれば、その精度は低下し、変換誤差εは増大
する。ここで、変換誤差εは、次の式で与えられ
るものである。
ε＝ΔV／VP ……(1)
［発明が解決しようとする問題点］
上述した従来構成のものを含み、従来の方式で
は、シエーデイング歪波形やビデオ信号をデジタ
ル信号に変換しまたは逆にデジタル信号を上記再
生信号に変換するために発生し、その大きさが上
記ビデオ信号またはデジタル信号の大きさに応じ
てステツプ状に変化する電圧の各ステツプの電位
差を等差級数的に変化させていたので、Ａ／Ｄ変
換器、Ｄ／Ａ変換器等の変換誤差がビデオ信号の
小さい領域において大きくなり信号処理精度が低
下するという欠点があつた。
は、シエーデイング歪波形やビデオ信号をデジタ
ル信号に変換しまたは逆にデジタル信号を上記再
生信号に変換するために発生し、その大きさが上
記ビデオ信号またはデジタル信号の大きさに応じ
てステツプ状に変化する電圧の各ステツプの電位
差を等差級数的に変化させていたので、Ａ／Ｄ変
換器、Ｄ／Ａ変換器等の変換誤差がビデオ信号の
小さい領域において大きくなり信号処理精度が低
下するという欠点があつた。
本発明の目的は、Ａ／Ｄ変換器、Ｄ／Ａ変換器
等の変換誤差をビデオ信号の大きさと無関係に均
一にして、信号処理精度の向上を図ることにあ
る。
等の変換誤差をビデオ信号の大きさと無関係に均
一にして、信号処理精度の向上を図ることにあ
る。
［問題点を解決するための手段］
本発明は、上記の目的を達成するために、シエ
ーデイング歪を含むビデオ信号をデジタル化する
場合に、シエーデイング歪波形をデジタル信号に
変換して記憶し、その記憶した前記デジタル信号
をアナログのシエーデイング歪再生信号に変換
し、ビデオ信号をこの再生信号を用いてデジタル
化する信号処理方式において、上記ビデオ信号た
まはデジタル信号をその大きさに応じてステツプ
状に変化する電圧に変換し、各ステツプの電位差
を前記ビデオ信号またはデジタル信号の大きさに
比例してほぼ等比級数的に変化させ、上記再生信
号の変換誤差がほぼ均一になるようにしたもので
ある。
ーデイング歪を含むビデオ信号をデジタル化する
場合に、シエーデイング歪波形をデジタル信号に
変換して記憶し、その記憶した前記デジタル信号
をアナログのシエーデイング歪再生信号に変換
し、ビデオ信号をこの再生信号を用いてデジタル
化する信号処理方式において、上記ビデオ信号た
まはデジタル信号をその大きさに応じてステツプ
状に変化する電圧に変換し、各ステツプの電位差
を前記ビデオ信号またはデジタル信号の大きさに
比例してほぼ等比級数的に変化させ、上記再生信
号の変換誤差がほぼ均一になるようにしたもので
ある。
［作用］
本発明では、電圧変化のステツプ間の電位差
を、ビテオ信号の大きさに比例させて、ほぼ等比
級数的に変化させたことによつて、Ａ／Ｄ変換、
Ｄ／Ａ変換等の変換誤差がビデオ信号の大きさと
無関係に均一になり、信号処理精度が向上する効
果を奏するものである。
を、ビテオ信号の大きさに比例させて、ほぼ等比
級数的に変化させたことによつて、Ａ／Ｄ変換、
Ｄ／Ａ変換等の変換誤差がビデオ信号の大きさと
無関係に均一になり、信号処理精度が向上する効
果を奏するものである。
［実施例］
本発明に係る一実施例を、まず、さきの第３図
を参照して説明する。
を参照して説明する。
いま、第３図に示す従来例において、抵抗スト
リングＲ−Ｓに係るステツプ間抵抗r0，r1…ro…
rnの値を変化させるようにした場合、各ステツプ
間の電位差ΔVoを次のように定義する。
リングＲ−Ｓに係るステツプ間抵抗r0，r1…ro…
rnの値を変化させるようにした場合、各ステツプ
間の電位差ΔVoを次のように定義する。
ΔVo＝Vo−Vo-1（ただしｎ＝０〜ｍ） ……(2)
さきの(1)式より、このときの変換誤差εaは、次
のようになる。
のようになる。
εa＝ΔVo／VP ……(3)
また第３図においてピーク値VPの許容最大値
はVHであるから、VP＝VHのときは ΣΔVo＝VH ……(4) ∴Σεa＝ΣΔVo／VH＝１ ……(5) の関係が成立している。この条件下で個々のεaの
値の生じ得る最大値を最小にするにはεaを一定値
にすればよいことは、数理上明らかである。
はVHであるから、VP＝VHのときは ΣΔVo＝VH ……(4) ∴Σεa＝ΣΔVo／VH＝１ ……(5) の関係が成立している。この条件下で個々のεaの
値の生じ得る最大値を最小にするにはεaを一定値
にすればよいことは、数理上明らかである。
すなわち、第３図に示すように抵抗ストリング
Ｒ−Ｓの分割個数ｍが一定の場合、ピーク値VP
の最小値にたいする変換誤差εaと、それ以外のピ
ーク値VPにたいする変換誤差εaとがほぼ一定と
なるようにΔVoを定めれば、ビデオ信号入力にた
いするピーク値検出の変換誤差εaは、常にほぼ一
定となる。
Ｒ−Ｓの分割個数ｍが一定の場合、ピーク値VP
の最小値にたいする変換誤差εaと、それ以外のピ
ーク値VPにたいする変換誤差εaとがほぼ一定と
なるようにΔVoを定めれば、ビデオ信号入力にた
いするピーク値検出の変換誤差εaは、常にほぼ一
定となる。
そこで、この条件にかなう抵抗ストリグＲ−Ｓ
の各要素の値を導いて見る。
の各要素の値を導いて見る。
ビデオ信号のピーク値VPを、Voの電位に、ほ
ぼ等しいとすれば、上記の(2)、(3)式より、次式を
得る。
ぼ等しいとすれば、上記の(2)、(3)式より、次式を
得る。
εa≒（Vo−Vo-1）／Vo ……(6)
よつて、この(6)式より次式を得る。
Vo≒｛１／（１−εa）｝nV0 ……(7)
ここで、V0＝VLで、一定の電圧である。
また、オームの法則により次のごとくなる。
iγo＝Vo−Vo-1 ……(8)
ただし、ｉは抵抗ストリングＲ−Ｓを無がれる
電流で、次式のとおりである。
電流で、次式のとおりである。
ｉ＝（VH−VL）／o
〓n=0
ro ……(9)
ここで、o
〓n=0
ro＝Rsとすれば、(6)、(7)、(8)、(9)
式より、次が得られる。
式より、次が得られる。
ro≒Rs・VL／（VH−VL）・εa・｛１／（
１−εa）｝n……(10) ここでεaが一定であるため、(10)式より、抵抗ro
の値を、ほぼ等比級数的に増加させればよいこと
が分かる。
１−εa）｝n……(10) ここでεaが一定であるため、(10)式より、抵抗ro
の値を、ほぼ等比級数的に増加させればよいこと
が分かる。
この理由により、本発明に係るものにおいて
は、上記の抵抗roの値を、ほぼ等比級数的に増加
させて信号を処理し、そのピーク値検出の誤差
を、ほぼ一定、均一、にしたものである。
は、上記の抵抗roの値を、ほぼ等比級数的に増加
させて信号を処理し、そのピーク値検出の誤差
を、ほぼ一定、均一、にしたものである。
そして、以上によれば、ビデオ信号のピーク値
を変化しても、ピークホールド回路１によつて検
出されるピーク値の誤差は、ほぼ一定となり、か
つＡ／Ｄ・Ｄ／Ａ変換回路２の再生信号の誤差も
一定となり、画像に与える影響も一定となる。
を変化しても、ピークホールド回路１によつて検
出されるピーク値の誤差は、ほぼ一定となり、か
つＡ／Ｄ・Ｄ／Ａ変換回路２の再生信号の誤差も
一定となり、画像に与える影響も一定となる。
すなわち、光源が暗くなつたり、原稿地濃度が
高くなつたりして、ビデオ信号のピーク値が変化
しても、得られる画像は変化しなくなるものであ
る。
高くなつたりして、ビデオ信号のピーク値が変化
しても、得られる画像は変化しなくなるものであ
る。
既述のように、このような手法を、Ａ／Ｄ・
Ｄ／Ａ変換回路２に用いても、全く同様な効果が
得られる。
Ｄ／Ａ変換回路２に用いても、全く同様な効果が
得られる。
すなわち、Ａ／Ｄ・Ｄ／Ａ変換回路２の構成
は、アドレスカウンタ５を第４図のようなアツプ
ダウンカウンタとしたほかは第３図に示すピーク
ホールド回路ブロツク図と、ほぼ同様な構成とな
る。
は、アドレスカウンタ５を第４図のようなアツプ
ダウンカウンタとしたほかは第３図に示すピーク
ホールド回路ブロツク図と、ほぼ同様な構成とな
る。
第４図は、本発明における他の実施例を説明す
るためのＡ／Ｄ・Ｄ／Ａ変換回路２のブロツク図
であり、第１，３図と同一符号のものは同等構成
に係るものであり、また４１はビデオ信号の入力
端子、４３はスイツチ、４４，４５はアンドゲー
ト４Ｂはコンパレータである。
るためのＡ／Ｄ・Ｄ／Ａ変換回路２のブロツク図
であり、第１，３図と同一符号のものは同等構成
に係るものであり、また４１はビデオ信号の入力
端子、４３はスイツチ、４４，４５はアンドゲー
ト４Ｂはコンパレータである。
このような図示構成で、逐次比較と呼ばれる
Ａ／Ｄ変換方式を用いた場合、４１より入力され
るビデオ信号と、オペアンプ７の出力４２とをコ
ンパレータ４Ｂで比較し、オペアンプ７の出力と
して再生されているシエーデイング歪波形が端子
４１の入力信号より大きい場合は、アドレスカウ
ンタ５をインクリメント、小さい場合は、デクリ
メントし、自動的にオペアンプ７の出力をシエー
デイング歪波形に近づける。
Ａ／Ｄ変換方式を用いた場合、４１より入力され
るビデオ信号と、オペアンプ７の出力４２とをコ
ンパレータ４Ｂで比較し、オペアンプ７の出力と
して再生されているシエーデイング歪波形が端子
４１の入力信号より大きい場合は、アドレスカウ
ンタ５をインクリメント、小さい場合は、デクリ
メントし、自動的にオペアンプ７の出力をシエー
デイング歪波形に近づける。
つぎにこれについて詳述する。先ずシエーデイ
ンナグ歪波形を端子４１に入力し、デジタル化し
てメモリ３に記憶するが、このときのアドレスカ
ウンタ５の出力が、シエーデイング歪波形のＡ／
Ｄ変換出力となる。メモリ３にはそのアツプダウ
ンを制御する信号がコンパレータ４Ｂの出力とし
て“１”、“０”のデジタル信号となつて記憶され
るものでスイツチ４３を閉じ、端子３１に出力さ
れる。つぎに、この記憶したデータをＤ／Ａ変換
する際の動作を説明する。スイツチ４３を開き、
上記メモリ３から読み出したデジタル信号によつ
て、アンドゲート４４，４５によりクロツク
CLKを開閉し、アドレスカウンタ５を駆動して、
デジタル値を再生する。これにより、デマルチプ
レクサ６、抵抗ストリングＲ−Ｓを通してオペア
ンプ７の出力４２に、ほぼシエーデイング歪波形
に近い再生シエーデイング歪信号を得る。
ンナグ歪波形を端子４１に入力し、デジタル化し
てメモリ３に記憶するが、このときのアドレスカ
ウンタ５の出力が、シエーデイング歪波形のＡ／
Ｄ変換出力となる。メモリ３にはそのアツプダウ
ンを制御する信号がコンパレータ４Ｂの出力とし
て“１”、“０”のデジタル信号となつて記憶され
るものでスイツチ４３を閉じ、端子３１に出力さ
れる。つぎに、この記憶したデータをＤ／Ａ変換
する際の動作を説明する。スイツチ４３を開き、
上記メモリ３から読み出したデジタル信号によつ
て、アンドゲート４４，４５によりクロツク
CLKを開閉し、アドレスカウンタ５を駆動して、
デジタル値を再生する。これにより、デマルチプ
レクサ６、抵抗ストリングＲ−Ｓを通してオペア
ンプ７の出力４２に、ほぼシエーデイング歪波形
に近い再生シエーデイング歪信号を得る。
以上に述べたように、上記のようなＡ／Ｄ・
Ｄ／Ａ変換回路２の１例に関しても、本発明は全
く同様に当てはまり、抵抗ストリングＲ−Ｓにお
けるステツプ間抵抗r0…rnの値を、等比級数的
に、ほぼ順次大きくすることによつて、Ａ／Ｄ・
Ｄ／Ａ変換された再生シエーデイング歪信号の元
のシエーデイング歪波形にたいする誤差を均一に
することができる。
Ｄ／Ａ変換回路２の１例に関しても、本発明は全
く同様に当てはまり、抵抗ストリングＲ−Ｓにお
けるステツプ間抵抗r0…rnの値を、等比級数的
に、ほぼ順次大きくすることによつて、Ａ／Ｄ・
Ｄ／Ａ変換された再生シエーデイング歪信号の元
のシエーデイング歪波形にたいする誤差を均一に
することができる。
また、本発明は、ピークホールド回路１がなく
直接Ａ／Ｄ変換するような同範疇の回路方式のデ
ジタル化装置に適用しても同様な効果がある。
直接Ａ／Ｄ変換するような同範疇の回路方式のデ
ジタル化装置に適用しても同様な効果がある。
なお、上記の各実施例においては、抵抗ストリ
ングＲ−Ｓを用いて、各ステツプの電位差を変化
させ、順次大きくしたが、これは、抵抗ストリン
グＲ−Ｓに限るものではなく、容量、あるいは抵
抗と容量との組合せなどのインピーダンスによる
ものの使用により電位差を変化させることを防げ
るものではなく、これを要するに、Ａ／Ｄあるい
はＤ／Ａ変換のステツプ電位差を変えることがで
きる方式に係るものであればよいのである。
ングＲ−Ｓを用いて、各ステツプの電位差を変化
させ、順次大きくしたが、これは、抵抗ストリン
グＲ−Ｓに限るものではなく、容量、あるいは抵
抗と容量との組合せなどのインピーダンスによる
ものの使用により電位差を変化させることを防げ
るものではなく、これを要するに、Ａ／Ｄあるい
はＤ／Ａ変換のステツプ電位差を変えることがで
きる方式に係るものであればよいのである。
［発明の効果］
従来の方式は、ビデオ信号やシエーデイング歪
波形をデジタル信号に変換しまたは逆にデジタル
信号を上記再生信号に変換するために発生し、そ
の大きさが上記ビデオ信号またはデジタル信号の
大きさに応じてステツプ状に変化する電圧の各ス
テツプの電位差を等差級数的に変化させていたの
で、Ａ／Ｄ変換器、Ｄ／Ａ変換器等の誤差がビデ
オ信号の小さい領域において大きくなり信号処理
精度が低下する欠点があつた。これに対し本発明
では、電圧変化のステツプ間の電位差を、ビデオ
信号の大きさに比例させてほぼ等比級数的に変化
させたことによつて、Ａ／Ｄ変換器、Ｄ／Ａ変換
器等の誤差がビデオ信号の大きさと無関係に均一
になり、信号処理精度が向上する効果がある。
波形をデジタル信号に変換しまたは逆にデジタル
信号を上記再生信号に変換するために発生し、そ
の大きさが上記ビデオ信号またはデジタル信号の
大きさに応じてステツプ状に変化する電圧の各ス
テツプの電位差を等差級数的に変化させていたの
で、Ａ／Ｄ変換器、Ｄ／Ａ変換器等の誤差がビデ
オ信号の小さい領域において大きくなり信号処理
精度が低下する欠点があつた。これに対し本発明
では、電圧変化のステツプ間の電位差を、ビデオ
信号の大きさに比例させてほぼ等比級数的に変化
させたことによつて、Ａ／Ｄ変換器、Ｄ／Ａ変換
器等の誤差がビデオ信号の大きさと無関係に均一
になり、信号処理精度が向上する効果がある。
またＡ／Ｄ変換とＤ／Ａ変換を同一の回路で行
う場合はＡ／Ｄ変換時の変換誤差と、Ｄ／Ａ変換
時の変換誤差がほぼ相殺されるため、２回の変換
を行つているにも拘らず変換誤差が極めて少ない
などの効果がある。
う場合はＡ／Ｄ変換時の変換誤差と、Ｄ／Ａ変換
時の変換誤差がほぼ相殺されるため、２回の変換
を行つているにも拘らず変換誤差が極めて少ない
などの効果がある。
第１図は、従来方式の説明に供せられる従来装
置の例示ブロツク図、第２図は、第１図に係るも
のの波形説明図、第３図は、第１図の従来装置に
係るものにおけるピークホールド回路の例示ブロ
ツク図、第４図は、本発明の他の実施例を説明す
るためのＡ／Ｄ・Ｄ／Ａ変換回路の例示ブロツク
図である。 １……ヒークホールド回路、２……Ａ／Ｄ・
Ｄ／Ａ変換回路、３……メモリ、４，４Ａ，４Ｂ
……コンパレータ、５……アドレスカウンタ、６
……デマルチプレクサ、７……オペアンプ、
AND……アンドゲート、r0〜ro……抵抗ストリ
ングＲ−Ｓの各ステツプ間抵抗、V0〜Vn……抵
抗ストリングＲ−Ｓの各ステツプの電位、VL〜
VH……抵抗ストリングＲ−Ｓの入力電圧、Ｒ…
…抵抗、ST……スタート信号、CLK……クロツ
ク。
置の例示ブロツク図、第２図は、第１図に係るも
のの波形説明図、第３図は、第１図の従来装置に
係るものにおけるピークホールド回路の例示ブロ
ツク図、第４図は、本発明の他の実施例を説明す
るためのＡ／Ｄ・Ｄ／Ａ変換回路の例示ブロツク
図である。 １……ヒークホールド回路、２……Ａ／Ｄ・
Ｄ／Ａ変換回路、３……メモリ、４，４Ａ，４Ｂ
……コンパレータ、５……アドレスカウンタ、６
……デマルチプレクサ、７……オペアンプ、
AND……アンドゲート、r0〜ro……抵抗ストリ
ングＲ−Ｓの各ステツプ間抵抗、V0〜Vn……抵
抗ストリングＲ−Ｓの各ステツプの電位、VL〜
VH……抵抗ストリングＲ−Ｓの入力電圧、Ｒ…
…抵抗、ST……スタート信号、CLK……クロツ
ク。
Claims (1)
- 【特許請求の範囲】 １ シエーデイング歪を含むビデオ信号をデジタ
ル化する場合に、シエーデイング歪波形をデジタ
ル信号に変換して記憶し、その記憶した前記デジ
タル信号をアナログのシエーデイング歪再生信号
に変換し、ビデオ信号をこの再生信号を用いてデ
ジタル化する信号処理方式において、上記ビデオ
信号またはデジタル信号をその大きさに応じてス
テツプ状に変化する電圧に変換し、各ステツプの
電位差を前記ビデオ信号またはデジタル信号の大
きさに比例してほぼ等比級数的に変化させ、上記
再生信号の変換誤差がほぼ均一になるようにした
ことを特徴とする信号処理方式。 ２ 前記シエーデイング歪波形をデジタル信号に
変換して記憶するときにシエーデイング歪を含む
ビデオ信号のピーク値を保持し、該ピーク値を基
準にしたシエデシング歪量をデジタル信号に変換
することを特徴とする第１項記載の信号処理方
式。 ３ 上記各ステツプの電位差が、抵抗ストリング
の各ステツプ間抵抗値をほぼ等比級数的に変化さ
せて設定することによつて変化させるようにした
ものであることを特徴とする第１項記載の信号処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12359380A JPS5748871A (en) | 1980-09-08 | 1980-09-08 | Signal processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12359380A JPS5748871A (en) | 1980-09-08 | 1980-09-08 | Signal processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5748871A JPS5748871A (en) | 1982-03-20 |
| JPH0130342B2 true JPH0130342B2 (ja) | 1989-06-19 |
Family
ID=14864441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12359380A Granted JPS5748871A (en) | 1980-09-08 | 1980-09-08 | Signal processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5748871A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177071A (ja) * | 1982-04-09 | 1983-10-17 | Fuji Xerox Co Ltd | シエ−デイング補正装置 |
-
1980
- 1980-09-08 JP JP12359380A patent/JPS5748871A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5748871A (en) | 1982-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58172061A (ja) | 信号処理装置 | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPH0130342B2 (ja) | ||
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| JPH0560297B2 (ja) | ||
| JPS63287161A (ja) | 画像読取装置 | |
| JPS6096955A (ja) | シエ−デイング補正装置 | |
| JPH0666885B2 (ja) | 画像読取装置 | |
| JPS6129275A (ja) | 中間調画像の補正方法 | |
| KR0138153B1 (ko) | 쉐이딩현상 보정장치 | |
| JPS6161559A (ja) | 情報読取装置 | |
| JPH0591319A (ja) | 黒レベル調整回路 | |
| JP2832929B2 (ja) | 画像信号処理方法 | |
| JPS60102063A (ja) | 画像信号補正装置 | |
| JPH0865503A (ja) | 画像読み取り処理装置 | |
| JPH08242372A (ja) | 画像処理装置 | |
| JP2670075B2 (ja) | 画像フルスケール決定装置 | |
| JPH04114562A (ja) | 画像読取装置 | |
| JPH01158878A (ja) | 画像読取装置 | |
| JPS60182855A (ja) | 画像読取り装置 | |
| JPS63211876A (ja) | 集積回路装置 | |
| JPH0740718B2 (ja) | 画像処理装置 | |
| JPS58104571A (ja) | 画信号２値化方式 | |
| JPS61208368A (ja) | 画像処理装置 | |
| JPS62274869A (ja) | イメ−ジセンサのシエ−デイング補正回路 |