JPH0133857B2 - - Google Patents
Info
- Publication number
- JPH0133857B2 JPH0133857B2 JP8115780A JP8115780A JPH0133857B2 JP H0133857 B2 JPH0133857 B2 JP H0133857B2 JP 8115780 A JP8115780 A JP 8115780A JP 8115780 A JP8115780 A JP 8115780A JP H0133857 B2 JPH0133857 B2 JP H0133857B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- key
- protection
- program
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
本発明は、記憶処理装置における記憶保護方式
に関し、特にアクセス・キー付きベース・アドレ
ス記憶保護方式に関するものである。
に関し、特にアクセス・キー付きベース・アドレ
ス記憶保護方式に関するものである。
情報処理装置において命令を実行する場合、記
憶領域にアクセスが行われるまでの過程には、次
の２つの段階がある。
憶領域にアクセスが行われるまでの過程には、次
の２つの段階がある。
第１の段階は実効アドレスの生成段階であつ
て、これは命令で指定されたレジスタ（アドレス
修飾用のレジスタ）に格納されているアドレス
と、偏差成分（命令中に保持される偏差（デイス
プレイスメント）および命令で指定された修飾レ
ジスタの内容）との和を算出し、アクセスの対象
となる実アドレスを生成する。実アドレスが生成
される場合、命令で指定されるアドレス修飾用の
レジスタをベース・アドレス・レジスタと呼び、
データの先頭アドレスを示す。
て、これは命令で指定されたレジスタ（アドレス
修飾用のレジスタ）に格納されているアドレス
と、偏差成分（命令中に保持される偏差（デイス
プレイスメント）および命令で指定された修飾レ
ジスタの内容）との和を算出し、アクセスの対象
となる実アドレスを生成する。実アドレスが生成
される場合、命令で指定されるアドレス修飾用の
レジスタをベース・アドレス・レジスタと呼び、
データの先頭アドレスを示す。
第２段階は、実記憶装置へのアクセス段階であ
つて、これは命令から生成された実効アドレスを
記憶領域に付与された論理アドレスに対応づけ、
アドレス変換機構を経て実記憶装置にアクセスす
る。
つて、これは命令から生成された実効アドレスを
記憶領域に付与された論理アドレスに対応づけ、
アドレス変換機構を経て実記憶装置にアクセスす
る。
このようにして記憶領域にアクセスが行われる
が、記憶領域に対する書き込みの制限、プログラ
ム暴走を防止するための命令の実行の制限、およ
び機密情報を守るための読み出し制限のために、
従来より記憶保護が行われている。
が、記憶領域に対する書き込みの制限、プログラ
ム暴走を防止するための命令の実行の制限、およ
び機密情報を守るための読み出し制限のために、
従来より記憶保護が行われている。
従来より、一般的に用いられている記憶保護方
式はキー保護方式であつて、例えば記憶領域を
2Kバイト単位に分割して、それぞれにキー情報
を割り当て、一方、処理装置の状態を示すプログ
ラム状態語（以下PSW）の中にもキーを設定し
ておき、処理装置が記憶領域をアクセスするとき
には、PSW内のキーとアクセスの対象となる記
憶領域に割り当てられているキーとを比較するこ
とにより、記憶領域の保護を行う。
式はキー保護方式であつて、例えば記憶領域を
2Kバイト単位に分割して、それぞれにキー情報
を割り当て、一方、処理装置の状態を示すプログ
ラム状態語（以下PSW）の中にもキーを設定し
ておき、処理装置が記憶領域をアクセスするとき
には、PSW内のキーとアクセスの対象となる記
憶領域に割り当てられているキーとを比較するこ
とにより、記憶領域の保護を行う。
第１図ａは、PSWのビツト構成を示すもので、
２語64ビツトのうちビツト８〜１１に、保護キー
と比較して記憶保護を行うアクセス・キーKYが
格納されている。
２語64ビツトのうちビツト８〜１１に、保護キー
と比較して記憶保護を行うアクセス・キーKYが
格納されている。
第１図ｂは、主記憶装置における保護キーの格
納状態を示すもので、主記憶装置は一定バイト
（例えば2048バイト）ごとのブロツクに分割され、
各ブロツクに対して第１図ｂに示す保護キー
KEYが設けられる。
納状態を示すもので、主記憶装置は一定バイト
（例えば2048バイト）ごとのブロツクに分割され、
各ブロツクに対して第１図ｂに示す保護キー
KEYが設けられる。
すなわち、ビツト０〜３は、対応するブロツク
に情報の読み出しと書き込みを行うとき、PSW
のアクセス・キーKYと一致しているかを比較す
るアクセス保護ビツトKEYであり、ビツト４は、
記憶保護を書き込みだけ「０」、または読み書き
「１」に適用する読み出し保護ビツトＦである。
に情報の読み出しと書き込みを行うとき、PSW
のアクセス・キーKYと一致しているかを比較す
るアクセス保護ビツトKEYであり、ビツト４は、
記憶保護を書き込みだけ「０」、または読み書き
「１」に適用する読み出し保護ビツトＦである。
処理装置から主記憶装置がアクセスされると
き、PSWのアクセス・キーKYと、主記憶装置の
各ブロツクごとの保護キーKEYとが比較され、
例えば保護キーのKEYとＦおよびアクセス・キ
ーKYの内容により第１図ｃに示すような制御が
行われる。
き、PSWのアクセス・キーKYと、主記憶装置の
各ブロツクごとの保護キーKEYとが比較され、
例えば保護キーのKEYとＦおよびアクセス・キ
ーKYの内容により第１図ｃに示すような制御が
行われる。
第１図ｃでは、各条件（CND）において、読
み出し（RD）と書き込み（WT）が許可される
ときOK、許可されないときNOで示されている。
み出し（RD）と書き込み（WT）が許可される
ときOK、許可されないときNOで示されている。
これらのキーの割り当ておよび比較照合は、オ
ペレーテイング・システム（OS）の制御のもと
で行われる。例えば、第１図ｄに示すように、ソ
フトウエアの基本的な働きを行うOSが格納され
ている領域にはキーＫ＝“０”が、またその下で
ユーザごとのプログラムF0〜２が格納されてい
る領域には、それぞれ“０”以外の異なつたキー
Ｋ＝“１”、“２”、“３”が割り当てられ、一方、
PSWのアクセス・キーとしては、OSが実行され
るときにはキー“０”が、またユーザ・プログラ
ムF0、１、２が実行されるときには、それぞれ
の領域と同一のキーが割り当てられる。処理装置
のキーがＫ＝“０”のプログラムは、どの領域に
もアクセスできるので、シシステムを管理するプ
ログラムはユーザ・プログラムへのアクセスが可
能である。
ペレーテイング・システム（OS）の制御のもと
で行われる。例えば、第１図ｄに示すように、ソ
フトウエアの基本的な働きを行うOSが格納され
ている領域にはキーＫ＝“０”が、またその下で
ユーザごとのプログラムF0〜２が格納されてい
る領域には、それぞれ“０”以外の異なつたキー
Ｋ＝“１”、“２”、“３”が割り当てられ、一方、
PSWのアクセス・キーとしては、OSが実行され
るときにはキー“０”が、またユーザ・プログラ
ムF0、１、２が実行されるときには、それぞれ
の領域と同一のキーが割り当てられる。処理装置
のキーがＫ＝“０”のプログラムは、どの領域に
もアクセスできるので、シシステムを管理するプ
ログラムはユーザ・プログラムへのアクセスが可
能である。
このように、従来の記憶保護方式では、前述の
第２段階で使用した論理アドレスの記憶領域を一
定区画に分割して、分割された区画ごとに、例え
ばリング・レベル、アクセス権、記憶保護キー等
の保護キーを与え、一方、命令実行時に前述の第
１段階で使用したベース・アドレスとは別個に、
例えばPSWにリング・レベル、記憶保護キー、
等のアクセス・キーを与える。そして、これら２
つの要素（キー）の関係で、記憶保護を行つてい
る。
第２段階で使用した論理アドレスの記憶領域を一
定区画に分割して、分割された区画ごとに、例え
ばリング・レベル、アクセス権、記憶保護キー等
の保護キーを与え、一方、命令実行時に前述の第
１段階で使用したベース・アドレスとは別個に、
例えばPSWにリング・レベル、記憶保護キー、
等のアクセス・キーを与える。そして、これら２
つの要素（キー）の関係で、記憶保護を行つてい
る。
つまり、従来の記憶保護は、アクセス先記憶区
画と、アクセス命令の存在する記憶区画の各々に
付与された保護情報の関係を照合することにより
行われている。
画と、アクセス命令の存在する記憶区画の各々に
付与された保護情報の関係を照合することにより
行われている。
しかし、これら２つの要素間の関係による保護
方式は、プログラムあるいはプログラム集合体等
の命令集合を単位として保護を行うものである。
つまり、PSWはあるプログラム内のブロツクご
とに書き替えられ、その度にアクセス・キーが書
き込まれれるので、集合単位で記憶の保護が行わ
れる。
方式は、プログラムあるいはプログラム集合体等
の命令集合を単位として保護を行うものである。
つまり、PSWはあるプログラム内のブロツクご
とに書き替えられ、その度にアクセス・キーが書
き込まれれるので、集合単位で記憶の保護が行わ
れる。
したがつて、次のような欠点がある。
(1) アクセス権情報（アクセス・キー）を管理す
るプログラムを作成しようとしても、どのよう
なプログラム単位に、またどの区画に対するア
クセス権情報を与えればよいかを定めることが
できないため、有効な管理プログラムの作成が
困難である。
るプログラムを作成しようとしても、どのよう
なプログラム単位に、またどの区画に対するア
クセス権情報を与えればよいかを定めることが
できないため、有効な管理プログラムの作成が
困難である。
(2) プログラム作成者は、アクセス対象の保護情
報（保護キー）を知り、アクセス権情報を制御
しなければならないため、プログラミング時の
負担が大きく、作成されたプログラムに誤りが
生じ易い。
報（保護キー）を知り、アクセス権情報を制御
しなければならないため、プログラミング時の
負担が大きく、作成されたプログラムに誤りが
生じ易い。
(3) 一定区画ごとに保護情報が割り当てられてい
ても、その区画内に異なる種類の情報が格納さ
れている場合には、情報ごとの保護が行われな
い。また、プログラムが処理する情報ごとの大
きさに合わせた保護を行うためには、複雑な管
理プログラムあるいは記憶領域に異なつた大き
さの区画を設ける必要があり、処理能力も低下
しやすい。
ても、その区画内に異なる種類の情報が格納さ
れている場合には、情報ごとの保護が行われな
い。また、プログラムが処理する情報ごとの大
きさに合わせた保護を行うためには、複雑な管
理プログラムあるいは記憶領域に異なつた大き
さの区画を設ける必要があり、処理能力も低下
しやすい。
いま、ある領域ＫがプログラムＡとプログラム
Ｂとで共用され、プログラムＡは別の領域Ｊにも
アクセスするときのように、１つのプログラムが
複数の異なる領域にアクセスする場合、保護を行
うためには、アクセス領域を変更する度ごとに、
アクセス・キーを変更する手続きを要求する必要
があり、これを避けるためには、あらかじめその
プログラムに対して、アクセスする可能性のある
すべての領域の保護キーに対応した有効なアクセ
ス・キーを付与する必要がある。
Ｂとで共用され、プログラムＡは別の領域Ｊにも
アクセスするときのように、１つのプログラムが
複数の異なる領域にアクセスする場合、保護を行
うためには、アクセス領域を変更する度ごとに、
アクセス・キーを変更する手続きを要求する必要
があり、これを避けるためには、あらかじめその
プログラムに対して、アクセスする可能性のある
すべての領域の保護キーに対応した有効なアクセ
ス・キーを付与する必要がある。
このように、従来の記憶保護方式では、保護さ
れる単位が大きくなる傾向にあり、厳密な保護を
行い難く、しかも保護キーの管理に加えてアクセ
ス・キーの制御が複雑である。
れる単位が大きくなる傾向にあり、厳密な保護を
行い難く、しかも保護キーの管理に加えてアクセ
ス・キーの制御が複雑である。
本発明の目的は、このような欠点を除去するた
め、情報に対しアクセスを許可するプログラムの
範囲を厳密に制限し、かつアクセス時およびアク
セス権情報付与時の処理を簡単にできる記憶保護
方式を提供することにある。
め、情報に対しアクセスを許可するプログラムの
範囲を厳密に制限し、かつアクセス時およびアク
セス権情報付与時の処理を簡単にできる記憶保護
方式を提供することにある。
本発明の記憶保護方式は、命令で示すベース・
アドレスとして、アクセス領域の位置を示すロケ
ーシヨン情報の他に、アクセス・キーを付加し、
両者を一体として扱うことにより、保護情報の存
在を意識することなく、命令単位で領域外へのア
クセスを制限するようにしたことを特徴としてい
る。
アドレスとして、アクセス領域の位置を示すロケ
ーシヨン情報の他に、アクセス・キーを付加し、
両者を一体として扱うことにより、保護情報の存
在を意識することなく、命令単位で領域外へのア
クセスを制限するようにしたことを特徴としてい
る。
以下、本発明の実施例を、図面により説明す
る。
る。
第２図は、本発明のベース・アドレスの構成を
示す図である。
示す図である。
ベース・レジスタの中にプログラムのベース・
アドレス（番地の基準となる番地）を格納し、命
令語の番地にこの番地を加算すれば、絶体アドレ
スが得られる。プログラムを移動するときには、
番地の変化分だけベース・レジスタの値を調整す
ればよい。プログラム全体が連続した１個のブロ
ツクのときには、ベース・アドレスは１個でよい
が、分散した複数個のブロツクから構成されると
きには、その数だけのベース・レジスタが必要で
ある。
アドレス（番地の基準となる番地）を格納し、命
令語の番地にこの番地を加算すれば、絶体アドレ
スが得られる。プログラムを移動するときには、
番地の変化分だけベース・レジスタの値を調整す
ればよい。プログラム全体が連続した１個のブロ
ツクのときには、ベース・アドレスは１個でよい
が、分散した複数個のブロツクから構成されると
きには、その数だけのベース・レジスタが必要で
ある。
プログラムのためのベース・アドレスは、プロ
セジヤー・ベース・アドレスと呼ばれる。ベー
ス・レジスタが主記憶装置の最大容量まで表現で
きるビツト数を持つていれば、命令語の番地部
（デイスプレイスメント）は短いビツト数でも主
記憶装置のすべてをアドレスできるので、命令語
の短縮が可能である。
セジヤー・ベース・アドレスと呼ばれる。ベー
ス・レジスタが主記憶装置の最大容量まで表現で
きるビツト数を持つていれば、命令語の番地部
（デイスプレイスメント）は短いビツト数でも主
記憶装置のすべてをアドレスできるので、命令語
の短縮が可能である。
本発明では、第２図に示すように、ベース・ア
ドレス１がロケーシヨン成分２とアクセス・キー
３から構成されており、これらが一体として取り
扱われる。
ドレス１がロケーシヨン成分２とアクセス・キー
３から構成されており、これらが一体として取り
扱われる。
第３図は、本発明のベース・アドレスを用い
て、実効アドレスを生成する過程の説明図であ
る。
て、実効アドレスを生成する過程の説明図であ
る。
ベース・アドレス１は、ベース・レジスタ４に
格納されている。また、命令７は、命令コード
ｆ、レジスタ番号r1、インデツクス・レジスタ番
号x2、ベース・レジスタ番号B2、デイスプレイ
スメントD2から構成されている。
格納されている。また、命令７は、命令コード
ｆ、レジスタ番号r1、インデツクス・レジスタ番
号x2、ベース・レジスタ番号B2、デイスプレイ
スメントD2から構成されている。
命令７により指定したベース・レジスタ４の内
容と、命令７により指定したインデツクス・レジ
スタ６の内容（偏差）と、命令７中に保持する偏
差５との和をとつて、アクセス対象の実効アドレ
ス９を生成する。
容と、命令７により指定したインデツクス・レジ
スタ６の内容（偏差）と、命令７中に保持する偏
差５との和をとつて、アクセス対象の実効アドレ
ス９を生成する。
この様に生成された実効アドレス９の前部のベ
ース・アドレス１のアクセス・キー３に対応する
部分をキー成分２１として扱い、後部をアドレス
成分８として扱う。
ース・アドレス１のアクセス・キー３に対応する
部分をキー成分２１として扱い、後部をアドレス
成分８として扱う。
この実施例では、アクセス・キー３がアドレス
演算の対象となつているが、この演算の結果アク
セス・キー３とキー成分２１とが異つてしまうケ
ースでも記憶域に割付けられた保護キーと、この
キー成分２１とが一致する事は少ないので、両者
の一致関係でチエツクする方法を用いれば、問題
はない。第３−１図は、アクセス・キー３をアド
レス演算の対象としない本発明のベース・アドレ
スを用いて実効アドレスを生成する過程の説明図
である。
演算の対象となつているが、この演算の結果アク
セス・キー３とキー成分２１とが異つてしまうケ
ースでも記憶域に割付けられた保護キーと、この
キー成分２１とが一致する事は少ないので、両者
の一致関係でチエツクする方法を用いれば、問題
はない。第３−１図は、アクセス・キー３をアド
レス演算の対象としない本発明のベース・アドレ
スを用いて実効アドレスを生成する過程の説明図
である。
ベース・アドレス１は、ベース・レジスタ４に
格納されている。また、命令７は、命令コード
ｆ、レジスタ番号r1、インデツクス・レジスタ番
号x2、ベース・レジスタ番号B2、デイスプレイ
スメントD2から構成されている。
格納されている。また、命令７は、命令コード
ｆ、レジスタ番号r1、インデツクス・レジスタ番
号x2、ベース・レジスタ番号B2、デイスプレイ
スメントD2から構成されている。
命令７により指定したベース・レジスタ４の内
容と、命令７により指定したインデツクス・レジ
スタ６の内容（偏差）と、命令７中に保持する偏
差５との和をとつて、アクセス対象の実効アドレ
ス９のアドレス成分８を生成する。生成されたア
ドレス成分８とベース・アドレスのアクセス・キ
ー３とから、実効アドレス９が求められる。
容と、命令７により指定したインデツクス・レジ
スタ６の内容（偏差）と、命令７中に保持する偏
差５との和をとつて、アクセス対象の実効アドレ
ス９のアドレス成分８を生成する。生成されたア
ドレス成分８とベース・アドレスのアクセス・キ
ー３とから、実効アドレス９が求められる。
このように、実効アドレス９の生成において、
キー成分２１を分離して扱う事は、第３図に示し
た実施例に比して次の効果がある。
キー成分２１を分離して扱う事は、第３図に示し
た実施例に比して次の効果がある。
(1) インデツクス・レジスタの加算により生じた
アドレス成分の桁上りを検出でき、より厳密に
記憶保護を行うことができる。
アドレス成分の桁上りを検出でき、より厳密に
記憶保護を行うことができる。
(2) アクセス・キー３の内容がキー成分２１とし
て保存されるので、より厳密に記憶保護を行う
ことができる。
て保存されるので、より厳密に記憶保護を行う
ことができる。
(3) キー成分２１を保持する金物をアクセス・キ
ー３を保持する金物で代用する事が可能であ
り、金物を削減することができる。なお、本実
施例では、ロケーシヨン成分２とアクセス・キ
ー３の配置が逆の場合でもよい。
ー３を保持する金物で代用する事が可能であ
り、金物を削減することができる。なお、本実
施例では、ロケーシヨン成分２とアクセス・キ
ー３の配置が逆の場合でもよい。
第４図は、本発明の実効アドレスのアドレス成
分が論理アドレスのときの保護情報チエツク動作
の説明図である。
分が論理アドレスのときの保護情報チエツク動作
の説明図である。
先ず、実効アドレス９のアドレス成分８のセグ
メント番号Ｓ１０より、セグメント・テーブル
（ST）１３を参照してページ・テーブル・アドレ
スを読み出し、このセグメントのページ・テーブ
ル（PT）１４を得る。次に、アドレス成分８の
ページ番号（Ｐ）１１より、ページ・テーブル１
４のエントリを得る。
メント番号Ｓ１０より、セグメント・テーブル
（ST）１３を参照してページ・テーブル・アドレ
スを読み出し、このセグメントのページ・テーブ
ル（PT）１４を得る。次に、アドレス成分８の
ページ番号（Ｐ）１１より、ページ・テーブル１
４のエントリを得る。
このエントリは、ページ内保護単位分割表示ビ
ツトＦと、分割フアクタαと、XPTアドレスよ
り構成されている。分割表示ビツトＦが“０”の
ときには、分割されていないことを示し、“１”
のときには、分割されていることを示す。また、
分割フアクタαは、１ページを分割して使える保
護単位の数であり、ページによつてこの値は異な
る。この値により、アドレス成分８のミニページ
番号（mP）１２を示すフイールドの大きさが変
化する。１ページ内を分割して、各分割単位ごと
の保護キーβ１５を登録する制御表（XPT）１
６は、ページ・テーブル１４のエントリから求め
られる。そのページの制御表（XPT）１６が得
られた後、実効アドレス９のアドレス成分８のミ
ニページ番号mP１２より、目的の分割区画の保
護キーβ１５が求められる。
ツトＦと、分割フアクタαと、XPTアドレスよ
り構成されている。分割表示ビツトＦが“０”の
ときには、分割されていないことを示し、“１”
のときには、分割されていることを示す。また、
分割フアクタαは、１ページを分割して使える保
護単位の数であり、ページによつてこの値は異な
る。この値により、アドレス成分８のミニページ
番号（mP）１２を示すフイールドの大きさが変
化する。１ページ内を分割して、各分割単位ごと
の保護キーβ１５を登録する制御表（XPT）１
６は、ページ・テーブル１４のエントリから求め
られる。そのページの制御表（XPT）１６が得
られた後、実効アドレス９のアドレス成分８のミ
ニページ番号mP１２より、目的の分割区画の保
護キーβ１５が求められる。
次に、キー成分２１と保護キーβ１５とを比較
することにより、保護を行う。
することにより、保護を行う。
なお、キー成分２１と保護キー１５との比較チ
エツクの方法としては、大小関係に基づくもの
と、一致関係に基づくものとがある。
エツクの方法としては、大小関係に基づくもの
と、一致関係に基づくものとがある。
第５図は、本発明の実施例を示すメモリ分割区
画の要求とベース・アドレスの受渡し処理の説明
図である。
画の要求とベース・アドレスの受渡し処理の説明
図である。
キーの一致性によりチエツクする方式を用いる
要求元プログラム１８から管理プログラム１７に
対して、記憶領域の分割区画要求１９があると、
管理プログラム１７は、ステツプ２１〜２３で分
割区画を行つて保護キーを生成した後、これらを
管理テーブル１６のエントリーに登録し、ステツ
プ２４でアクセス・キーを生成して、要求元プロ
グラム１８に対してベース・アドレスの通知２０
を行う。
要求元プログラム１８から管理プログラム１７に
対して、記憶領域の分割区画要求１９があると、
管理プログラム１７は、ステツプ２１〜２３で分
割区画を行つて保護キーを生成した後、これらを
管理テーブル１６のエントリーに登録し、ステツ
プ２４でアクセス・キーを生成して、要求元プロ
グラム１８に対してベース・アドレスの通知２０
を行う。
すなわち、記憶領域の分割区画の要求１９に対
して、管理プログラム１７は、与える区画の先頭
アドレスをロケーシヨン成分２とし、あるロジツ
クにしたがつてキーを生成してそれを保護キー１
５とした後、保護キー管理テーブルXPT１６の
与える区画に対応するエントリに登録する。一
方、このキーをアクセス・キー３として、ベー
ス・アドレス１を生成し、ベース・アドレス１を
要求元プログラムに通知する。
して、管理プログラム１７は、与える区画の先頭
アドレスをロケーシヨン成分２とし、あるロジツ
クにしたがつてキーを生成してそれを保護キー１
５とした後、保護キー管理テーブルXPT１６の
与える区画に対応するエントリに登録する。一
方、このキーをアクセス・キー３として、ベー
ス・アドレス１を生成し、ベース・アドレス１を
要求元プログラムに通知する。
この分割区画にアクセスするプログラムは、記
憶領域の管理プログラム１７より通知されたベー
ス・アドレス１を使用して、第３図または第３−
１図に示す命令７のように使つて実効アドレスを
生成し、アクセスを行う。
憶領域の管理プログラム１７より通知されたベー
ス・アドレス１を使用して、第３図または第３−
１図に示す命令７のように使つて実効アドレスを
生成し、アクセスを行う。
次に、キーの生成について、説明する。
このようなベース・アドレス１に付与されたア
クセス・キーは、隣接する区画に対する実効アド
レスを不連続にする作用と、同一区画の用途が変
更された場合に、旧実効アドレスを無効にする作
用を持つ。したがつて、キーの作成には、論理的
な時間経過とともに変化する値を使用することが
最も望ましい。これは、タイマーの値から生成す
る方法や、領域要求の割り当てごとにカウント・
アツプするサイクリツク・カウンタを利用するこ
とにより簡単に実現することができる。
クセス・キーは、隣接する区画に対する実効アド
レスを不連続にする作用と、同一区画の用途が変
更された場合に、旧実効アドレスを無効にする作
用を持つ。したがつて、キーの作成には、論理的
な時間経過とともに変化する値を使用することが
最も望ましい。これは、タイマーの値から生成す
る方法や、領域要求の割り当てごとにカウント・
アツプするサイクリツク・カウンタを利用するこ
とにより簡単に実現することができる。
いま、第５図において、プログラム１８がユー
ザＡのプログラムＡであり、その他にユーザＢの
プログラムＢが存在するものと仮定する。先ず、
プログラムＡが記憶領域を要求すると、管理プロ
グラム１７からベース・アドレスad１（アクセ
ス・キーは例えば805）で示される区画エリアＣ
が与えられ、プログラムＡはその区画エリアＣを
使用した後、管理プログラム１７に返却する。
ザＡのプログラムＡであり、その他にユーザＢの
プログラムＢが存在するものと仮定する。先ず、
プログラムＡが記憶領域を要求すると、管理プロ
グラム１７からベース・アドレスad１（アクセ
ス・キーは例えば805）で示される区画エリアＣ
が与えられ、プログラムＡはその区画エリアＣを
使用した後、管理プログラム１７に返却する。
次に、プログラムＢが記憶領域を要求すると、
管理プログラム１７からベース・アドレスad２
（アクセス・キーは例えば910）で示される区画と
して、プログラムＡが返却した区画エリアＣが与
えられたものとする。この場合、アドレスad１
とad２はキーが異なるため（805と910）、プログ
ラムＡにバグがあり、プログラムＡが区画Ｃに対
しベース・アドレスad１を使つてアクセスして
も、本発明のチエツク機構により検出され、プロ
グラムＢが使用している区画Ｃの情報は保護され
る。
管理プログラム１７からベース・アドレスad２
（アクセス・キーは例えば910）で示される区画と
して、プログラムＡが返却した区画エリアＣが与
えられたものとする。この場合、アドレスad１
とad２はキーが異なるため（805と910）、プログ
ラムＡにバグがあり、プログラムＡが区画Ｃに対
しベース・アドレスad１を使つてアクセスして
も、本発明のチエツク機構により検出され、プロ
グラムＢが使用している区画Ｃの情報は保護され
る。
このように、ベース・アドレスの作成は、言語
処理プログラムや管理プログラムの領域割り付け
時に実施されるので、このアドレスを用いるプロ
グラムは、何らベース・アドレスの構成要素を意
識することがない。
処理プログラムや管理プログラムの領域割り付け
時に実施されるので、このアドレスを用いるプロ
グラムは、何らベース・アドレスの構成要素を意
識することがない。
なお、このようなアドレス構造の情報処理シス
テムでは、情報収集プログラムのようなデータ構
造を無視して動作したいプログラムのために、保
護キーのチエツク回路を無効とするスイツチを備
えるとともに、その操作命令も設けることができ
る。
テムでは、情報収集プログラムのようなデータ構
造を無視して動作したいプログラムのために、保
護キーのチエツク回路を無効とするスイツチを備
えるとともに、その操作命令も設けることができ
る。
本発明の記憶保護方式では、
(1) 記憶領域の分割区画を利用するプログラム
は、保護情報の存在を意識することなく、領域
のアドレスとしての意識のみでよいため、プロ
グラムの作成がきわめて簡単となる。
は、保護情報の存在を意識することなく、領域
のアドレスとしての意識のみでよいため、プロ
グラムの作成がきわめて簡単となる。
(2) キーの値として、時系列的な値を付与する
と、時間的に領域に対するアクセスを制限でき
るため、使用済で管理プログラムに返却した区
画に対して、プログラム内のバグによつて再返
却したり、あるいは再アクセスすることを防止
することができ、厳密な保護が可能である。
と、時間的に領域に対するアクセスを制限でき
るため、使用済で管理プログラムに返却した区
画に対して、プログラム内のバグによつて再返
却したり、あるいは再アクセスすることを防止
することができ、厳密な保護が可能である。
(3) プログラム間の情報の授受および共用は、情
報格納領域アドレスの授受を介して行われるた
め、プログラム間で情報の授受、共用が行われ
ると、保護情報も同時に授受されることにな
り、プログラム間を越えた保護も簡単に実現で
きる。
報格納領域アドレスの授受を介して行われるた
め、プログラム間で情報の授受、共用が行われ
ると、保護情報も同時に授受されることにな
り、プログラム間を越えた保護も簡単に実現で
きる。
(4) 従来は、プログラム内の１ブロツクごとに書
き替えられるPSWにアドレス・キーが含まれ
ていたが、本発明では命令で指定するベース・
アドレスにアドレス・キーが含まれているた
め、命令単位にアドレス・キーを書き替えるこ
とができ、したがつて命令単位に区画エリア外
へのアクセスを制限して、厳密な保護を行うこ
とができる。
き替えられるPSWにアドレス・キーが含まれ
ていたが、本発明では命令で指定するベース・
アドレスにアドレス・キーが含まれているた
め、命令単位にアドレス・キーを書き替えるこ
とができ、したがつて命令単位に区画エリア外
へのアクセスを制限して、厳密な保護を行うこ
とができる。
(5) 実効アドレスによつて示される空間が、ベー
ス・アドレス内のキー情報により見掛け上拡大
されることになり、誤まつた実効アドレスに対
応する論理アドレスが存在する確率を十分小さ
くできるため、ベース・アドレスの設定誤りに
対しても十分な保護が可能となる。例えば、ベ
ース・アドレスのロケーシヨン成分を16ビツ
ト、アクセス・キーを４ビツトとすると、誤ま
つた実効アドレスに対する確率は従来１／216
であるのに対して、本発明では１／220となり、
十分に小さくなる。
ス・アドレス内のキー情報により見掛け上拡大
されることになり、誤まつた実効アドレスに対
応する論理アドレスが存在する確率を十分小さ
くできるため、ベース・アドレスの設定誤りに
対しても十分な保護が可能となる。例えば、ベ
ース・アドレスのロケーシヨン成分を16ビツ
ト、アクセス・キーを４ビツトとすると、誤ま
つた実効アドレスに対する確率は従来１／216
であるのに対して、本発明では１／220となり、
十分に小さくなる。
(6) 他プログラムへ領域の使用権を譲渡すること
により、所有者は使用権を放棄し、譲り受けた
側のみが使用権を持つことになるが、その場
合、譲渡機能マクロ（プログラム）を作成し
て、そのプログラムによりキーを変更して、新
しいベース・アドレスとして再割り付けを行え
ば、機密保護が簡単かつ厳密にできる。例え
ば、ＡプログラムからＢプログラムに対しある
区画エリアＣを譲渡した後、Ａプログラムで区
画エリアＣにアクセスしても、キーが変更され
ているため、チエツクされて書き込みあるいは
読み出しが不可能となり、機密が漏曳されな
い。
により、所有者は使用権を放棄し、譲り受けた
側のみが使用権を持つことになるが、その場
合、譲渡機能マクロ（プログラム）を作成し
て、そのプログラムによりキーを変更して、新
しいベース・アドレスとして再割り付けを行え
ば、機密保護が簡単かつ厳密にできる。例え
ば、ＡプログラムからＢプログラムに対しある
区画エリアＣを譲渡した後、Ａプログラムで区
画エリアＣにアクセスしても、キーが変更され
ているため、チエツクされて書き込みあるいは
読み出しが不可能となり、機密が漏曳されな
い。
(7) ベース・アドレスを動作プログラムのプロセ
ジヤー・ベース・アドレスとして使用する場
合、ブランチ等の制御の移行する範囲の検査に
キーを使用できるので、きわめて有効である。
ジヤー・ベース・アドレスとして使用する場
合、ブランチ等の制御の移行する範囲の検査に
キーを使用できるので、きわめて有効である。
以上のように、本発明によれば、キー情報と記
憶領域の先頭アドレス情報を一括して記憶領域の
アドレスとして扱い、記憶領域側の区画に割り付
けたキー情報と比較するので、アクセスを許可す
るプログラムの範囲を厳密に制限することがで
き、かつアクセス時およびアクセス権情報付与時
の処理を簡単にする等、種々の効果を与える。
憶領域の先頭アドレス情報を一括して記憶領域の
アドレスとして扱い、記憶領域側の区画に割り付
けたキー情報と比較するので、アクセスを許可す
るプログラムの範囲を厳密に制限することがで
き、かつアクセス時およびアクセス権情報付与時
の処理を簡単にする等、種々の効果を与える。
第１図は従来の記憶保護方式の一例を示す説明
図、第２図は本発明の実施例を示すベース・アド
レスの構成図、第３図および第３−１図はそれぞ
れ本発明によるベース・アドレスを用いて命令か
ら実効アドレスを生成する過程の説明図、第４図
は第３図および第３−１図による実効アドレスが
論理アドレスのときの保護キー格納制御表と保護
キーのチエツク動作の説明図、第５図は本発明に
よるメモリ分割区画の要求とベース・アドレスの
受渡しの処理を示す図である。 １：ベース・アドレス、２：ロケーシヨン成
分、３：アクセス・キー、４：ベース・レジス
タ、５：デイスプレイスメント、６：インデツク
ス・レジスタ、７：命令、８：実効アドレスのア
ドレス成分、９：実効アドレス、１０：セグメン
ト番号、１１：ページ番号、１２：ミニページ番
号、１３：セグメント・テーブル（ST）、１４：
ページ・テーブル（PT）、１５：保護キー、１
６：保護キー登録制御表（XPT）、１７：管理プ
ログラム、１８：要求元プログラム、１９：分割
区画要求、２０：ベース・アドレス通知、２１：
実効アドレスのキー成分。
図、第２図は本発明の実施例を示すベース・アド
レスの構成図、第３図および第３−１図はそれぞ
れ本発明によるベース・アドレスを用いて命令か
ら実効アドレスを生成する過程の説明図、第４図
は第３図および第３−１図による実効アドレスが
論理アドレスのときの保護キー格納制御表と保護
キーのチエツク動作の説明図、第５図は本発明に
よるメモリ分割区画の要求とベース・アドレスの
受渡しの処理を示す図である。 １：ベース・アドレス、２：ロケーシヨン成
分、３：アクセス・キー、４：ベース・レジス
タ、５：デイスプレイスメント、６：インデツク
ス・レジスタ、７：命令、８：実効アドレスのア
ドレス成分、９：実効アドレス、１０：セグメン
ト番号、１１：ページ番号、１２：ミニページ番
号、１３：セグメント・テーブル（ST）、１４：
ページ・テーブル（PT）、１５：保護キー、１
６：保護キー登録制御表（XPT）、１７：管理プ
ログラム、１８：要求元プログラム、１９：分割
区画要求、２０：ベース・アドレス通知、２１：
実効アドレスのキー成分。
Claims (1)
- １ 記憶領域を区画に分割し、該区画ごとに保護
キーを割り当てるとともに、該記憶領域にアクセ
スする命令がベース・アドレスの格納場所を指定
するような情報処理装置において、該ベース・ア
ドレスがロケーシヨン成分とアクセス・キーで構
成され、該ベース・アドレスの内容と命令により
指定されたインデツクス・レジスタの内容と命令
中に保持された偏差との和から実効アドレスのア
ドレス成分を、また該ベース・アドレスのアクセ
ス・キーをそのままアクセス・キーとして実効ア
ドレスに付加し、一方、該実効アドレスのアドレ
ス成分をもとにして記憶領域に割り当てられた保
護キーを得、該保護キーと上記実効アドレスに付
加されたキー成分とを比較チエツクすることを特
徴とする記憶保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115780A JPS576952A (en) | 1980-06-16 | 1980-06-16 | Storage protecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115780A JPS576952A (en) | 1980-06-16 | 1980-06-16 | Storage protecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS576952A JPS576952A (en) | 1982-01-13 |
| JPH0133857B2 true JPH0133857B2 (ja) | 1989-07-17 |
Family
ID=13738600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115780A Granted JPS576952A (en) | 1980-06-16 | 1980-06-16 | Storage protecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS576952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2851804A1 (en) | 2013-09-20 | 2015-03-25 | Fujitsu Limited | Arithmetic processing device, information processing device, control method for information processing device, and control program for information processing device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724551A (en) * | 1996-05-23 | 1998-03-03 | International Business Machines Corporation | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers |
| US5809546A (en) * | 1996-05-23 | 1998-09-15 | International Business Machines Corporation | Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers |
| US5802397A (en) * | 1996-05-23 | 1998-09-01 | International Business Machines Corporation | System for storage protection from unintended I/O access using I/O protection key by providing no control by I/O key entries over access by CP entity |
| US5787309A (en) * | 1996-05-23 | 1998-07-28 | International Business Machines Corporation | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits |
| US5900019A (en) * | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
| US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US7231500B2 (en) | 2001-03-22 | 2007-06-12 | Sony Computer Entertainment Inc. | External data interface in a computer architecture for broadband networks |
| US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
-
1980
- 1980-06-16 JP JP8115780A patent/JPS576952A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2851804A1 (en) | 2013-09-20 | 2015-03-25 | Fujitsu Limited | Arithmetic processing device, information processing device, control method for information processing device, and control program for information processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS576952A (en) | 1982-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10977190B2 (en) | Dynamic address translation with access control in an emulator environment | |
| US5809546A (en) | Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers | |
| JP7359837B2 (ja) | メモリ・システム内に記憶されているメモリ保護テーブルを使用するメモリ保護ユニット | |
| US9244856B2 (en) | Dynamic address translation with translation table entry format control for identifying format of the translation table entry | |
| EP2229630B1 (en) | Dynamic address translation with format control | |
| US8631216B2 (en) | Dynamic address translation with change record override | |
| US8019964B2 (en) | Dynamic address translation with DAT protection | |
| EP2229631B1 (en) | Dynamic address translation with frame management | |
| US8082405B2 (en) | Dynamic address translation with fetch protection | |
| US20120011341A1 (en) | Load Page Table Entry Address Instruction Execution Based on an Address Translation Format Control Field | |
| US5724551A (en) | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers | |
| US5900019A (en) | Apparatus for protecting memory storage blocks from I/O accesses | |
| US5787309A (en) | Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits | |
| JPH0133857B2 (ja) | ||
| US5802397A (en) | System for storage protection from unintended I/O access using I/O protection key by providing no control by I/O key entries over access by CP entity | |
| US20210089463A1 (en) | Method and system for task-based cache isolation | |
| CN108932205B (zh) | 一种防御RowHammer攻击的方法及设备 | |
| CN121743235A (zh) | 物理内存保护表项筛选装置、处理器及方法 | |
| CN119537266A (zh) | 浮动内部上下文存储器 |