Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0136992B2 - - Google Patents
[go: Go Back, main page]

JPH0136992B2 - - Google Patents

Info

Publication number
JPH0136992B2
JPH0136992B2 JP58064071A JP6407183A JPH0136992B2 JP H0136992 B2 JPH0136992 B2 JP H0136992B2 JP 58064071 A JP58064071 A JP 58064071A JP 6407183 A JP6407183 A JP 6407183A JP H0136992 B2 JPH0136992 B2 JP H0136992B2
Authority
JP
Japan
Prior art keywords
stylus
pattern
land
external lead
pattern land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58064071A
Other languages
Japanese (ja)
Other versions
JPS59189694A (en
Inventor
Takao Yokoyama
Takenobu Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6407183A priority Critical patent/JPS59189694A/en
Publication of JPS59189694A publication Critical patent/JPS59189694A/en
Publication of JPH0136992B2 publication Critical patent/JPH0136992B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 本発明は、セラミツク基板上に薄膜パターンを
形成し、この回路パターンの一部に能動用および
受動用の回路部品を搭載する混成集積回路の製造
方法に関し、特に前記セラミツク基板に外部引出
しリードを接続する接続法の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a hybrid integrated circuit in which a thin film pattern is formed on a ceramic substrate and active and passive circuit components are mounted on a part of the circuit pattern, and in particular, This invention relates to improvements in connection methods for connecting external lead leads to circuit boards.

各種電子部品の小型化に伴ない、混成集積回路
のより小型化高密度化が進み、部品搭載用アルミ
ナセラミツク基板と搭載部品の接続及び外部引き
出しリード線と該基板との接続は信頼性品質の面
で更に重要となつている。
With the miniaturization of various electronic components, hybrid integrated circuits are becoming smaller and more dense, and the connection between the alumina ceramic board for mounting components and the mounted components, and the connection between external lead wires and the board are required to ensure reliability and quality. It has become even more important in terms of

一般に混成集積回路として使用するアルミナセ
ラミツク基板上に抵抗体、コンデンサ、導体、ク
ロスアンダー部と言つた素子や、パターンを、蒸
着、スパツタリング方法等により付着後、写真触
刻技術を用いて多数形成させ、続いてパターンの
電気的特性チエツクを行ない個々の混成集積回路
用基板として切り出し個片化する方法や、パター
ン化後搭載部品を搭載後混成集積回路としての機
能調整や特性チエツクを行ない個片化する方法を
とつているが、これらの方法に於て、個片化する
前段階で各種の電気的チエツクを行なう場合、電
気的条件を各パターンに与える為に、各パターン
に対し針(プローブ)を接触させる必要がある。
Generally, elements such as resistors, capacitors, conductors, cross-under parts, and patterns are deposited on an alumina ceramic substrate used as a hybrid integrated circuit by vapor deposition, sputtering, etc., and then a large number of patterns are formed using photolithography. Next, we check the electrical characteristics of the pattern and cut it out into individual hybrid integrated circuit boards, and after mounting the patterned components, we adjust the functions and check the characteristics of the hybrid integrated circuit and then separate it into individual circuits. However, in these methods, when performing various electrical checks before singulation, a needle (probe) is used for each pattern in order to provide electrical conditions to each pattern. need to be brought into contact.

混成集積回路内パターンが微少化、高密度化す
るに伴ない、チエツク用針を該回路内の必要な箇
所に点在させた状態で接触させる事となりつつあ
る。特に、触針させた状態で抵抗体、コンデンサ
等を所望の値に調整(以下トリミングと称す)す
る場合、調整手段としてレーザ光、放電、超音波
と言つた方法を使つている。しかし、最近はレー
ザ光によるトリミングが一般的な方法として採用
されており、触針を点在させる事はレーザ光が針
に当たりトリミングの出来ない事が発生する。
As patterns in hybrid integrated circuits become smaller and more dense, check needles are coming into contact with required locations in the circuit in a scattered manner. In particular, when adjusting resistors, capacitors, etc. to desired values (hereinafter referred to as trimming) while using a probe, methods such as laser light, electric discharge, and ultrasonic waves are used as adjustment means. However, trimming using laser light has recently been adopted as a common method, and if the stylus is scattered, the laser light may hit the stylus and trimming cannot be performed.

この事を避ける為、針を混成集積回路の外部引
き出しパターンランド部付近に集める方法がとら
れている。触針の容易性と言う面では、外部引き
出しパターンランド部付近に針を集める事が有利
であるが、反面、触針数だけ触針用パターンを設
ける事となり、結果として、基板サイズが大きく
なると言つた事が起きる。しかし、混成集積回路
基板サイズの小型化の方向からは、基板サイズを
大きくする事が困難であり、基板サイズを大きく
しない方法としては、触針用パターン及び外部引
き出しパターンを縮小せざるを得ない。
In order to avoid this, a method is used in which the needles are gathered near the external lead pattern land portion of the hybrid integrated circuit. In terms of ease of attaching the stylus, it is advantageous to gather the stylus near the external pull-out pattern land, but on the other hand, it means providing as many stylus patterns as the number of stylus, and as a result, the board size increases. What I said will happen. However, in the direction of miniaturization of hybrid integrated circuit boards, it is difficult to increase the board size, and the only way to avoid increasing the board size is to reduce the stylus pattern and external lead-out pattern. .

一方、外部引き出しリード線は、外部引き出し
パターンランド上で半田を介して接続され、混成
集積回路の外との電気的入出力の役目をはたす上
で該リード線と該ランドの接続強度が要求され
る。従つて、外部引き出しパターンランドを縮小
化すると、外部引き出しリード線の半田付面積が
小さくなり、結果として該リード接続部強度が落
ちる事になり接続の信頼性面に問題があつた。
On the other hand, the external lead wire is connected via solder on the external lead pattern land, and the connection strength between the lead wire and the land is required to fulfill the role of electrical input/output with the outside of the hybrid integrated circuit. Ru. Therefore, when the external lead pattern land is reduced in size, the soldering area of the external lead wire becomes smaller, and as a result, the strength of the lead connection part decreases, causing a problem in connection reliability.

本発明の目的は、触針用パターンランドを基板
周辺に設けて該基板の電気的特性チエツクを容易
にしながらも、触針用パターンランドを基板周辺
に設けることによる従来の基板寸法の増大、また
は、外部引出しリード接続強度の低下の回避され
る混成集積回路の製造方法を提供するにある。
An object of the present invention is to provide a patterned land for a stylus around the board to facilitate checking the electrical characteristics of the board, while increasing the size of a conventional board by providing a patterned land for a stylus around the board; An object of the present invention is to provide a method for manufacturing a hybrid integrated circuit in which reduction in external lead lead connection strength is avoided.

本発明の混成集積回路の製造方法は、セラミツ
ク基板の周辺に隣接して設けた外部引出しパター
ンランドおよび触針パターンランドのうちの該触
針パターンランドに触針のうえ前記セラミツク基
板の電気的特性チエツクを行う工程と、つぎにレ
ーザ光により前記触針パターンランドを切り離し
この切離したパターンランドと前記引出しパター
ンランドを共通にして外部引出リードを接続する
工程とを含むものである。
The method for manufacturing a hybrid integrated circuit according to the present invention includes a method of manufacturing a hybrid integrated circuit by applying a stylus to a stylus pattern land of an external lead-out pattern land and a stylus pattern land provided adjacent to the periphery of a ceramic substrate, and then detecting electrical characteristics of the ceramic substrate. The method includes a step of performing a check, and a step of cutting off the stylus pattern land using a laser beam, and using the separated pattern land and the lead-out pattern land in common to connect an external lead-out lead.

つぎに図面を参照して本発明を説明する。 Next, the present invention will be explained with reference to the drawings.

第1図a,bは従来の混成集積回路製造法にお
ける外部引出しリードの接続方法を説明するため
の平面図で、まず、同図aのように、アルミナセ
ラミツク基板1の周辺に、接続強度を確保するに
十分な広さの面積をもつ外部引出しパターンラン
ド2と、回路パターンの形成された基板1の電気
的特性チエツク用の触針パターンランド3が設け
られている。そして、触針パターンランド3に触
針のうえ基板1の電気的特性チエツク終了後、同
図bのように、外部引出しパターンランド2に
は、それぞれ外部引出しリード4がはんだ付けで
接続されている。このような従来の外部引出しリ
ード接続においては、触針パターンランドが基板
周辺部に形成しているために、回路内の所要位置
に触針パターンランドを点在させているのに比べ
基板面積は大きくなり易い。といつて、面積縮小
のため、外部引出しパターンランド2の面積を小
さくすれば、外部引出しリード4の接続強度が不
十分となる。
FIGS. 1a and 1b are plan views for explaining the method of connecting external lead leads in the conventional hybrid integrated circuit manufacturing method. First, as shown in FIG. There are provided an external lead pattern land 2 having a sufficiently large area to secure the wiring pattern, and a stylus pattern land 3 for checking the electrical characteristics of the board 1 on which a circuit pattern is formed. Then, after checking the electrical characteristics of the board 1 by placing the stylus on the stylus pattern land 3, as shown in FIG. . In this type of conventional external lead connection, the stylus pattern lands are formed on the periphery of the circuit board, so the board area is smaller than when the stylus pattern lands are scattered at required positions within the circuit. It tends to get bigger. However, if the area of the external lead pattern land 2 is reduced in order to reduce the area, the connection strength of the external lead lead 4 becomes insufficient.

第2図a,bは本発明方法の一実施例に係る混
成集積回路基板に外部引出しリードを接続する工
程を説明するための平面図である。まず、回路パ
ターンの形成されたアルミナセラミツク基板11
の周辺部には、従来の外部引出しパターンランド
の半分の面積の外部引出しパターンランド12が
形成され、またこれに隣接して、ほぼ同じ大きさ
の触針パターンランド13が設けられている。こ
の第2図aの状態において、触針パターンランド
13に触針のうえセラミツク基板11の電気特性
チエツクを行つた後、同図bに示すように、触針
パターンランド13をレーザ光によりc部におい
て切り離し、この切り離した触針パターンランド
13と外部引出しパターンランド12とを共通に
一まとめにして、外部引出しリード4をはんだ付
けにより接続している。
FIGS. 2a and 2b are plan views for explaining the process of connecting external leads to a hybrid integrated circuit board according to an embodiment of the method of the present invention. First, an alumina ceramic substrate 11 on which a circuit pattern is formed
An external drawer pattern land 12 having an area half that of a conventional external drawer pattern land is formed around the periphery of the stylus pattern land 12, and a stylus pattern land 13 of approximately the same size is provided adjacent to this. In the state shown in FIG. 2a, after checking the electrical characteristics of the ceramic substrate 11 by placing the stylus on the stylus pattern land 13, as shown in FIG. The cut-off stylus pattern land 13 and the external lead pattern land 12 are collectively put together and connected to the external lead lead 4 by soldering.

このように、本発明方法では、セラミツク基板
周辺に引出した外部引出しパターンランドを小さ
くして、その小さくした分を、切離して独立させ
た触針パターンランドで補償しているので、触針
パターンランドを基板周辺に集めることによる基
板面積の増大がなくなつている。かくして、基板
周辺の触針パターンランドにより触針を容易にし
て電気的特性チエツクを行つた後は、触針パター
ンランドを切り離して、隣接の外部引出しパター
ンランドと合併させているので、合併された外部
引出しパターンランドへの外部引出しリードの接
続を行うため、従来通りの強度でもつて外部リー
ドの接続が行なわれる。すなわち、本発明によ
り、基板面積の増大なしに触針の容易性が達せら
れるという極めて実用性に富んだ大きな効果が得
られる。
In this way, in the method of the present invention, the external lead-out pattern land drawn out around the ceramic substrate is made smaller, and the reduced size is compensated for by the stylus pattern land that is separated and made independent. The increase in substrate area caused by gathering the components around the substrate is no longer necessary. In this way, after checking the electrical characteristics by making the stylus easier with the stylus pattern land around the board, the stylus pattern land is separated and merged with the adjacent external lead pattern land. In order to connect the external lead to the external lead pattern land, the external lead is connected with conventional strength. In other words, the present invention provides a highly practical and great effect in that the ease of stylus operation can be achieved without increasing the substrate area.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a,bは従来の製造法に係るセラミツク
基板に外部引出しリードを接続する工程を説明す
るための平面図、第2図a,bは本発明の一実施
例に係る混成集積回路セラミツク基板に外部引出
しリードを接続する工程を説明するための平面図
である。 1,11……セラミツク基板、2,12……外
部引出しパターンランド、3,13……触針パタ
ーンランド、4……外部引出しリード。
1A and 1B are plan views for explaining the process of connecting external leads to a ceramic substrate according to a conventional manufacturing method, and FIGS. 2A and 2B are plan views of a hybrid integrated circuit ceramic according to an embodiment of the present invention. FIG. 3 is a plan view for explaining a process of connecting external leads to a substrate. 1, 11... Ceramic substrate, 2, 12... External drawer pattern land, 3, 13... Stylus pattern land, 4... External drawer lead.

Claims (1)

【特許請求の範囲】[Claims] 1 セラミツク基板上に回路パターンを形成し、
この回路パターンの一部に回路部品を搭載するこ
とを含む混成集積回路の製造方法のおいて、前記
セラミツク基板の周辺部に隣接して設けた巾広の
外部引出しパターンランドおよび巾広の触針パタ
ーンランドのうちの触針パターンランドに触針の
うえ前記基板の電気的特性チエツクを行う工程
と、このチエツク工程の後、レーザ光線により前
記触針パターンランドを切り離し、この切り離し
た触針パターンランドを前記外部引出しパターン
ランドと共通にして外部引出しリードを接続する
工程とを含むことを特徴とする混成集積回路の製
造方法。
1 Form a circuit pattern on a ceramic substrate,
In this method of manufacturing a hybrid integrated circuit including mounting a circuit component on a part of the circuit pattern, a wide external lead-out pattern land and a wide stylus are provided adjacent to the periphery of the ceramic substrate. A step of placing a stylus on a stylus pattern land among the pattern lands and checking the electrical characteristics of the board; After this checking step, the stylus pattern land is separated by a laser beam, and the separated stylus pattern land is A method for manufacturing a hybrid integrated circuit, comprising the step of connecting an external lead lead in common with the external lead pattern land.
JP6407183A 1983-04-12 1983-04-12 Method of producing hybrid integrated circuit Granted JPS59189694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6407183A JPS59189694A (en) 1983-04-12 1983-04-12 Method of producing hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6407183A JPS59189694A (en) 1983-04-12 1983-04-12 Method of producing hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPS59189694A JPS59189694A (en) 1984-10-27
JPH0136992B2 true JPH0136992B2 (en) 1989-08-03

Family

ID=13247490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6407183A Granted JPS59189694A (en) 1983-04-12 1983-04-12 Method of producing hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPS59189694A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220777Y2 (en) * 1986-03-27 1990-06-06
JPS6350183U (en) * 1986-11-04 1988-04-05

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932152Y2 (en) * 1980-12-05 1984-09-10 キヤノン株式会社 Conductive pattern for circuit board

Also Published As

Publication number Publication date
JPS59189694A (en) 1984-10-27

Similar Documents

Publication Publication Date Title
JP4138211B2 (en) Electronic component and manufacturing method thereof, collective electronic component, mounting structure of electronic component, and electronic apparatus
JP2817717B2 (en) Semiconductor device and manufacturing method thereof
JPH0236285Y2 (en)
JPH0213949B2 (en)
JPH08321671A (en) Bump electrode structure and method of manufacturing the same
JPH0318112A (en) Fitting structure for chip type noise filter
JPH0136992B2 (en)
JPH04137692A (en) Remodeling of printed board
JPH06181289A (en) Semiconductor device
JP2002164658A (en) Module board
JPH09307202A (en) Hybrid integrated circuit
JP2001352000A (en) High frequency semiconductor device using interposer
JPH05102621A (en) Conductive pattern
JP2837521B2 (en) Semiconductor integrated circuit device and wiring change method thereof
JPS61131497A (en) Multilayer printed circuit board
JPH0414503B2 (en)
JP3800872B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH03110768A (en) Chip for connecting wiring pattern
JP3337368B2 (en) Relay board
JPH04118958A (en) Multilayered wiring board for surface mounting
JPS6390113A (en) Resistance-capacitor composite component
JPH10335873A (en) High frequency circuit components
JP3308448B2 (en) Terminating resistor array and substrate having the same
JPH11288755A (en) Jumper element and its manufacture
JPH03250788A (en) Combined function mounting device