JPH0141051B2 - - Google Patents
Info
- Publication number
- JPH0141051B2 JPH0141051B2 JP3306882A JP3306882A JPH0141051B2 JP H0141051 B2 JPH0141051 B2 JP H0141051B2 JP 3306882 A JP3306882 A JP 3306882A JP 3306882 A JP3306882 A JP 3306882A JP H0141051 B2 JPH0141051 B2 JP H0141051B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- drive circuit
- isolation transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、パワートランジスタ等のパワース
イツチング素子にオン・オフの駆動信号を信号源
と絶縁して伝送するための回路に関するものであ
る。
イツチング素子にオン・オフの駆動信号を信号源
と絶縁して伝送するための回路に関するものであ
る。
従来、パワートランジスタ等のベース駆動を行
う絶縁信号伝達手段としては、フオトカプラを使
用する信号伝送回路が広く利用されている。しか
しながら、このような従来回路においては、信号
伝達遅れや絶縁間の電位変動等のノイズによる誤
動作が問題となる。
う絶縁信号伝達手段としては、フオトカプラを使
用する信号伝送回路が広く利用されている。しか
しながら、このような従来回路においては、信号
伝達遅れや絶縁間の電位変動等のノイズによる誤
動作が問題となる。
このような問題点を克服するため、出願人は先
に高周波電源に絶縁トランスを接続して絶縁され
た交流信号を得るようにし、しかもこの交流信号
から同期信号と駆動エネルギーとを得ると共に、
同期信号とオン・オフ指令信号とをエクスクルシ
ブ オア回路を介して制御信号を出力させ、また
所定の駆動エネルギーで保持したエクスクルシブ
オア回路に同期信号と前記制御信号を絶縁トラ
ンスを介して得た信号とを入力して前記オン・オ
フ指令信号と等しくかつ所定の駆動エネルギーを
有する素子駆動信号を得るように構成したパワー
スイツチング素子の絶縁形駆動回路を開発し、特
許出願を行つた。
に高周波電源に絶縁トランスを接続して絶縁され
た交流信号を得るようにし、しかもこの交流信号
から同期信号と駆動エネルギーとを得ると共に、
同期信号とオン・オフ指令信号とをエクスクルシ
ブ オア回路を介して制御信号を出力させ、また
所定の駆動エネルギーで保持したエクスクルシブ
オア回路に同期信号と前記制御信号を絶縁トラ
ンスを介して得た信号とを入力して前記オン・オ
フ指令信号と等しくかつ所定の駆動エネルギーを
有する素子駆動信号を得るように構成したパワー
スイツチング素子の絶縁形駆動回路を開発し、特
許出願を行つた。
すなわち、前記提案に係るパワースイツチング
素子の絶縁形駆動回路の基本構成を示せば第１図
に示す通りである。すなわち、第１図において、
参照符号１０は高周波電源、１２は制御用エクス
クルシブ オア回路、１４は電源用絶縁トラン
ス、１６は信号用絶縁トランス、１８はエクスク
ルシブ オア回路をそれぞれ示す。しかるに、第
１図に示す構成からなる絶縁形駆動回路におい
て、高周波電源１０から出力される電圧は、制御
用エクスクルシブ オア回路１２と電源用絶縁ト
ランス１４に入力される。この時、高周波電源１
０の出力電圧Ａと前記絶縁トランス１４に誘起さ
れる出力電圧A′は、第２図１に示すような電圧
波形となる。前記エクスクルシブ オア回路１２
には、所要の信号源よりオン・オフ指令信号Ｂを
入力し、この結果エクスクルシブ オア回路１２
では、前記電源電圧Ａと指令信号Ｂとの排他的論
理和演算が行われて、第２図３に示す制御信号Ｃ
を出力する。すなわち、前記エクスクルシブ オ
ア回路１２では、Ｃ＝ＡＶ−Ｂの演算が行われ、指
令信号Ｂが“０”の場合、制御信号Ｃは電源電圧
Ａと同相となり、また指令信号Ｂが“１”の場
合、制御信号Ｃは電源電圧Ａと逆相となる。
素子の絶縁形駆動回路の基本構成を示せば第１図
に示す通りである。すなわち、第１図において、
参照符号１０は高周波電源、１２は制御用エクス
クルシブ オア回路、１４は電源用絶縁トラン
ス、１６は信号用絶縁トランス、１８はエクスク
ルシブ オア回路をそれぞれ示す。しかるに、第
１図に示す構成からなる絶縁形駆動回路におい
て、高周波電源１０から出力される電圧は、制御
用エクスクルシブ オア回路１２と電源用絶縁ト
ランス１４に入力される。この時、高周波電源１
０の出力電圧Ａと前記絶縁トランス１４に誘起さ
れる出力電圧A′は、第２図１に示すような電圧
波形となる。前記エクスクルシブ オア回路１２
には、所要の信号源よりオン・オフ指令信号Ｂを
入力し、この結果エクスクルシブ オア回路１２
では、前記電源電圧Ａと指令信号Ｂとの排他的論
理和演算が行われて、第２図３に示す制御信号Ｃ
を出力する。すなわち、前記エクスクルシブ オ
ア回路１２では、Ｃ＝ＡＶ−Ｂの演算が行われ、指
令信号Ｂが“０”の場合、制御信号Ｃは電源電圧
Ａと同相となり、また指令信号Ｂが“１”の場
合、制御信号Ｃは電源電圧Ａと逆相となる。
このようにして、制御用エクスクルシブ オア
回路１２において得られた制御信号Ｃは、高周波
の交流波形であるため、信号用絶縁トランス１６
を介して遅延することなく絶縁され、制御信号
C′となり、素子駆動主回路のエクスクルシブ オ
ア回路１８に入力される。また、このエクスクル
シブ オア回路１８は、電源用絶縁トランス１４
を介して得られる電源電圧A′が入力され、前記
制御信号C′と電源電圧A′との排他的論理和演算
が行われて、第２図４に示すように、指令信号Ｂ
と等しい素子駆動信号B′を出力する。
回路１２において得られた制御信号Ｃは、高周波
の交流波形であるため、信号用絶縁トランス１６
を介して遅延することなく絶縁され、制御信号
C′となり、素子駆動主回路のエクスクルシブ オ
ア回路１８に入力される。また、このエクスクル
シブ オア回路１８は、電源用絶縁トランス１４
を介して得られる電源電圧A′が入力され、前記
制御信号C′と電源電圧A′との排他的論理和演算
が行われて、第２図４に示すように、指令信号Ｂ
と等しい素子駆動信号B′を出力する。
しかしながら、前記構成からなる絶縁形駆動回
路において、素子駆動信号を得る素子駆動回路
は、信号用絶縁トランス１６とエクスクルシブ
オア回路１８とを備えるものであるから、エクス
クルシブ オア回路１８における論理演算時間と
演算結果を適宜増幅するための時間遅れを生じる
難点がある。
路において、素子駆動信号を得る素子駆動回路
は、信号用絶縁トランス１６とエクスクルシブ
オア回路１８とを備えるものであるから、エクス
クルシブ オア回路１８における論理演算時間と
演算結果を適宜増幅するための時間遅れを生じる
難点がある。
そこで、本発明者は、前述したパワースイツチ
ング素子の絶縁形駆動回路における問題点を克服
すべく種々検討を重ねた結果、高周波電源から絶
縁された交流信号を得るための絶縁トランスと、
制御信号から絶縁された制御信号を得るための絶
縁トランスとからそれぞれ得られる信号に基づい
て、加算信号と減算信号を形成し、これらの加算
信号と減算信号とをそれぞれ全波整流して合成す
ることにより、原信号であるオン・オフ制御信号
を高速度に復元することができ、前記問題点を解
消し得ることを突き止めた。
ング素子の絶縁形駆動回路における問題点を克服
すべく種々検討を重ねた結果、高周波電源から絶
縁された交流信号を得るための絶縁トランスと、
制御信号から絶縁された制御信号を得るための絶
縁トランスとからそれぞれ得られる信号に基づい
て、加算信号と減算信号を形成し、これらの加算
信号と減算信号とをそれぞれ全波整流して合成す
ることにより、原信号であるオン・オフ制御信号
を高速度に復元することができ、前記問題点を解
消し得ることを突き止めた。
従つて、本発明の目的は、構成が簡単にして信
号の伝達を迅速かつ確実に行うと共に特に絶縁さ
れた２次側における制御信号の復元を高速化する
ことができるパワースイツチング素子の絶縁形駆
動回路を提供するにある。
号の伝達を迅速かつ確実に行うと共に特に絶縁さ
れた２次側における制御信号の復元を高速化する
ことができるパワースイツチング素子の絶縁形駆
動回路を提供するにある。
前記の目的を達成するため、本発明において
は、高周波電源と、この高周波電源から絶縁され
た交流信号を得るための絶縁トランスと、高周波
電源からの交流信号を同期信号として所定のオ
ン・オフ制御信号から制御信号を得る制御回路
と、前記制御信号から絶縁された制御信号を得る
ための絶縁トランスと、前記各絶縁トランスの２
次側で得られる交流信号と制御信号とから加算信
号と減算信号を形成し、さらにこれらの加算信号
と減算信号をそれぞれ整流して合成することによ
り前記オン・オフ制御信号を復元する回路とから
構成することを特徴とする。
は、高周波電源と、この高周波電源から絶縁され
た交流信号を得るための絶縁トランスと、高周波
電源からの交流信号を同期信号として所定のオ
ン・オフ制御信号から制御信号を得る制御回路
と、前記制御信号から絶縁された制御信号を得る
ための絶縁トランスと、前記各絶縁トランスの２
次側で得られる交流信号と制御信号とから加算信
号と減算信号を形成し、さらにこれらの加算信号
と減算信号をそれぞれ整流して合成することによ
り前記オン・オフ制御信号を復元する回路とから
構成することを特徴とする。
前記の絶縁形駆動回路において、オン・オフ制
御信号を復元する回路は、整流ダイオードで構成
した一対の全波整流ブリツジを備え、これらのブ
リツジ回路を直列接続してその接続点から制御信
号を得るよう構成することができる。
御信号を復元する回路は、整流ダイオードで構成
した一対の全波整流ブリツジを備え、これらのブ
リツジ回路を直列接続してその接続点から制御信
号を得るよう構成することができる。
この場合、直列接続された全波整流ブリツジ回
路に、パワースイツチング素子に対する順バイア
スおよび逆バイアスを設定する分圧抵抗と平滑用
コンデンサとをそれぞれ接続すれば好適である。
路に、パワースイツチング素子に対する順バイア
スおよび逆バイアスを設定する分圧抵抗と平滑用
コンデンサとをそれぞれ接続すれば好適である。
また、交流信号用の絶縁トランスと制御信号用
の絶縁トランスとは、それぞれ近接配置し、各鉄
心に対し２次巻線をＯ字形に巻回して加算信号を
取出すと共に、各鉄心に対しに８字形に巻回して
減算信号を取出すように構成すれば好適である。
の絶縁トランスとは、それぞれ近接配置し、各鉄
心に対し２次巻線をＯ字形に巻回して加算信号を
取出すと共に、各鉄心に対しに８字形に巻回して
減算信号を取出すように構成すれば好適である。
次に、本発明に係るパワースイツチング素子の
絶縁形駆動回路の実施例として、パワースイツチ
ング素子のゲート制御回路を例示して以下詳細に
説明する。
絶縁形駆動回路の実施例として、パワースイツチ
ング素子のゲート制御回路を例示して以下詳細に
説明する。
第３図は、本発明回路の一実施例を示す。な
お、説明の便宜上第１図に示す回路と同一の構成
部分については同一の参照符号を付してその詳細
な説明は省略する。
お、説明の便宜上第１図に示す回路と同一の構成
部分については同一の参照符号を付してその詳細
な説明は省略する。
すなわち、本発明においては、従来回路と同様
に高周波電源１０において発生する高周波出力電
圧Ａをそれぞれ電源用絶縁トランス１４およびオ
ン・オフ制御信号Ｂを入力する制御用エクスクル
シブ オア回路１２に入力し、前記エクスクルシ
ブ オア回路１２で得られる制御信号Ｃを信号用
絶縁トランス１６に入力するよう構成される。
に高周波電源１０において発生する高周波出力電
圧Ａをそれぞれ電源用絶縁トランス１４およびオ
ン・オフ制御信号Ｂを入力する制御用エクスクル
シブ オア回路１２に入力し、前記エクスクルシ
ブ オア回路１２で得られる制御信号Ｃを信号用
絶縁トランス１６に入力するよう構成される。
しかるに、本発明においては、前記電源用絶縁
トランス１４および信号用絶縁トランス１６の各
２次側出力信号A′およびC′から、それぞれ加算
する信号A′＋C′および減算する信号A′−C′を得
るよう回路構成する。
トランス１４および信号用絶縁トランス１６の各
２次側出力信号A′およびC′から、それぞれ加算
する信号A′＋C′および減算する信号A′−C′を得
るよう回路構成する。
一方、このようにして得られた制御信号A′＋
C′、A′−C′を全波整流する高速整流ダイオード
２０〜２３および２４〜２７からなる全波整流ブ
リツジ回路を設けると共にこれらのブリツジ回路
を直列に接続する。なお、このように直列接続さ
れたブリツジ回路の両端子間には抵抗２８，２９
およびコンデンサ３０，３１を接続する。この結
果、前記ブリツジ回路の接続点Ｅには、原制御信
号Ｂと同じ信号B′が復元される。従つて、この
ようにして得られた制御信号B′は、パワースイ
ツチング素子３２のゲート制御電圧として使用す
ることができる。
C′、A′−C′を全波整流する高速整流ダイオード
２０〜２３および２４〜２７からなる全波整流ブ
リツジ回路を設けると共にこれらのブリツジ回路
を直列に接続する。なお、このように直列接続さ
れたブリツジ回路の両端子間には抵抗２８，２９
およびコンデンサ３０，３１を接続する。この結
果、前記ブリツジ回路の接続点Ｅには、原制御信
号Ｂと同じ信号B′が復元される。従つて、この
ようにして得られた制御信号B′は、パワースイ
ツチング素子３２のゲート制御電圧として使用す
ることができる。
また、本発明回路において、電源用絶縁トラン
ス１４および信号用絶縁トランス１６の各２次側
出力信号A′およびC′から、加算信号A′＋C′およ
び減算信号A′−C′を得る手段としては、第３図
に示すように、各トランス１４，１６の２次巻線
を複数設けて、これらの２次巻線を外部において
直列に接続する回路構成で容易に実現することが
できる。代案として、第５図ａ，ｂに示すよう
に、前記各トランス１４，１６の鉄心を近接配置
し、両鉄心に対し２次巻線をＯ字形に巻回するこ
とによりこの２次巻線から加算信号A′＋C′を取
出し、また両鉄心に対し２次巻線を８字形に巻回
することによりこの２次巻線から減算信号A′−
C′を取出すよう構成することもできる。この場
合、前者のような外部接続を省略することができ
るので製作上有利である。
ス１４および信号用絶縁トランス１６の各２次側
出力信号A′およびC′から、加算信号A′＋C′およ
び減算信号A′−C′を得る手段としては、第３図
に示すように、各トランス１４，１６の２次巻線
を複数設けて、これらの２次巻線を外部において
直列に接続する回路構成で容易に実現することが
できる。代案として、第５図ａ，ｂに示すよう
に、前記各トランス１４，１６の鉄心を近接配置
し、両鉄心に対し２次巻線をＯ字形に巻回するこ
とによりこの２次巻線から加算信号A′＋C′を取
出し、また両鉄心に対し２次巻線を８字形に巻回
することによりこの２次巻線から減算信号A′−
C′を取出すよう構成することもできる。この場
合、前者のような外部接続を省略することができ
るので製作上有利である。
次に、このように構成された本発明回路の動作
につき、第４図１〜８に示す動作波形図を参照し
て説明する。
につき、第４図１〜８に示す動作波形図を参照し
て説明する。
まず、高周波電源１０で得られる出力電圧Ａ
〔第４図１参照〕は、電源用絶縁トランス１４お
よびエクスクルシブ オア回路１２に入力され
る。このエクスクルシブ オア回路１２では、所
要の信号源よりオン・オフ制御信号Ｂ〔第４図２
参照〕が入力され、この指令信号Ｂと前記電源電
圧Ａとの排他的論理和演算が行われて制御信号Ｃ
〔第４図３参照〕を出力し、この制御信号Ｃを信
号用絶縁トランス１６へ入力する。以上の動作
は、前記第１図に示す回路と全く同一である。
〔第４図１参照〕は、電源用絶縁トランス１４お
よびエクスクルシブ オア回路１２に入力され
る。このエクスクルシブ オア回路１２では、所
要の信号源よりオン・オフ制御信号Ｂ〔第４図２
参照〕が入力され、この指令信号Ｂと前記電源電
圧Ａとの排他的論理和演算が行われて制御信号Ｃ
〔第４図３参照〕を出力し、この制御信号Ｃを信
号用絶縁トランス１６へ入力する。以上の動作
は、前記第１図に示す回路と全く同一である。
次いで、前記電源用絶縁トランス１４および信
号用絶縁トランス１６の２次側において、それぞ
れ２次巻線に誘起される電源電圧A′〔第４図１参
照〕と制御信号C′〔第４図３参照〕との加算信号
A′＋C′〔第４図４参照〕および減算信号A′−
C′〔第４図５参照〕を得る。また、これらの信号
は、それぞれ全波整流ブリツジ回路により全波整
流される〔第４図６，７参照〕。そして、このよ
うに全波整流された信号は、抵抗２８，２９およ
びコンデンサ３０，３１を介してパワースイツチ
ング素子３２に加えられるため、前記ブリツジ回
路の接続点Ｅには原制御信号Ｂと同じ信号B′〔第
４図８参照〕が復元される。
号用絶縁トランス１６の２次側において、それぞ
れ２次巻線に誘起される電源電圧A′〔第４図１参
照〕と制御信号C′〔第４図３参照〕との加算信号
A′＋C′〔第４図４参照〕および減算信号A′−
C′〔第４図５参照〕を得る。また、これらの信号
は、それぞれ全波整流ブリツジ回路により全波整
流される〔第４図６，７参照〕。そして、このよ
うに全波整流された信号は、抵抗２８，２９およ
びコンデンサ３０，３１を介してパワースイツチ
ング素子３２に加えられるため、前記ブリツジ回
路の接続点Ｅには原制御信号Ｂと同じ信号B′〔第
４図８参照〕が復元される。
従つて、このようにして得られた信号B′を、
パワースイツチング素子３２のゲート制御電圧と
して使用する場合、抵抗２８，２９の分圧比を適
当に選定することにより、順バイアス電圧VHお
よび逆バイアス電圧VLを任意に設定することが
できる。この場合、コンデンサ３０，３１は、平
滑コンデンサとして前記順バイアスVHおよび逆
バイアスVL出力電圧を過渡的に安定させる作用
を有する。
パワースイツチング素子３２のゲート制御電圧と
して使用する場合、抵抗２８，２９の分圧比を適
当に選定することにより、順バイアス電圧VHお
よび逆バイアス電圧VLを任意に設定することが
できる。この場合、コンデンサ３０，３１は、平
滑コンデンサとして前記順バイアスVHおよび逆
バイアスVL出力電圧を過渡的に安定させる作用
を有する。
前述した実施例から明らかなように、本発明回
路によれば、絶縁トランスの２次側に能動素子を
含む論理演算回路と増幅回路のような遅れを有す
る要素（実際には数十、ｎ秒）とが除去されるた
め、２次回路における信号の遅れ時間を無視する
ことができ、パワースイツチング素子の高速度駆
動が可能となる。また、本発明回路は、絶縁トラ
ンスの２次側には安価な受動素子のみを使用する
ことができるため、製造コストの低減を図ること
ができる。さらに、本発明回路においては、絶縁
トランスとして、第５図に示すように構成したも
のを使用することにより、構成の小形化と共に配
線リアクタンス等を最小にすることができる利点
がある。
路によれば、絶縁トランスの２次側に能動素子を
含む論理演算回路と増幅回路のような遅れを有す
る要素（実際には数十、ｎ秒）とが除去されるた
め、２次回路における信号の遅れ時間を無視する
ことができ、パワースイツチング素子の高速度駆
動が可能となる。また、本発明回路は、絶縁トラ
ンスの２次側には安価な受動素子のみを使用する
ことができるため、製造コストの低減を図ること
ができる。さらに、本発明回路においては、絶縁
トランスとして、第５図に示すように構成したも
のを使用することにより、構成の小形化と共に配
線リアクタンス等を最小にすることができる利点
がある。
従つて、本発明回路は、遅れ時間の少ない絶縁
信号伝達回路として、高周波信号から直流信号ま
で伝送可能であるから、その応用範囲は極めて広
範である。すなわち、第３図に示すパワーFET
トランジスタの直列または並列駆動回路として使
用し得ることは勿論のこと、進行波管のグリツド
変調回路のように、例えば−10kVのカソード電
位に対するグリツド電位を高速で変化させる等の
用途にも応用可能である。
信号伝達回路として、高周波信号から直流信号ま
で伝送可能であるから、その応用範囲は極めて広
範である。すなわち、第３図に示すパワーFET
トランジスタの直列または並列駆動回路として使
用し得ることは勿論のこと、進行波管のグリツド
変調回路のように、例えば−10kVのカソード電
位に対するグリツド電位を高速で変化させる等の
用途にも応用可能である。
以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は従来のパワースイツチング素子の絶縁
形駆動回路図、第２図１〜４は第１図に示す回路
の動作波形図、第３図は本発明に係るパワースイ
ツチング素子の絶縁形駆動回路の一実施例を示す
回路図、第４図１〜８は第３図に示す回路の動作
波形図、第５図ａ，ｂは本発明回路に使用する絶
縁トランスの好適な一構成例を示す説明図であ
る。 １０……高周波電源、１２……エクスクルシブ
オア回路、１４……絶縁トランス、１６……絶
縁トランス、１８……エクスクルシブ オア回
路、２０〜27……整流ダイオード、２８，２９…
…抵抗、３０，３１……コンデンサ、３２……パ
ワースイツチング素子。
形駆動回路図、第２図１〜４は第１図に示す回路
の動作波形図、第３図は本発明に係るパワースイ
ツチング素子の絶縁形駆動回路の一実施例を示す
回路図、第４図１〜８は第３図に示す回路の動作
波形図、第５図ａ，ｂは本発明回路に使用する絶
縁トランスの好適な一構成例を示す説明図であ
る。 １０……高周波電源、１２……エクスクルシブ
オア回路、１４……絶縁トランス、１６……絶
縁トランス、１８……エクスクルシブ オア回
路、２０〜27……整流ダイオード、２８，２９…
…抵抗、３０，３１……コンデンサ、３２……パ
ワースイツチング素子。
Claims (1)
- 【特許請求の範囲】 １ 高周波電源と、この高周波電源から絶縁され
た交流信号を得るための絶縁トランスと、高周波
電源からの交流信号を同期信号として所定のオ
ン・オフ制御信号から制御信号を得る制御回路
と、前記制御信号から絶縁された制御信号を得る
ための絶縁トランスと、前記各絶縁トランスの２
次側で得られる交流信号と制御信号とから加算信
号と減算信号を形成し、さらにこれらの加算信号
と減算信号をそれぞれ整流して合成することによ
り前記オン・オフ制御信号を復元する回路とから
構成することを特徴とするパワースイツチング素
子の絶縁形駆動回路。 ２ 特許請求の範囲第１項記載の絶縁形駆動回路
において、オン・オフ制御信号を復元する回路
は、整流ダイオードで構成した一対の全波整流ブ
リツジ回路を備え、これらのブリツジ回路を直列
接続してその接続点から制御信号を得るよう構成
してなるパワースイツチング素子の絶縁形駆動回
路。 ３ 特許請求の範囲第２項記載の絶縁形駆動回路
において、直列接続された全波整流ブリツジ回路
に、パワースイツチング素子に対する順バイアス
および逆バイアスを設定する分圧抵抗と平滑用コ
ンデンサとをそれぞれ接続してなるパワースイツ
チング素子の絶縁形駆動回路。 ４ 特許請求の範囲第１項乃至第３項のいずれか
に記載の絶縁形駆動回路において、交流信号用の
絶縁トランスと制御信号用の絶縁トランスとは、
それぞれ近接配置し、各鉄心に対し２次巻線をＯ
字形に巻回して加算信号を取出すと共に、各鉄心
に対して２次巻線を８字形に巻回して減算信号を
取出すよう構成してなるパワースイツチング素子
の絶縁形駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306882A JPS58151123A (ja) | 1982-03-04 | 1982-03-04 | パワ−スイツチング素子の絶縁形駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306882A JPS58151123A (ja) | 1982-03-04 | 1982-03-04 | パワ−スイツチング素子の絶縁形駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151123A JPS58151123A (ja) | 1983-09-08 |
| JPH0141051B2 true JPH0141051B2 (ja) | 1989-09-01 |
Family
ID=12376406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306882A Granted JPS58151123A (ja) | 1982-03-04 | 1982-03-04 | パワ−スイツチング素子の絶縁形駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151123A (ja) |
-
1982
- 1982-03-04 JP JP3306882A patent/JPS58151123A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58151123A (ja) | 1983-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016121131A1 (ja) | 高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法 | |
| US3227889A (en) | D. c. to a. c. transistor converters | |
| US20020196002A1 (en) | Self-synchronized synchronous rectifier | |
| US6005779A (en) | Rectification and inversion circuits | |
| JPH0141051B2 (ja) | ||
| ATE26778T1 (de) | Wechselspannungsumsetzer. | |
| JP2638433B2 (ja) | 圧電トランスコンバータ | |
| US4353115A (en) | Apparatus for synthesizing a sinusoidal output | |
| JPH0582767B2 (ja) | ||
| JPH04355666A (ja) | 高電圧発生回路 | |
| JP3493303B2 (ja) | スイッチング電源装置 | |
| US2907944A (en) | Frequency multiplier | |
| JPH05304451A (ja) | 直流高圧固体スイッチ装置 | |
| US3241032A (en) | Converter circuit utilizing primary switching voltage | |
| CN223680983U (zh) | 数字隔离双电压输出逆变器 | |
| JP2871843B2 (ja) | 電源装置 | |
| JPS6316313Y2 (ja) | ||
| JPS59149421A (ja) | 絶縁スイツチ装置 | |
| CA2310268C (en) | Dc to dc converter with overlapping pulses | |
| SU658683A1 (ru) | Двухтактный транзисторный инвертор | |
| JP3652285B2 (ja) | 並列電源システム | |
| WO1990009056A1 (fr) | Inverseur | |
| SU382211A1 (ru) | Преобразователь однофазного напряжения в двухфазное | |
| JPH08274549A (ja) | 電力増幅回路 | |
| WO2019187484A1 (ja) | ゲート駆動回路およびそれを用いたスイッチング装置 |