JPH0143412B2 - - Google Patents
Info
- Publication number
- JPH0143412B2 JPH0143412B2 JP4901381A JP4901381A JPH0143412B2 JP H0143412 B2 JPH0143412 B2 JP H0143412B2 JP 4901381 A JP4901381 A JP 4901381A JP 4901381 A JP4901381 A JP 4901381A JP H0143412 B2 JPH0143412 B2 JP H0143412B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- flip
- flop
- input
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、照明器具などの負荷を制御するため
の装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for controlling a load such as a lighting fixture.
従来からたとえば遠隔操作によつてスイツチを
動作させて照明器具などを点灯制御するようにし
た回路において、発信器を紛失したり、あるいは
手元に発信器がないような場合には、前記スイツ
チを動作させることができなくなる。 Conventionally, for example, in a circuit that operates a switch by remote control to control the lighting of lighting equipment, etc., if the transmitter is lost or the transmitter is not at hand, the switch can be operated. I will not be able to do it.
本発明は上述の技術的課題を解決し、照明器具
などに付設されている機体スイツチの導通および
遮断を判別して遠隔操作スイツチを動作させるこ
とができるようにした負荷制御装置を提供するこ
とを目的とする。 The present invention solves the above-mentioned technical problems and provides a load control device that can operate a remote control switch by determining whether a switch attached to a lighting fixture or the like is turned on or off. purpose.
本発明は、遠隔操作によつて発信された信号に
応じてリレーーを駆動してリレースイツチの導通
および遮断を変化させて負荷を動作させるように
した負荷制御装置において、
リレースイツチに直列に、負荷と、負荷に付設
された機体スイツチとを接続し、
機体スイツチの導通および遮断を判別する手段
と、
その判別手段の出力に応答して、機体スイツチ
が導通された場合、(a)リレースイツチが遮断され
ているときにはリレーを駆動してリレースイツチ
を導通し、その後、機体スイツチが遮断されても
リレースイツチの導通状態を保ち、(b)リレースイ
ツチが導通されているときには、その後、機体ス
イツチが遮断されてもリレースイツチの導通状態
を保つ手段とを含むことを特徴とする負荷制御装
置である。 The present invention provides a load control device that operates a load by driving a relay in response to a signal transmitted by remote control and changing conduction and cutoff of the relay switch. and means for connecting the fuselage switch attached to the load and determining whether the fuselage switch is conductive or disconnected; and in response to the output of the determining means, when the fuselage switch is made conductive, (a) the relay switch is activated. (b) When the relay switch is conductive, the relay switch is activated by driving the relay to conduct the relay switch; and (b) when the relay switch is conductive, the fuselage switch is This is a load control device characterized in that it includes means for maintaining a conductive state of a relay switch even if the relay switch is cut off.
以下、図面によつて本発明の実施例を説明す
る。第1図は本発明の一実施例の電気回路図であ
る。入力信号検出回路1は、図示しない発信器か
らの信号を受信してハイレベルの信号をバツフア
G1およびフリツプフロツプFF2のリセツト端
子Rに与える。バツフアG1の出力はフリツプフ
ロツプFF1のクロツク入力端Cpに与えられる。
フリツプフロツプFF1,FF2は、入力端Cpにハ
イレベルの信号が入力されたときに、データ入力
端Dに入力されているハイレベルの信号をセツト
出力Qに出力する機能を有する。なおフリツプフ
ロツプFF1,FF2のセツト端子Sは接地されて
おり、フリツプフロツプFF1のリセツト端子R
は接地されている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an electrical circuit diagram of one embodiment of the present invention. The input signal detection circuit 1 receives a signal from an oscillator (not shown) and applies a high level signal to the reset terminal R of the buffer G1 and flip-flop FF2. The output of buffer G1 is applied to the clock input terminal Cp of flip-flop FF1.
Flip-flops FF1 and FF2 have a function of outputting a high-level signal input to a data input terminal D to a set output Q when a high-level signal is input to an input terminal Cp. Note that the set terminals S of flip-flops FF1 and FF2 are grounded, and the reset terminal R of flip-flop FF1 is grounded.
is grounded.
フリツプフロツプFF1のセツト出力Qはバツ
フアG3およびフリツプフロツプFF2の入力D
に与えられる。フリツプフロツプFF1のリセツ
ト出力はバツフアG4およびフリツプフロツプ
FF1の入力Dに与えられる。バツフアG3,G
4の出力は、サイリスタ、S1,S2のゲートに
与えられており、サイリスタS1,S2にそれぞ
れ直列に接続されたコイル3,4はリレー5に関
連して設けられる。すなわちコイル3が励磁され
たときリレースイツチ6が遮断し、コイル4が励
磁されたときリレースイツチ6が導通する。サイ
リスタS1およびコイル3の直列回路ならびにサ
イリスタS2およびコイル4の直列回路は、全波
整流回路7に接続されており、この全波整流回路
7は交流電源8に接続される。 The set output Q of flip-flop FF1 is connected to buffer G3 and input D of flip-flop FF2.
given to. The reset output of flip-flop FF1 is connected to buffer G4 and flip-flop
It is given to input D of FF1. Batsuhua G3,G
The output of 4 is given to the gates of thyristors S1 and S2, and coils 3 and 4 connected in series to thyristors S1 and S2, respectively, are provided in association with relay 5. That is, when the coil 3 is energized, the relay switch 6 is cut off, and when the coil 4 is energized, the relay switch 6 is turned on. The series circuit of thyristor S1 and coil 3 and the series circuit of thyristor S2 and coil 4 are connected to a full-wave rectifier circuit 7, and this full-wave rectifier circuit 7 is connected to an AC power source 8.
なお入力信号検出器1とバツフアG1との間に
関連してダイオードd2および抵抗R1が設けら
れる。またバツフアG3とサイリスタS1との間
に関連して抵抗R2、ダイオードd3および抵抗
R4が設けられ、バツフアG4とサイリスタS2
との間に関連して抵抗R3、ダイオードd6およ
び抵抗R5が設けられる。コイル3,4にはダイ
オードd7,d8がそれぞれ並列に接続される。
抵抗R2およびダイオードd3、ならびに抵抗R
3およびダイオードd6間は、ダイオードd4,
d5を介してバツフアG1とフリツプフロツプ
FF1の入力端Cpとの間に並列に接続される。 Note that a diode d2 and a resistor R1 are provided between the input signal detector 1 and the buffer G1. Further, a resistor R2, a diode d3, and a resistor R4 are provided in association between the buffer G3 and the thyristor S1.
A resistor R3, a diode d6, and a resistor R5 are provided in relation to the resistor R3, the diode d6, and the resistor R5. Diodes d7 and d8 are connected in parallel to the coils 3 and 4, respectively.
Resistor R2 and diode d3, and resistor R
3 and diode d6 are diode d4,
Buffer G1 and flip-flop via d5
It is connected in parallel with the input terminal Cp of FF1.
リレースイツチ6は一対の接続端9a,9bを
有する接続器9に直列に接続され、この直列回路
は交流電源8に接続される。接続器9の両接続端
9a,9bには機体スイツチ10およびランプ1
1から成る負荷回路12が接続される。接続器9
およびリレースイツチ6から成る直列回路と並列
に、抵抗RA,RBおよびダイオードd9から成
る直列回路が設けられる。抵抗RA,RB間、な
らびに接続器9およびリレースイツチ6間にはネ
オンランプNLが介装される。ダイオードd9お
よび抵抗RB間はダイオードd1とコンデンサC
1から成る検波回路13を介してバツフアG2に
接続され、検波回路13およびバツフアG2間に
関連して抵抗RCが設けられる。バツフアG2の
出力はフリツプフロツプFF2の入力端Cpに与え
られる。また、フリツプフロツプFF2のセツト
出力Qは、コンデンサC2と抵抗R7とダイオー
ドd10を介してバツフアG1に与えられる。 The relay switch 6 is connected in series to a connector 9 having a pair of connection ends 9a and 9b, and this series circuit is connected to an AC power source 8. A fuselage switch 10 and a lamp 1 are connected to both connection ends 9a and 9b of the connector 9.
A load circuit 12 consisting of 1 is connected. Connector 9
A series circuit consisting of resistors RA, RB and diode d9 is provided in parallel with the series circuit consisting of relay switch 6 and relay switch 6. A neon lamp NL is interposed between the resistors RA and RB, and between the connector 9 and the relay switch 6. Diode d1 and capacitor C are connected between diode d9 and resistor RB.
A resistor RC is connected to the buffer G2 via a detection circuit 13 consisting of 1, and a resistor RC is provided in association between the detection circuit 13 and the buffer G2. The output of buffer G2 is applied to the input terminal Cp of flip-flop FF2. Further, the set output Q of flip-flop FF2 is applied to buffer G1 via capacitor C2, resistor R7, and diode d10.
このような回路において、リレースイツチ6が
遮断している場合を想定する。この場合、機体ス
イツチ10が遮断していると、バツフアG2に印
加される判別電圧Vは、バツフアG2のスレツシ
ユホールド電圧に比べて非常に低い値となり、し
たがつてバツフアG2の出力はローレベルであ
る。この状態で、機体スイツチ10が導通する
と、ネオンランプNLが点灯し、ネオンランプ
NL、および抵抗RA,RBの接続点において電位
VAが生じ、前記判別電圧Vが抵抗RB,RCで分
圧されてゆつくりと上昇し、バツフアG2のスレ
ツシユホールド電圧に達すると、バツフアG2か
らハイレベルの信号がフリツプフロツプFF2の
入力端Cpに入力される。ここで、フリツプフロ
ツプFF2の入力端Dにはハイレベルの信号が入
力されているので、フリツプフロツプFF2のセ
ツト出力Qはハイレベルとなる。そのためハイレ
ベルのセツト出力QがコンデンサC2で微分され
た後にバツフアG1に与えられ、それに応じてフ
リツプフロツプFF1の入力端Cpにハイレベルの
信号が入力される。ここで、フリツプフロツプ
FF1の入力端Dにはローレベルのリセツト出力
Qが入力されていたので、セツト出力Qがローレ
ベルとなるとともにリセツト出力がハイレベル
となり、コイル4が励磁されて、リレースイツチ
6が導通する。こうしてリレースイツチ6が遮断
している状態では、機体スイツチ10を導通する
ことによつて、リレースイツチ6も導通し、ラン
プ11が点灯する(第1動作モード)。 In such a circuit, it is assumed that the relay switch 6 is cut off. In this case, if the aircraft switch 10 is cut off, the discrimination voltage V applied to the buffer G2 will be a very low value compared to the threshold voltage of the buffer G2, and therefore the output of the buffer G2 will be at a low level. It is. In this state, when the aircraft switch 10 becomes conductive, the neon lamp NL lights up and the neon lamp
Potential at the connection point of NL and resistors RA and RB
When VA occurs, the discrimination voltage V is divided by resistors RB and RC and slowly rises, and when it reaches the threshold voltage of buffer G2, a high level signal is sent from buffer G2 to the input terminal Cp of flip-flop FF2. is input. Here, since a high level signal is input to the input terminal D of flip-flop FF2, the set output Q of flip-flop FF2 becomes high level. Therefore, the high-level set output Q is differentiated by the capacitor C2 and then applied to the buffer G1, and accordingly, a high-level signal is input to the input terminal Cp of the flip-flop FF1. Here, flipflop
Since the low level reset output Q was input to the input terminal D of the FF1, the set output Q becomes low level and the reset output becomes high level, the coil 4 is excited and the relay switch 6 is made conductive. In this state where the relay switch 6 is cut off, by making the fuselage switch 10 conductive, the relay switch 6 is also made conductive and the lamp 11 is lit (first operation mode).
この状態で機体スイツチ10を遮断した後、再
度導通したとすると、前記バツフアG2に入力さ
れる信号は、ハイレベル→ローレベル→ハイレベ
ルと変化するが、フリツプフロツプFF2の入力
端DにはフリツプフロツプFF1からのローレベ
ルのセツト出力Qが入力されているので、フリツ
プフロツプFF2のセツト出力Qはハイレベルの
まま変化しない。したがつてリレースイツチ6は
導通したままである。こうしてリレースイツチ6
が導通した後には、機体スイツチ10を遮断する
とランプ11は消灯し、機体スイツチ10を導通
するとランプ11は点灯する(第2動作モード)。 If the fuselage switch 10 is turned off and then turned on again in this state, the signal input to the buffer G2 changes from high level to low level to high level, but the input terminal D of flip-flop FF2 is connected to flip-flop FF1. Since the low level set output Q from the flip-flop FF2 is input, the set output Q of flip-flop FF2 remains at high level and does not change. Therefore, the relay switch 6 remains conductive. In this way, relay switch 6
After the fuselage switch 10 is turned off, the lamp 11 is turned off, and when the fuselage switch 10 is turned on, the lamp 11 is turned on (second operation mode).
次いで、入力信号検出回路1に発信器からの信
号が入力されてくると、フリツプフロツプFF2
のリセツト端子Rにハイレベルの信号が入力さ
れ、それによつてフリツプフロツプFF2がリセ
ツトされる。このときフリツプフロツプFF1の
入力端Cpにもハイレベルの信号が入力され、し
たがつてコイル3が励磁されるようになつてリレ
ースイツチ6が遮断される。こうしてリレースイ
ツチ6が導通状態になつていて機体10によつて
ランプ11の点灯および消灯の制御を行うことが
できる状態にあるとき、入力信号検出回路1に発
信器からの信号が入力されると、リレースイツチ
6を遮断することができる。したがつて、(a)機体
スイツチ10が導通状態になつているときには入
力信号検出回路1によつてリレースイツチ6の導
通および遮断を行つてランプ11の点灯および消
灯の制御を行うことができ(第3動作モード)、
(b)または機体スイツチ10が遮断しているときに
は入力信号検出回路1によつてリレースイツチ6
の導通および遮断は可能であるが、ランプ11は
消灯したままである(第4動作モード)。 Next, when the signal from the oscillator is input to the input signal detection circuit 1, the flip-flop FF2
A high level signal is input to the reset terminal R of the flip-flop FF2, thereby resetting the flip-flop FF2. At this time, a high level signal is also input to the input terminal Cp of the flip-flop FF1, so that the coil 3 is energized and the relay switch 6 is cut off. When the relay switch 6 is in a conductive state and the machine body 10 is in a state where it is possible to control the lighting and extinguishing of the lamp 11, when a signal from the transmitter is input to the input signal detection circuit 1. , the relay switch 6 can be shut off. Therefore, (a) when the fuselage switch 10 is in the conductive state, the input signal detection circuit 1 can turn on and off the relay switch 6 to control the lighting and extinguishing of the lamp 11 ( 3rd operation mode),
(b) Or when the fuselage switch 10 is cut off, the relay switch 6 is activated by the input signal detection circuit 1.
The lamp 11 remains off (fourth operating mode).
なお、負荷回路12における機体スイツチ10
の導通および遮断を判別する能力は、抵抗RA、
RB、RCおよびコンデンサC1を選択することに
より、任意に調節することができる。 Note that the fuselage switch 10 in the load circuit 12
The ability to determine continuity and interruption of resistance RA,
It can be adjusted arbitrarily by selecting RB, RC and capacitor C1.
次にリレースイツチ6が導通している状態を想
定する。この場合には、フリツプフロツプFF2
の入力端Dにはローレベルの信号入力されてい
る。今、機体スイツチ10が遮断状態から導通状
態に変化したとすると、バツフアG2に入力され
る信号はローレベルからハイレベルに変化し、フ
リツプフロツプFF2の入力端Cpにハイレベルの
信号が入力される。しかし、フリツプフロツプ
FF2の入力端Dにはローレベルの信号が入力さ
れているので、フリツプフロツプFF2のセツト
出力Qはローレベルのままであり、したがつてコ
イル4は励磁されたままであり、リレースイツチ
6は薄通状態を保つ。これは前述の第2動作モー
ドである。 Next, assume that the relay switch 6 is conductive. In this case, flip-flop FF2
A low level signal is input to the input terminal D of. Now, if the fuselage switch 10 changes from the cut-off state to the conductive state, the signal input to the buffer G2 changes from low level to high level, and a high level signal is input to the input terminal Cp of flip-flop FF2. But flipflop
Since a low level signal is input to the input terminal D of FF2, the set output Q of flip-flop FF2 remains at low level, so the coil 4 remains energized and the relay switch 6 is turned off. maintain condition. This is the second mode of operation mentioned above.
以上のように、機体スイツチ10の操作によつ
て、第1および第2動作モードとして述べたよう
に、ランプ11の点灯および消灯の制御を行うこ
とができる。また、入力信号検出回路1によつ
て、第3および第4動作モードとして述べたよう
に、機体スイツチ10が導通状態であるときの
み、ランプ11の点灯および消灯の制御を行うこ
とができる。 As described above, by operating the fuselage switch 10, it is possible to control the lighting and extinguishing of the lamp 11 as described in the first and second operation modes. Further, as described in the third and fourth operation modes, the input signal detection circuit 1 can control the lighting and extinguishing of the lamp 11 only when the fuselage switch 10 is in the conductive state.
第2図は本発明の他の実施例の電気回路図であ
り、第1図の実施例に対応する部分には同一の参
照符を付す。この実施例ではフリツプフロツプ
FF2のセツト出力QがコンデンサC3を介して
フリツプフロツプFF1のリセツト端子Rに与え
られる。リセツト端子Rは抵抗R7を介して接地
される。このようにしても第1図の実施例と同様
の動作をするようにすることができる。 FIG. 2 is an electrical circuit diagram of another embodiment of the present invention, and parts corresponding to the embodiment of FIG. 1 are given the same reference numerals. In this embodiment, the flip-flop
The set output Q of FF2 is applied to the reset terminal R of flip-flop FF1 via capacitor C3. Reset terminal R is grounded via resistor R7. Even in this case, the same operation as the embodiment shown in FIG. 1 can be achieved.
上述の実施例において、リレー5がOFFすな
わちリレースイツチ6が遮断しており、しかも機
体スイツチ10が導通している場合においては、
フリツプフロツプFF1のセツト出力Qはハイレ
ベルであり、フリツプフロツプFF2の入力Dも
ハイレベルである。この状態で、瞬時停電(瞬時
電圧変動も含む)が起ると、フリツプフロツプ
FF2の入力Dと判別電位Vとが変化する。この
場合フリツプフロツプFF2の入力Dの電源と、
前記判別電位Vの電源とは別のものであるので時
定数が異なる。前記入力Dの時定数よりも判別電
位Vの特定数が小さい場合には、瞬時停電後、復
帰したときに、入力Dがハイレベルからローレベ
ルとなるための時間が入力Cpがハイレベルから
ローレベルになるための時間よりも大であるの
で、リレー6がOFF状態からON状態となり誤動
作を生じる。すなわち、フリツプフロツプFF2
の入力Dがハイレベルとなり、入力Cpがハイレ
ベル→ローレベル→ハイレベルと変化するので、
機体スイツチ10を操作した場合と同等の動作が
行なわれる。このような瞬時停電や瞬時電圧変動
は、日常的に十分起りうるものであり、この対策
を講じておく必要がある。 In the above embodiment, when the relay 5 is OFF, that is, the relay switch 6 is cut off, and the fuselage switch 10 is conductive,
The set output Q of flip-flop FF1 is at a high level, and the input D of flip-flop FF2 is also at a high level. If an instantaneous power outage (including instantaneous voltage fluctuations) occurs in this state, the flip-flop will
The input D of FF2 and the discrimination potential V change. In this case, the power supply of input D of flip-flop FF2,
Since it is different from the power source of the discrimination potential V, the time constant is different. If the specific number of discrimination potentials V is smaller than the time constant of the input D, the time taken for the input D to go from high level to low level when the power is restored after a momentary power outage is longer than the time required for input Cp to go from high level to low level. Since the time is longer than the time required to reach the level, the relay 6 changes from the OFF state to the ON state, causing a malfunction. That is, flip-flop FF2
Since input D becomes high level and input Cp changes from high level → low level → high level,
The same operation as when operating the fuselage switch 10 is performed. Such instantaneous power outages and instantaneous voltage fluctuations can easily occur on a daily basis, and it is necessary to take measures against them.
上述のごとき瞬時停電や瞬時電圧変動に対処し
た実施例を第3図を参照しながら説明する。定電
圧源16に接続されたライン17にはトランジス
タTr1が接続される。このトランジスタTr1の
ゲートおよびライン17間にはツエナーダイオー
ドZDを備えるライン18が接続される。ライン
18におけるツエナーダイオードZDよりもライ
ン17との接続点寄りで、ライン18とライン1
7との間には抵抗R8が介装され、ライン18に
接続されたコンデンサC3は接地される。フリツ
プフロツプFF1のセツト出力Qをフリツプフロ
ツプFF2の入力端Dに入力するためのライン1
9の途中にはトランジスタTr2が接続されてお
り、このトランジスタTr2はトランジスタTr1
が導通したときに遮断する。 An embodiment that deals with instantaneous power outages and instantaneous voltage fluctuations as described above will be described with reference to FIG. A transistor Tr1 is connected to a line 17 connected to a constant voltage source 16. A line 18 including a Zener diode ZD is connected between the gate of this transistor Tr1 and the line 17. Line 18 and line 1 are closer to the connection point with line 17 than the Zener diode ZD in line 18.
A resistor R8 is interposed between the line 18 and the line 18, and a capacitor C3 connected to the line 18 is grounded. Line 1 for inputting the set output Q of flip-flop FF1 to the input terminal D of flip-flop FF2.
A transistor Tr2 is connected to the middle of 9, and this transistor Tr2 is connected to the transistor Tr1.
Cuts off when conducts.
定電圧源16からの供給電圧Vccが予め定めた
規定電圧以上であるときには、トランジスタTr
1は導通しており、それに応じてトランジスタ
Tr2は遮断している。したがつて、フリツプフ
ロツプFF2の入力Dは第1図および第2図の実
施例と同様に動作する。 When the supply voltage Vcc from the constant voltage source 16 is equal to or higher than a predetermined voltage, the transistor Tr
1 is conducting and accordingly the transistor
Tr2 is blocked. Therefore, input D of flip-flop FF2 operates in the same manner as in the embodiments of FIGS. 1 and 2.
ここでリレー6がOFFの状態で瞬時停電や瞬
時電圧変動によつて供給電圧Vccが規定電圧以下
になると、トランジスタTr1は遮断しそれに応
じてトランジスタTr2が導通する。そのためフ
リツプフロツプFF2の入力Dはハイレベルから
ローレベルとなり、フリツプフロツプFF2の入
力Cpがハイレベル→ローレベル→ハイレベルと
変化してもフリツプフロツプFF2のセツト出力
Qはローレベルのままである。したがつて瞬時停
電や瞬時電圧変動によつてリレー6が誤動作する
ことが防止される。 Here, when the supply voltage Vcc becomes lower than the specified voltage due to an instantaneous power failure or an instantaneous voltage fluctuation while the relay 6 is in the OFF state, the transistor Tr1 is cut off and the transistor Tr2 is made conductive accordingly. Therefore, the input D of the flip-flop FF2 changes from high level to low level, and even if the input Cp of the flip-flop FF2 changes from high level to low level to high level, the set output Q of flip-flop FF2 remains at low level. Therefore, the relay 6 is prevented from malfunctioning due to instantaneous power outages or instantaneous voltage fluctuations.
なおコンデンサC3は電源投入時の不安定状態
においてもフリツプフロツプFF2の入力Dをロ
ーレベル状態にしておくためのものである。 The capacitor C3 is used to keep the input D of the flip-flop FF2 at a low level even in an unstable state when the power is turned on.
上述の実施例では負荷としてランプ11を取り
上げて説明したが、負荷として他の機器を用いる
ようにしてもよい。 Although the above-mentioned embodiment has been described using the lamp 11 as the load, other devices may be used as the load.
上述のごとく本発明によれば、機体スイツチの
導通および遮断を判別してリレースイツチを導通
および遮断するようにしたので、手元に発信器が
ない場合や発信器を粉失した場合においても、機
体スイツチによつてリレースイツチを動作させる
ことができるようになる。 As described above, according to the present invention, the relay switch is made conductive or disconnected by determining whether the fuselage switch is conductive or disconnected, so even if there is no transmitter at hand or the transmitter is lost, the fuselage The switch enables the relay switch to be operated.
第1図は本発明の一実施例の電気回路図、第2
図は本発明の他の実施例の電気回路図、第3図は
本発明の他の実施例の電気回路図である。
3,4……コイル、5……リレー、6……リレ
ースイツチ、10……機体スイツチ、RA,RB,
RC……抵抗、C1……コンデンサ、d1……ダ
イオード、FF1,FF2……フリツプフロツプ。
Fig. 1 is an electrical circuit diagram of an embodiment of the present invention;
The figure is an electric circuit diagram of another embodiment of the present invention, and FIG. 3 is an electric circuit diagram of another embodiment of the present invention. 3, 4...Coil, 5...Relay, 6...Relay switch, 10...Aircraft switch, RA, RB,
RC...Resistor, C1...Capacitor, d1...Diode, FF1, FF2...Flip-flop.
Claims (1)
レーを駆動してリレースイツチの導通および遮断
を変化させて負荷を動作させるようにした負荷制
御装置において、 リレースイツチに直列に、負荷と、負荷に付設
された機体スイツチとを接続し、 機体スイツチの導通および遮断を判別する手段
と、 その判別手段の出力に応答して、機体スイツチ
が導通された場合、(a)リレースイツチが遮断され
ているときにはリレーを駆動してリレースイツチ
を導通し、その後、機体スイツチが遮断されても
リレースイツチの導通状態を保ち、(b)リレースイ
ツチが導通されているときには、その後、機体ス
イツチが遮断されてもリレースイツチの導通状態
を保つ手段とを含むことを特徴とする負荷制御装
置。[Scope of Claims] 1. In a load control device that operates a load by driving a relay in response to a signal transmitted by remote control and changing conduction and cutoff of the relay switch, (a) a means for connecting a load and an airframe switch attached to the load and determining whether the airframe switch is conductive or disconnected; (b) when the relay switch is turned on, drive the relay to make the relay switch conductive, and then keep the relay switch conductive even if the aircraft switch is turned off; (b) when the relay switch is turned on, then; A load control device comprising: means for maintaining a conductive state of a relay switch even if a fuselage switch is cut off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4901381A JPS57163918A (en) | 1981-03-31 | 1981-03-31 | Body switch disctriminating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4901381A JPS57163918A (en) | 1981-03-31 | 1981-03-31 | Body switch disctriminating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57163918A JPS57163918A (en) | 1982-10-08 |
| JPH0143412B2 true JPH0143412B2 (en) | 1989-09-20 |
Family
ID=12819251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4901381A Granted JPS57163918A (en) | 1981-03-31 | 1981-03-31 | Body switch disctriminating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57163918A (en) |
-
1981
- 1981-03-31 JP JP4901381A patent/JPS57163918A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57163918A (en) | 1982-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051394A (en) | Zero crossing ac relay control circuit | |
| US5399926A (en) | Connected processing systems including mutual power off and signal path disconnect detection | |
| JPS609411B2 (en) | Three-phase AC phase sequence adjustment system | |
| US4441066A (en) | Battery charger failure alarm circuit | |
| US4346375A (en) | Solid state status indication circuit for power controllers | |
| JPH0143412B2 (en) | ||
| US5925888A (en) | Optocoupler input expansion circuit | |
| JPS583541A (en) | Double control circuit for ac power source | |
| JPS637017A (en) | Contactless relay | |
| JPS63305613A (en) | Bidirectional interface forming electronic apparatus | |
| SU743100A1 (en) | Device for signalling about cut-out failure in dc networks | |
| JPS6380718A (en) | Electric source | |
| JPS603559A (en) | Digital outputting circuit | |
| FI71029C (en) | KOPPLINGSANORDNING FOER ANVAENDNING AV LJUSSIGNALANORDNINGAR | |
| JPS6367300B2 (en) | ||
| JPS64911B2 (en) | ||
| JPH0148463B2 (en) | ||
| JPS6145542Y2 (en) | ||
| JPH0355603A (en) | Contact interlocking remote controller | |
| JPS5913045U (en) | Power supply voltage monitoring circuit | |
| JPH07211180A (en) | Switching device for impression of power supply voltage | |
| JPH0443175B2 (en) | ||
| JPS6027916A (en) | Power supply device | |
| JPS5875793A (en) | Device for firing discharge lamp | |
| JPS645261B2 (en) |