JPH0145764B2 - - Google Patents
Info
- Publication number
- JPH0145764B2 JPH0145764B2 JP2854782A JP2854782A JPH0145764B2 JP H0145764 B2 JPH0145764 B2 JP H0145764B2 JP 2854782 A JP2854782 A JP 2854782A JP 2854782 A JP2854782 A JP 2854782A JP H0145764 B2 JPH0145764 B2 JP H0145764B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- input signal
- transistor
- amplitude
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、増幅すべき信号の振幅に応じて電
源電圧を切り換えることにより電力効率を高めた
電力増幅器に係り、特に電源電圧を切り換えた時
の切換ノイズを減少させるようにした電力増幅器
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power amplifier that improves power efficiency by switching the power supply voltage according to the amplitude of a signal to be amplified, and particularly to a power amplifier that reduces switching noise when switching the power supply voltage. Regarding power amplifiers.
従来、オーデイオ用の電力増幅器として、増幅
すべき信号の振幅に応じて出力段の増幅素子に供
給される電源電圧を切り換え、これにより前記増
幅素子の損失を抑えて電力効率を向上させたもの
が知られている。第１図はこのような電力増幅器
の一例を示す回路図である。 Conventionally, audio power amplifiers have been designed to switch the power supply voltage supplied to the amplification element in the output stage according to the amplitude of the signal to be amplified, thereby suppressing the loss of the amplification element and improving power efficiency. Are known. FIG. 1 is a circuit diagram showing an example of such a power amplifier.
この図においてNPNトランジスタ１ａとPNP
トランジスタ１ｂとは、プツシユプル出力段増幅
回路を構成するもので、入力端子２に供給される
入力信号（増幅すべき信号）をプツシユプル増幅
して負荷３へ供給するようになつている。これら
トランジスタ１ａ，１ｂの各コレクタには電源４
ａの電源電圧＋V1と、電源４ｂの電源電圧−V1
とがダイオード５ａ，５ｂを各々介して供給され
ると共に、電源４ａの電源電圧＋V1と電源６ａ
の電源電圧＋V2とを加算した電源電圧＋VHと、
電源４ｂの電源電圧−V1と電源６ｂの電源電圧
−V2とを加算した電源電圧−VHとがNPNトラン
ジスタ７ａ、PNPトランジスタ７ｂを各々介し
て供給されるようになつている。この場合、トラ
ンジスタ７ａ，７ｂは前記入力信号の振幅が所定
振幅を越えた領域においてのみ同振幅に応じて導
通するようになつており、したがつて、入力信号
の振幅が前記所定振幅より小さい場合はトランジ
スタ１ａ，１ｂの各コレクタ電圧＋VS、−VSは
各々＋V1、−V1となり、また入力信号の振幅が前
記所定振幅を越えると前記コレクタ電圧＋VS、−
VSは＋VH、−VHを各々上限として前記入力信号
の振幅に応じて変化する。すなわち第１図に示す
電力増幅器においては、トランジスタ１ａ，１ｂ
の両エミツタの接続点に得られる出力信号の電圧
をe0とした場合、トランジスタ１ａ，１ｂの各コ
レクタ電圧＋VS、−VSは第２図に示すように変化
する。 In this figure, NPN transistor 1a and PNP
The transistor 1b constitutes a push-pull output stage amplifier circuit, and is configured to push-pull amplify the input signal (signal to be amplified) supplied to the input terminal 2 and supply the amplified signal to the load 3. A power source 4 is connected to the collector of each of these transistors 1a and 1b.
Power supply voltage of power supply a +V 1 and power supply voltage of power supply 4b -V 1
are supplied via the diodes 5a and 5b, respectively, and the power supply voltage +V 1 of the power supply 4a and the power supply 6a
The power supply voltage +V H , which is the sum of the power supply voltage +V 2 ,
A power supply voltage -VH, which is the sum of the power supply voltage -V1 of the power supply 4b and the power supply voltage -V2 of the power supply 6b, is supplied through the NPN transistor 7a and the PNP transistor 7b, respectively. In this case, the transistors 7a and 7b are designed to conduct only in a region where the amplitude of the input signal exceeds a predetermined amplitude, and therefore, when the amplitude of the input signal is smaller than the predetermined amplitude. The collector voltages +V S and -V S of the transistors 1a and 1b become +V 1 and -V 1 respectively, and when the amplitude of the input signal exceeds the predetermined amplitude, the collector voltages +V S and -V S become +V 1 and -V 1, respectively.
V S varies depending on the amplitude of the input signal with +V H and -V H as upper limits, respectively. That is, in the power amplifier shown in FIG. 1, transistors 1a and 1b
When the voltage of the output signal obtained at the connection point of both emitters of the transistors is e0 , the respective collector voltages +V S and -V S of the transistors 1a and 1b change as shown in FIG.
ところで、このように構成された従来の電力増
幅器においては、増幅すべき信号の振幅が前記所
定振幅を越える時点において（例えば第２図にお
ける時刻t1、t2）トランジスタ７ａ，７ｂが導通
開始して同トランジスタ７ａ，７ｂのコレクタ電
流が急激に増加し、一方、増幅すべき信号の振幅
が前記所定振幅以下に減少する時点においては
（例えば第２図における時刻t2，t4）、トランジス
タ７ａ，７ｂが非導通状態に移行して同トランジ
スタ７ａ，７ｂのコレクタ電流は急激に零にな
る。したがつてこのような従来の電力増幅器にお
いては、第２図における時刻t1，t2，t3，t4のよ
うにトランジスタ１ａ，１ｂに供給される電源電
圧が切り換えられる時点において、上述したよう
なトランジスタ７ａ，７ｂのスイツチング作用に
よつて、出力信号e0に第２図に示すようなスパイ
クノイズがのる（すなわちスイツチング歪が発生
する）という問題があつた。 By the way, in the conventional power amplifier configured as described above, the transistors 7a and 7b start conducting at the time when the amplitude of the signal to be amplified exceeds the predetermined amplitude (for example, at times t 1 and t 2 in FIG. 2). When the collector currents of the transistors 7a and 7b increase rapidly, on the other hand, when the amplitude of the signal to be amplified decreases below the predetermined amplitude (for example, at times t 2 and t 4 in FIG. 2), the collector currents of the transistors 7a and 7b increase rapidly. , 7b become non-conductive, and the collector currents of the transistors 7a, 7b suddenly become zero. Therefore, in such a conventional power amplifier, at the time points when the power supply voltages supplied to the transistors 1a and 1b are switched, such as times t 1 , t 2 , t 3 , and t 4 in FIG. Due to the switching action of the transistors 7a and 7b, a problem arises in that spike noise as shown in FIG. 2 is added to the output signal e0 (that is, switching distortion occurs).
この発明は上記の点に鑑み、電源電圧切換時に
おけるスパイクノイズの発生を防止して、出力信
号のスイツチング歪を減少させることができる電
力増幅器の提供するもので、第１のトランジスタ
と第２のトランジスタとを設け、入力信号の振幅
が小である時には、第１のトランジスタと第２の
トランジスタとの両トランジスタによつて前記入
力信号の増幅を並列的に行なわせ、また前記入力
信号の振幅が大である時には、主として第１のト
ランジスタにより入力信号の増幅を行なうと共に
第２のトランジスタを介して第１のトランジスタ
に電源電圧を供給させるようにし、前記入力信号
の振幅の大小にかかわらず第２のトランジスタが
非導通状態とならないようにしたことを特徴とし
ている。 In view of the above points, the present invention provides a power amplifier that can prevent the generation of spike noise when switching the power supply voltage and reduce switching distortion of the output signal. When the amplitude of the input signal is small, the input signal is amplified in parallel by both the first transistor and the second transistor, and when the amplitude of the input signal is small, the input signal is amplified in parallel. When the amplitude of the input signal is large, the input signal is mainly amplified by the first transistor, and the power supply voltage is supplied to the first transistor via the second transistor. The transistor is characterized in that it is prevented from becoming non-conductive.
以下この発明の一実施例を図面にしたがつて説
明する。第３図はこの発明による電力増幅器の一
構成例を示す回路図である。この図において、２
は増幅すべき信号（入力信号）が供給される入力
端子であり、この入力端子２に供給される入力信
号はNPNトランジスタ１ａ（第１の増幅素子）、
NPNトランジスタ７ａ（第２の増幅素子）のベー
スに各々供給される。なお実際にはこれらのトラ
ンジスタ１ａ，７ａのベース間にはバイアス回路
が介挿されるようになつている。トランジスタ７
ａはコレクタ（電源入力端）が電源６ａの正側端
子に接続され、かつエミツタがダイオード８ａ
（第２のダイオード）を順方向に介してトランジ
スタ１ａのコレクタ（電源入力端）に接続される
と共に、抵抗９ａ、コンデンサ１０ａの並列接続
回路を介して出力端子１１に接続されている。ト
ランジスタ１ａのコレクタはダイオード５ａ（第
１のダイオード）を逆方向に介して電源６ａの負
側端子と電源４ａの正側端子との接続点に接続さ
れ、かつエミツタが抵抗１２ａを介して出力端子
１１に接続されている。出力端子１１と接地端子
１３との間には負荷３が介挿され、また前記電源
４ａの負側端子は接地されている。そして、前記
抵抗９ａ、コンデンサ１０ａの並列接続回路はト
ランジスタ７ａで増幅された信号を負荷３に供給
するバイパス回路１４ａを構成している。なお、
この実施例における負電源側回路は、上述した正
電源側回路と相補構成となつている。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a circuit diagram showing an example of the configuration of a power amplifier according to the present invention. In this figure, 2
is an input terminal to which a signal to be amplified (input signal) is supplied, and the input signal supplied to this input terminal 2 is an NPN transistor 1a (first amplification element),
They are respectively supplied to the bases of NPN transistors 7a (second amplification elements). In reality, a bias circuit is inserted between the bases of these transistors 1a and 7a. transistor 7
The collector (power input terminal) of a is connected to the positive terminal of the power supply 6a, and the emitter is connected to the diode 8a.
(a second diode) in the forward direction to the collector (power input terminal) of the transistor 1a, and is also connected to the output terminal 11 via a parallel connection circuit of a resistor 9a and a capacitor 10a. The collector of the transistor 1a is connected to the connection point between the negative terminal of the power source 6a and the positive terminal of the power source 4a through a diode 5a (first diode) in the opposite direction, and the emitter is connected to the output terminal through a resistor 12a. 11. A load 3 is inserted between the output terminal 11 and the ground terminal 13, and the negative terminal of the power source 4a is grounded. The parallel connection circuit of the resistor 9a and capacitor 10a constitutes a bypass circuit 14a that supplies the load 3 with the signal amplified by the transistor 7a. In addition,
The negative power supply side circuit in this embodiment has a complementary configuration to the positive power supply side circuit described above.
次に以上の構成になる電力増幅器の動作を説明
する。 Next, the operation of the power amplifier having the above configuration will be explained.
まず、正電源側回路の動作から説明する。今入
力端子２に供給される入力信号の振幅が小さく、
トランジスタ７ａのエミツタ電位が電源４ａの電
源電圧＋V1より低い場合、ダイオード８ａは逆
バイアスされ非導通状態となる。したがつてこの
場合、トランジスタ１ａのコレクタには、電源４
ａからダイオード５ａを介して電源電圧＋V1が
供給され、同トランジスタ１ａはこの電源電圧＋
V1を用いて前記入力信号を増幅しこの出力を抵
抗１２ａを介して負荷３へ供給する。またこの場
合、トランジスタ７ａも前記入力信号を増幅し、
この出力をバイパス回路１４ａを介して負荷３へ
供給する。すなわち、入力信号の振幅が電圧＋
V1で決まる所定振幅より小さい場合は、同入力
信号は、トランジスタ１ａとトランジスタ７ａと
により並列的に増幅されて負荷３へ供給されるこ
とになる。そしてこの場合、トランジスタ１ａ，
７ａに流れる電流の配分は、抵抗１２ａの抵抗値
と、バイパス回路１４ａのインピーダンスとの比
により決まる。 First, the operation of the positive power supply side circuit will be explained. The amplitude of the input signal now supplied to input terminal 2 is small,
When the emitter potential of transistor 7a is lower than the power supply voltage + V1 of power supply 4a, diode 8a is reverse biased and becomes non-conductive. Therefore, in this case, the power supply 4 is connected to the collector of the transistor 1a.
The power supply voltage +V 1 is supplied from a through the diode 5a, and the transistor 1a receives this power supply voltage +V1.
The input signal is amplified using V 1 and the output is supplied to the load 3 via the resistor 12a. In this case, the transistor 7a also amplifies the input signal,
This output is supplied to the load 3 via the bypass circuit 14a. In other words, the amplitude of the input signal is equal to the voltage +
If the amplitude is smaller than the predetermined amplitude determined by V 1 , the input signal is amplified in parallel by transistor 1 a and transistor 7 a and supplied to load 3 . In this case, transistors 1a,
The distribution of the current flowing through 7a is determined by the ratio between the resistance value of resistor 12a and the impedance of bypass circuit 14a.
次に、前記入力信号の振幅が前記所定振幅より
大きい場合、トランジスタ７ａのエミツタ電位か
電源電圧＋V1より高くなるから、ダイオード８
ａは導通し、ダイオード５ａは逆バイアスされて
非導通状態になる。したがつてこの場合、トラン
ジスタ１ａのコレクタには、トランジスタ７ａか
らダイオード８ａを介して前記入力信号の振幅に
応じた電源電圧が供給されるようになる。そして
トランジスタ１ａはこの電源電圧を用いて入力信
号を増幅し、この出力を抵抗１２ａを介して負荷
３へ供給する。またこの場合、トランジスタ７ａ
は上述したようにトランジスタ１ａのコレクタに
電源電圧を供給すると共に、前記入力信号の振幅
が小さい場合と同様にバイパス回路１４ａを介し
てこの電源電圧（すなわちトランジスタ７ａから
出力される入力信号の増幅出力）の一部を負荷３
へ供給している。 Next, when the amplitude of the input signal is larger than the predetermined amplitude, the emitter potential of the transistor 7a becomes higher than the power supply voltage + V1 , so the diode 8
a becomes conductive, and diode 5a is reverse biased and becomes non-conductive. Therefore, in this case, a power supply voltage corresponding to the amplitude of the input signal is supplied from the transistor 7a to the collector of the transistor 1a via the diode 8a. Then, the transistor 1a amplifies the input signal using this power supply voltage, and supplies this output to the load 3 via the resistor 12a. Further, in this case, the transistor 7a
As described above, supplies the power supply voltage to the collector of the transistor 1a, and also supplies the power supply voltage (that is, the amplified output of the input signal output from the transistor 7a) via the bypass circuit 14a as in the case where the amplitude of the input signal is small. ) load part of 3
is supplied to.
なお、この第３図に示す電力増幅器における負
電源側回路は、上述した正電源側回路と相補的な
動作を行なう。 Note that the negative power supply side circuit in the power amplifier shown in FIG. 3 performs a complementary operation to the positive power supply side circuit described above.
このように、この実施例によれば、入力信号の
振幅が前記所定振幅より小さい場合は、トランジ
スタ１ａ，１ｂとトランジスタ７ａ，７ｂとが同
入力信号を並列的に増幅して負荷３へ供給し、一
方入力信号の振幅が前記所定振幅を越えた場合は
主としてトランジスタ１ａ，１ｂが同入力信号を
増幅して負荷３へ供給し、またトランジスタ７
ａ，７ｂはトランジスタ１ａ，１ｂのコレクタ
へ、これらトランジスタ１ａ，１ｂが飽和しない
ように、より大きな電源電圧を供給する。しかし
て、この実施例によればトランジスタ７ａ，７ｂ
には、入力信号の振幅が前記所定振幅より小さい
場合においても、入力信号の振幅に応じた電流が
流れることになり、したがつて入力信号の振幅が
前記所定振幅を越えて上昇または下降し、トラン
ジスタ７ａ，７ｂがトランジスタ１ａ，１ｂに電
源電圧を供給開始または供給停止した場合におい
ても同トランジスタ７ａ，７ｂに流れる電流は従
来の電力増幅器におけるように急激に変化するこ
とがなく、したがつて出力信号にスパイクノイズ
がのることはない。 As described above, according to this embodiment, when the amplitude of the input signal is smaller than the predetermined amplitude, the transistors 1a and 1b and the transistors 7a and 7b amplify the same input signal in parallel and supply it to the load 3. On the other hand, when the amplitude of the input signal exceeds the predetermined amplitude, the transistors 1a and 1b mainly amplify the input signal and supply it to the load 3, and the transistor 7
A and 7b supply a larger power supply voltage to the collectors of transistors 1a and 1b so that these transistors 1a and 1b are not saturated. According to this embodiment, transistors 7a and 7b
Even when the amplitude of the input signal is smaller than the predetermined amplitude, a current corresponding to the amplitude of the input signal flows, so that the amplitude of the input signal rises or falls beyond the predetermined amplitude, Even when the transistors 7a and 7b start or stop supplying the power supply voltage to the transistors 1a and 1b, the current flowing through the transistors 7a and 7b does not change suddenly unlike in a conventional power amplifier, and therefore the output No spike noise is added to the signal.
なお、上述した実施例においては、コンデンサ
１０ａ，１０ｂを用いて各バイパス回路１４ａ，
１４ｂを構成していることからトランジスタ７
ａ，７ｂが信号増幅動作を行なう時において、入
力信号の周波数が高いと各バイパス回路１４ａ，
１４ｂのインピーダンスが減少し、トランジスタ
７ａ，７ｂのエミツタ電流が増加して電力効率が
低下するように見えるが、実際の音楽信号等は高
い周波数成分と低い周波数成分とにより構成され
た複合信号であることから効率の低下はほとんど
無視できる程度である。 In the embodiment described above, the capacitors 10a and 10b are used to connect each bypass circuit 14a,
14b, the transistor 7
When the input signal has a high frequency when the bypass circuits 14a and 7b perform a signal amplification operation, the bypass circuits 14a and 7b
It seems that the impedance of the transistor 14b decreases, the emitter current of the transistors 7a and 7b increases, and the power efficiency decreases, but in reality, a music signal, etc. is a composite signal composed of high frequency components and low frequency components. Therefore, the decrease in efficiency is almost negligible.
以上説明したようにこの発明による電力増幅器
は、電源入力端に第１の電源電圧が第１のダイオ
ードを介して供給され、かつ入力信号を増幅して
出力端子へ供給する第１の増幅素子と、電源入力
端に前記第１の電源電圧より高い第２の電源電圧
が供給され、かつ前記入力信号に対応する信号を
増幅して出力する第２の増幅素子と、この第２の
増幅素子の出力を前記第１の増幅素子の電源入力
端へ供給する第２のダイオードと、前記第２の増
幅素子の出力を前記出力端子へ供給するバイパス
回路とを設けたので、入力信号の振幅が小さい場
合においても前記第２の増幅素子に同入力信号の
振幅に応じた電流が流れるようになり、この結果
電源電圧切換時におけるスパイクノイズの発生を
防止して、出力信号のスイツチング歪を減少させ
ることができる。 As explained above, the power amplifier according to the present invention has a first amplification element which is supplied with the first power supply voltage to the power supply input terminal via the first diode, and which amplifies the input signal and supplies it to the output terminal. , a second amplification element whose power supply input terminal is supplied with a second power supply voltage higher than the first power supply voltage and which amplifies and outputs a signal corresponding to the input signal; Since a second diode that supplies the output to the power supply input terminal of the first amplification element and a bypass circuit that supplies the output of the second amplification element to the output terminal are provided, the amplitude of the input signal is small. Even in this case, a current corresponding to the amplitude of the input signal flows through the second amplifying element, thereby preventing the occurrence of spike noise when switching the power supply voltage and reducing switching distortion of the output signal. Can be done.
第１図は従来の電力増幅器の一構成例を示す回
路図、第２図は同例の動作を説明するための波形
図、第３図はこの発明による電力増幅器の一実施
例を示す回路図である。
１ａ，１ｂ……第１の増幅素子（トランジス
タ）、５ａ，５ｂ……第１のダイオード（ダイオ
ード）、７ａ，７ｂ……第２の増幅素子（トラン
ジスタ）、８ａ，８ｂ……第２のダイオード（ダ
イオード）、１４ａ，１４ｂ……バイパス回路。
Fig. 1 is a circuit diagram showing an example of the configuration of a conventional power amplifier, Fig. 2 is a waveform diagram for explaining the operation of the same example, and Fig. 3 is a circuit diagram showing an embodiment of the power amplifier according to the present invention. It is. 1a, 1b...first amplification element (transistor), 5a, 5b...first diode (diode), 7a, 7b...second amplification element (transistor), 8a, 8b...second diode (diode), 14a, 14b...bypass circuit.
Claims (1)
ードを介して供給され、かつ入力信号を増幅して
出力端子へ供給する第１の増幅素子と、電源入力
端に前記第１の電源電圧より高い第２の電源電圧
が供給され、かつ前記入力信号に対応する信号を
増幅して出力する第２の増幅素子と、この第２の
増幅素子の出力を前記第１の増幅素子の電源入力
端へ供給する第２のダイオードと、前記第２の増
幅素子の出力を前記出力端子へ供給するバイパス
回路とを具備してなる電力増幅器。1 a first amplification element to which a first power supply voltage is supplied to the power supply input terminal via a first diode, and which amplifies the input signal and supplies it to the output terminal; a second amplification element to which a higher second power supply voltage is supplied and which amplifies and outputs a signal corresponding to the input signal; and the output of the second amplification element is connected to the power supply input of the first amplification element. A power amplifier comprising: a second diode that supplies the output of the second amplification element to the output terminal; and a bypass circuit that supplies the output of the second amplification element to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2854782A JPS58146108A (en) | 1982-02-24 | 1982-02-24 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2854782A JPS58146108A (en) | 1982-02-24 | 1982-02-24 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58146108A JPS58146108A (en) | 1983-08-31 |
| JPH0145764B2 true JPH0145764B2 (en) | 1989-10-04 |
Family
ID=12251680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2854782A Granted JPS58146108A (en) | 1982-02-24 | 1982-02-24 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146108A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020516192A (en) * | 2017-04-06 | 2020-05-28 | テレフオンアクチーボラゲット エルエム エリクソン（パブル） | Broadband power amplifier device |
-
1982
- 1982-02-24 JP JP2854782A patent/JPS58146108A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58146108A (en) | 1983-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| JPS6245724B2 (en) | ||
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| JP2559392B2 (en) | Bridge amplifier | |
| US6177837B1 (en) | Active low-pass filter | |
| US4431972A (en) | Push-pull amplifier | |
| KR950000162B1 (en) | Amplifier Units and Push-Pull Amplifiers | |
| US4333059A (en) | Power amplifying circuit | |
| US3114112A (en) | Transistor amplifier having output power limiting | |
| JPS6262084B2 (en) | ||
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| JPH02288607A (en) | Output stage for operational amplifier | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| KR950000161B1 (en) | Amp device and push-pull amp | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| JPH0145764B2 (en) | ||
| JPS59207715A (en) | Amplifier | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JPH06291559A (en) | Power amplifier | |
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPS6125244B2 (en) | ||
| JPH0314820Y2 (en) |