JPH0148688B2 - - Google Patents
Info
- Publication number
- JPH0148688B2 JPH0148688B2 JP57069984A JP6998482A JPH0148688B2 JP H0148688 B2 JPH0148688 B2 JP H0148688B2 JP 57069984 A JP57069984 A JP 57069984A JP 6998482 A JP6998482 A JP 6998482A JP H0148688 B2 JPH0148688 B2 JP H0148688B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- output
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、入力される電圧の変化を検出する電
圧変化検出回路に関するものである。
圧変化検出回路に関するものである。
従来、電圧の変化を精度良く検出するために、
サンプルホールド回路を用いた測定が行なわれて
いた。第１図は、かかる従来例を示すものであつ
て、サンプルホールド回路１、差電圧増幅回路２
および切り換えスイツチ３で構成されている。４
は信号入力端子であり、切り換えスイツチ３へ接
続されている。切り換えスイツチ３の第１の出力
はサンプルホールド回路１へ接続され、切り換え
スイツチ３の第２の出力は差電圧増幅回路２の第
１の入力へ接続されている。サンプルホールド回
路１は、演算増幅器５とコンデンサ６とで構成さ
れている公知のものである。差電圧増幅回路２
は、演算増幅器７と第１、第２、第３および第４
の抵抗８，９，１０、および１１とで構成されて
いる公知のものである。サンプルホールド回路１
の出力は差電圧増幅回路２の第２の入力へ接続さ
れている。差電圧増幅回路２の出力は出力端子１
２へ接続されている。
サンプルホールド回路を用いた測定が行なわれて
いた。第１図は、かかる従来例を示すものであつ
て、サンプルホールド回路１、差電圧増幅回路２
および切り換えスイツチ３で構成されている。４
は信号入力端子であり、切り換えスイツチ３へ接
続されている。切り換えスイツチ３の第１の出力
はサンプルホールド回路１へ接続され、切り換え
スイツチ３の第２の出力は差電圧増幅回路２の第
１の入力へ接続されている。サンプルホールド回
路１は、演算増幅器５とコンデンサ６とで構成さ
れている公知のものである。差電圧増幅回路２
は、演算増幅器７と第１、第２、第３および第４
の抵抗８，９，１０、および１１とで構成されて
いる公知のものである。サンプルホールド回路１
の出力は差電圧増幅回路２の第２の入力へ接続さ
れている。差電圧増幅回路２の出力は出力端子１
２へ接続されている。
以上説明したような構成となつているため、第
１図に示した従来例では、切り換えスイツチ３を
切り換えることで信号入力端子４に印加された入
力信号電圧をサンプルホールド回路１へ印加して
サンプリングを行なう動作と、入力信号電圧を差
電圧増幅回路２の第１の入力へ印加し、差電圧増
幅回路２の第２の入力へ印加されているサンプル
ホールド回路１の出力との差電圧を増幅する動作
を選択することができる。
１図に示した従来例では、切り換えスイツチ３を
切り換えることで信号入力端子４に印加された入
力信号電圧をサンプルホールド回路１へ印加して
サンプリングを行なう動作と、入力信号電圧を差
電圧増幅回路２の第１の入力へ印加し、差電圧増
幅回路２の第２の入力へ印加されているサンプル
ホールド回路１の出力との差電圧を増幅する動作
を選択することができる。
まず、入力端子４をスイツチ３を介してサンプ
ルホールド回路１へ接続する。演算増幅器５はそ
の出力および反転入力端子が接続されているので
所謂ボルテージホロワとして動作し、その電圧利
得は１であるが、入力オフセツト電圧VOFFSET1が
あるため、出力電圧VSは次式で示される。
ルホールド回路１へ接続する。演算増幅器５はそ
の出力および反転入力端子が接続されているので
所謂ボルテージホロワとして動作し、その電圧利
得は１であるが、入力オフセツト電圧VOFFSET1が
あるため、出力電圧VSは次式で示される。
VS＝VIN＋VOFFSET1
次に、スイツチ３を切換えて入力端子４をサン
プルホールド回路１から切り離し差電圧増幅回路
２へ接続する。この時点での入力信号電圧を
VIN′とする。また、抵抗８ないし１１の抵抗値
をそれぞれR1、R2、R3、R4とする。演算増幅器
７の反転入力端子の電圧をVaとすると、次式
の関係が成立する。
プルホールド回路１から切り離し差電圧増幅回路
２へ接続する。この時点での入力信号電圧を
VIN′とする。また、抵抗８ないし１１の抵抗値
をそれぞれR1、R2、R3、R4とする。演算増幅器
７の反転入力端子の電圧をVaとすると、次式
の関係が成立する。
Va−VO＝R4／R3（VIN′−Va）
ここで、VOは出力端子１２の電圧である。VO
について整理すると次式を得る。
について整理すると次式を得る。
VO＝（１＋R4／R3）Va−R4／R3VIN′
演算増幅器の動作原理から、演算増幅器７の反
転入力端子の電圧Vaは非反転入力端子の電圧よ
りも入力オフセツト電圧VOFFSET2だけ大きい電圧
となるので、Vaは次式で示される。
転入力端子の電圧Vaは非反転入力端子の電圧よ
りも入力オフセツト電圧VOFFSET2だけ大きい電圧
となるので、Vaは次式で示される。
Va＝R2／R1＋R2VS＋VOFFSET2
および式を式に代入すると、式を得
る。
る。
VO＝R2（R3＋R4）／R3（R1＋R2）・（VIN＋VOFFSET
1）＋（１＋R4／R3）VOFFSET2−R4／R3VIN′ 一般に、R1＝R3、R2＝R4であるから、式を
得る。
1）＋（１＋R4／R3）VOFFSET2−R4／R3VIN′ 一般に、R1＝R3、R2＝R4であるから、式を
得る。
VO＝R4／R3ΔVIN＋R4／R3VOFFSET1
＋（１＋R4／R3）VOFFSET2
ここで、ΔVIN＝VIN−VIN′である。
このように、出力電圧VOは演算増幅器５，７
の入力オフセツト電圧VOFFSET1、VOFFSET2を増幅し
た電圧を含んでいる。すなわち、入力差電圧
ΔVINの検出誤差が大きい。これは、ΔVINが小さ
いほど顕著となる。
の入力オフセツト電圧VOFFSET1、VOFFSET2を増幅し
た電圧を含んでいる。すなわち、入力差電圧
ΔVINの検出誤差が大きい。これは、ΔVINが小さ
いほど顕著となる。
本発明の目的は、小さな入力電圧変化に対して
も測定精度が劣化することのない電圧変化検出回
路を提供することにある。
も測定精度が劣化することのない電圧変化検出回
路を提供することにある。
本発明による電圧変化検出回路は、増幅器とサ
ンプルホールド回路とを備え、入力電圧は抵抗を
介して増幅器の反転端子へ供給され、この反転端
子は抵抗とスイツチとの直列回路を介して増幅器
の出力へ接続されると共に抵抗を介してサンプル
ホールド回路の出力へ接続され、増幅器の出力は
出力端子へ接続されると共にスイツチを介してサ
ンプルホールド回路の入力へ接続されることを特
徴とする。
ンプルホールド回路とを備え、入力電圧は抵抗を
介して増幅器の反転端子へ供給され、この反転端
子は抵抗とスイツチとの直列回路を介して増幅器
の出力へ接続されると共に抵抗を介してサンプル
ホールド回路の出力へ接続され、増幅器の出力は
出力端子へ接続されると共にスイツチを介してサ
ンプルホールド回路の入力へ接続されることを特
徴とする。
以下、図面により本発明を詳細に説明するに、
第２図に本発明の一実施例による電圧変化検出回
路を示す。第２図において、演算増幅器１３の反
転入力端子は第５の抵抗１４を介して信号入力端
子４へ接続されると共に、第１のスイツチ１５と
第６の抵抗１６を介して演算増幅器１３の出力へ
接続され、さらに、第７の抵抗１７を介してサン
プルホールド回路１の出力へ接続されている。演
算増幅器１３の出力は、出力端子１２へ接続され
ると供に、第２のスイツチ１８を介してサンプル
ホールド回路１の入力へ接続されている。また演
算増幅器１３の非反転入力は、基準電位点へ接続
されている。第１のスイツチ１５は、第２のスイ
ツチ１８が閉じると開いて逆に第２のスイツチ１
８が開くと閉じるよう連動している。
第２図に本発明の一実施例による電圧変化検出回
路を示す。第２図において、演算増幅器１３の反
転入力端子は第５の抵抗１４を介して信号入力端
子４へ接続されると共に、第１のスイツチ１５と
第６の抵抗１６を介して演算増幅器１３の出力へ
接続され、さらに、第７の抵抗１７を介してサン
プルホールド回路１の出力へ接続されている。演
算増幅器１３の出力は、出力端子１２へ接続され
ると供に、第２のスイツチ１８を介してサンプル
ホールド回路１の入力へ接続されている。また演
算増幅器１３の非反転入力は、基準電位点へ接続
されている。第１のスイツチ１５は、第２のスイ
ツチ１８が閉じると開いて逆に第２のスイツチ１
８が開くと閉じるよう連動している。
まず、スイツチ１５を開きスイツチ１８を閉じ
る。演算増幅器５はボルテージホロワとして動作
するので、出力端子１２のこの時の電圧をVO′と
すると、サンプルホールド回路１の出力電圧VS
は次式で示される。
る。演算増幅器５はボルテージホロワとして動作
するので、出力端子１２のこの時の電圧をVO′と
すると、サンプルホールド回路１の出力電圧VS
は次式で示される。
VS＝VO′＋VOFFSET1
VOFFSET1は入力オフセツト電圧である。スイツ
チ１５が開いているので、演算増幅器１３の開放
電圧利得をＡ、反転入力端子の電圧をVa1、入力
オフセツト電圧をVOFFSET2とすると、次式を得
る。
チ１５が開いているので、演算増幅器１３の開放
電圧利得をＡ、反転入力端子の電圧をVa1、入力
オフセツト電圧をVOFFSET2とすると、次式を得
る。
VO′＝Ａ（Va1＋VOFFSET2）
抵抗１４，１６，１７の抵抗値をそれぞれR5、
R6、R7とし、入力電圧をVINとすると、電圧Va1
は次式で示される。
R6、R7とし、入力電圧をVINとすると、電圧Va1
は次式で示される。
Va1＝R7／R5＋R7（VIN−VS）
、式を式に代入すると、次の式を得
る。
る。
（１／Ａ−R7／R5＋R7）VS＝R7／R5＋R7VIN
＋VOFFSET2＋１／ＡVOFFSET1 開放電圧利得Ａは無限大でるから、サンプルホ
ールド回路１の出力電圧VSは次式で示される。
＋VOFFSET2＋１／ＡVOFFSET1 開放電圧利得Ａは無限大でるから、サンプルホ
ールド回路１の出力電圧VSは次式で示される。
VS＝−VIN−R5＋R7／R7VOFFSET2
次に、スイツチ１５を閉じスイツチ１８を開
く。この時の入力電圧をVIN′、出力電圧をVOと
すると、入力端子４からの電流が抵抗１６，１７
に分流することから、次式の関係を得る。
く。この時の入力電圧をVIN′、出力電圧をVOと
すると、入力端子４からの電流が抵抗１６，１７
に分流することから、次式の関係を得る。
Va2−VO＝（VIN′−Va2／R5−Va2−VS／R7）R6
ここで、Va2は演算増幅器１３の反転入力端子
の電圧である。負帰還が施された演算増幅器の動
作原理から電圧Va2は非反転入力端子の電圧
（Ov）から入力オフセツト電圧VOFFSET2ずれた値
となる。すなわち、 Va2＝VOFFSET2 ないし式から次式を得る。
の電圧である。負帰還が施された演算増幅器の動
作原理から電圧Va2は非反転入力端子の電圧
（Ov）から入力オフセツト電圧VOFFSET2ずれた値
となる。すなわち、 Va2＝VOFFSET2 ないし式から次式を得る。
VO＝R6／R7VIN−R6／R5VIN′＋｛R6／R5＋R6／R7
＋R6（R5＋R7）／R5×R7−１｝・VOFFSET2 ここで、R5＝R7とすると、 VO＝R6／R5ΔVIN（4R6／R5−１）VOFFSET2 このように、本実施例では、出力電圧は演算増
幅器５の入力オフセツト電圧VOFFSET1の影警を受
けない。すなわち、検出誤差が小さい利点を有す
る。さらに、演算増幅器５として、入力オフセツ
ト電圧は大きいが入力インピーダンスの高い、す
なわちホールド特性が優れたMOSFET入力の演
算増幅器を使用することができ、入力差電圧の検
出誤差がさらに小さくできる。以上説明に用いた
切り換えスイツチ３及び第１、第２のスイツチ１
５，１８は電子スイツチで構成してよいのはもち
ろんである。
＋R6（R5＋R7）／R5×R7−１｝・VOFFSET2 ここで、R5＝R7とすると、 VO＝R6／R5ΔVIN（4R6／R5−１）VOFFSET2 このように、本実施例では、出力電圧は演算増
幅器５の入力オフセツト電圧VOFFSET1の影警を受
けない。すなわち、検出誤差が小さい利点を有す
る。さらに、演算増幅器５として、入力オフセツ
ト電圧は大きいが入力インピーダンスの高い、す
なわちホールド特性が優れたMOSFET入力の演
算増幅器を使用することができ、入力差電圧の検
出誤差がさらに小さくできる。以上説明に用いた
切り換えスイツチ３及び第１、第２のスイツチ１
５，１８は電子スイツチで構成してよいのはもち
ろんである。
第１図は、従来の電圧変化検出回路の１例を示
す構成図、第２図は、本発明の一実施例による電
圧変化検出回路を示す回路構成図である。 １……サンプルホールド回路、２……差電圧増
幅回路、３……切り換えスイツチ、４……信号入
力端子、５，７，１３……演算増幅器、６……コ
ンデンサ、８，９，１０，１１，１４，１６，１
７……抵抗、１２……出力端子、１５，８……ス
イツチ。
す構成図、第２図は、本発明の一実施例による電
圧変化検出回路を示す回路構成図である。 １……サンプルホールド回路、２……差電圧増
幅回路、３……切り換えスイツチ、４……信号入
力端子、５，７，１３……演算増幅器、６……コ
ンデンサ、８，９，１０，１１，１４，１６，１
７……抵抗、１２……出力端子、１５，８……ス
イツチ。
Claims (1)
- １ 入力電圧の変化を検出する電圧変化検出回路
において、増幅器とサンプルホールド回路とをそ
なえ、前記増幅器の反転入力は第１の抵抗を介し
て入力端子へ接続されると共に第１のスイツチと
第２の抵抗との直列回路を介して前記増幅器の出
力へ接続され、さらに第３の抵抗を介して前記サ
ンプルホールド回路の出力へ接続されており、前
記増幅器の出力は出力端子へ接続されると共に第
２のスイツチを介して前記サンプルホールド回路
の入力へ接続されていることを特徴とする電圧変
化検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069984A JPS58187008A (ja) | 1982-04-26 | 1982-04-26 | 電圧変化検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069984A JPS58187008A (ja) | 1982-04-26 | 1982-04-26 | 電圧変化検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58187008A JPS58187008A (ja) | 1983-11-01 |
| JPH0148688B2 true JPH0148688B2 (ja) | 1989-10-20 |
Family
ID=13418434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069984A Granted JPS58187008A (ja) | 1982-04-26 | 1982-04-26 | 電圧変化検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58187008A (ja) |
-
1982
- 1982-04-26 JP JP57069984A patent/JPS58187008A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58187008A (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111416582B (zh) | 一种运算放大器集成电路输入失调电压自校准电路 | |
| JP2003158432A (ja) | サンプルホールド回路 | |
| US4025867A (en) | Capacitance magnification circuit | |
| US4091333A (en) | Transconductance amplifier circuit | |
| JPS6161298A (ja) | サンプルホールド回路 | |
| US4885528A (en) | Apparatus which uses a simulated inductor in the measurement of an electrical parameter of a device under test | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| US4603308A (en) | Temperature stable oscillator | |
| JPH06180336A (ja) | 静電容量式物理量検出装置 | |
| JPH0148688B2 (ja) | ||
| JPH01161163A (ja) | シーケンシャル動作差動電流増幅器 | |
| JPH06232706A (ja) | 比較器 | |
| US4634996A (en) | Operational amplifier | |
| JPH11248756A (ja) | フライング・キャパシタ回路 | |
| JP4417673B2 (ja) | 電気測定器の信号入力回路 | |
| JPS59198361A (ja) | 信号入力装置 | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JPH0546341Y2 (ja) | ||
| JPH0441611Y2 (ja) | ||
| US5621350A (en) | Circuit for amplifying a weak dircet voltage signal | |
| JPH1010162A (ja) | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 | |
| JPH0419470Y2 (ja) | ||
| JPS644363B2 (ja) | ||
| WO2024090239A1 (ja) | 差動入力差動出力型の反転増幅回路および測定装置 |