Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0149985B2 - - Google Patents
[go: Go Back, main page]

JPH0149985B2 - - Google Patents

Info

Publication number
JPH0149985B2
JPH0149985B2 JP57103083A JP10308382A JPH0149985B2 JP H0149985 B2 JPH0149985 B2 JP H0149985B2 JP 57103083 A JP57103083 A JP 57103083A JP 10308382 A JP10308382 A JP 10308382A JP H0149985 B2 JPH0149985 B2 JP H0149985B2
Authority
JP
Japan
Prior art keywords
information processing
input
connections
inhibitory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57103083A
Other languages
Japanese (ja)
Other versions
JPS58221474A (en
Inventor
Kunihiko Fukushima
Makoto Myake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP57103083A priority Critical patent/JPS58221474A/en
Publication of JPS58221474A publication Critical patent/JPS58221474A/en
Publication of JPH0149985B2 publication Critical patent/JPH0149985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/40Extraction of image or video features
    • G06V10/44Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/443Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by matching or filtering
    • G06V10/449Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters
    • G06V10/451Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters with interaction between the filter responses, e.g. cortical complex cells
    • G06V10/454Integrating the filters into a hierarchical structure, e.g. convolutional neural networks [CNN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Character Discrimination (AREA)

Description

【発明の詳細な説明】 本発明は、情報処理層の多層構成からなり、各
層間の結合を学習により組織化した自己組織化記
憶装置に関し、特に、帰還型抑制機能を付与する
ことにより、過去のパターンと照合しながら自己
組織化を行なうようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a self-organizing storage device that has a multi-layered structure of information processing layers and organizes the connections between each layer through learning. It is designed to self-organize by checking the pattern of

一般に、パターン認識機能の高度化を目的とす
る自己組織化記憶装置としては、例えば、本願人
の出願に係る特開昭51−35247号公報「自己組織
形成法」に記載のものなどが従来提案されている
が、かかる従来装置においては、各情報処理層か
らの出力を順方向に処理することのみによつて最
終出力を得るように構成されていた。したがつ
て、自己組織化の過程において過去に記憶済みの
パターンに関する情報が入力しても、かかる記憶
済みのパターン情報は自己組織化に関与せず、新
たに入力したパターンが、過去に記憶済みのパタ
ーンとの重複が多くて類似したものである場合に
は、それら新旧双方のパターンを同一のものと見
做してしまう、という問題があつた。
In general, as self-organizing storage devices aimed at improving pattern recognition functions, for example, the one described in Japanese Patent Application Laid-Open No. 51-35247 "Self-organizing Formation Method" filed by the applicant has been proposed. However, such conventional devices are configured to obtain the final output only by processing the output from each information processing layer in the forward direction. Therefore, even if information about previously stored patterns is input during the self-organization process, such stored pattern information is not involved in self-organization, and the newly input pattern is There was a problem that if there was a lot of overlap with the old and new patterns and they were similar, the old and new patterns would be considered the same.

すなわち、上述した特開昭51−35247号公報記
載の従来装置においては、各段の情報処理層にて
処理すべき情報信号は、入力層から順次に奥の層
に向つて順方向にのみ流れていく構成となつてい
た。しかしながら、人間の脳において実際に行な
われる高次のパターン情報処理に際しては、上述
のような順方向の流れのみではなく、過去の記憶
パターンと新たな入力パターンとの照合を繰返し
ながら情報処理を進行させる、というように、逆
方向の情報の流れも重要な役割を果しているもの
と認められる。したがつて、順方向の情報の流れ
のみに基づいて情報処理を行なうように構成した
従来の自己組織化記憶装置によつては、人間の脳
における実際の情報処理の態様を十分にシミユレ
ートし得ない、という欠点があつた。
In other words, in the conventional device described in Japanese Patent Application Laid-Open No. 51-35247, the information signals to be processed in each information processing layer flow only in the forward direction from the input layer to the deeper layers. It was structured as follows. However, when high-order pattern information processing actually occurs in the human brain, information processing proceeds not only in the forward direction as described above, but also by repeatedly matching past memory patterns with new input patterns. The flow of information in the opposite direction is also recognized to play an important role. Therefore, conventional self-organizing memory devices configured to perform information processing based only on forward information flow cannot sufficiently simulate the actual information processing mode in the human brain. The drawback was that there was no.

本発明の目的は、上述した従来の欠点を除去
し、逆方向の情報の流れを順方向の情報の流れに
加えて、人間の脳における情報処理に極めて近似
した態様の情報処理を行ない得るようにした自己
組織化記憶装置を提供することにある。
It is an object of the present invention to eliminate the above-mentioned conventional drawbacks, add the reverse information flow to the forward information flow, and make it possible to perform information processing in a manner that closely approximates the information processing in the human brain. An object of the present invention is to provide a self-organizing storage device that has the following features.

すなわち、本発明自己組織化記憶装置は、複数
個ずつの興奮性および抑制性の非線形閾素子を混
在させて二次元に配置した情報処理層を複数個順
次に配列し、前記情報処理層の相互間に順方向の
興奮性結合および抑制性結合並びに逆方向の帰還
型抑制性結合を設けることにより、順次の前記情
報処理層相互間の結合を入力情報に対応させて自
己組織化したことを特徴とするものである。
That is, the self-organizing memory device of the present invention sequentially arranges a plurality of information processing layers in which a plurality of excitatory and inhibitory nonlinear threshold elements are mixed and arranged in two dimensions, and the information processing layers are mutually arranged. By providing forward excitatory connections and inhibitory connections and reverse feedback inhibitory connections between them, the connections between the information processing layers are self-organized in correspondence with input information. That is.

すなわち、本発明自己組織化記憶装置は、第1
図につきその原理的構成を後述するように、従来
から情報処理層の相互間に設けていた順方向の結
合に加えて、帰還型抑制性結合を設けてあり、か
かる構成とすることにより、過去に記憶済みのパ
ターンと新たな入力パターンとの相違点を強調し
ながら各段の情報処理層間の結合を自己組織化し
得るようにしたものであり、したがつて、相互に
重複の多い類似パターンに対しても、良好なパタ
ーン分離機能を短期間の自己組織化によつて保持
させることが可能となる。
That is, the self-organizing storage device of the present invention has the first
As the principle structure will be described later with reference to the figure, in addition to the conventional forward coupling between the information processing layers, a feedback-type inhibitory coupling is provided. This system is designed to self-organize the connections between the information processing layers at each stage while emphasizing the differences between previously stored patterns and new input patterns. Even in contrast, it is possible to maintain a good pattern separation function by self-assembly for a short period of time.

以下に図面を参照して本発明を詳細に説明す
る。
The present invention will be described in detail below with reference to the drawings.

一般に、人間の大脳組織の構成要素たる神経細
胞を模した神経細胞モデルとしての情報処理素
子、すなわち、神経素子としては、入力アナログ
信号に非線形処理を施して0または正のアナログ
出力信号を形成するアナログ素子等を用いる。か
かる神経素子を2次元的に配列した情報処理層を
多段に継続的に接続することによつて多層構成と
し、人間の大脳に類似した機能を有する情報処理
装置を作ることが試みられており、かかる情報処
理装置を、一般に、神経回路モデルもしくは神経
回路網と呼んでいる。
In general, an information processing device (neural cell model) that imitates neurons that are components of human cerebral tissue, that is, a neural device, performs nonlinear processing on an input analog signal to form a 0 or positive analog output signal. Use analog elements, etc. Attempts have been made to create a multilayer structure by continuously connecting information processing layers in which such neural elements are arranged two-dimensionally in multiple stages, and to create an information processing device with functions similar to the human cerebrum. Such an information processing device is generally called a neural circuit model or neural network.

上述のような情報処理装置の各情報処理層間に
おける神経素子間を結合するにあたつては、個々
の神経素子に対して必ずしも他層のすべての神経
素子と結合する可能性を付与するわけではなく、
限られた範囲の微小領域内に存在する神経素子と
の間においてのみ結合の可能性を付与するように
し、かかる微小領域をその神経素子の結合可能領
域と呼び、かも、その結合可能領域内にあつて
も、その中心部と周縁部とによつて結合の強度に
重み付けをするようにしている。
When connecting neural elements between each information processing layer of an information processing device as described above, it is not necessarily necessary to give each neural element the possibility of connecting with all neural elements in other layers. Without,
The possibility of connection is given only between neural elements existing within a limited range of minute areas, and such minute areas are called the connectable area of that neural element. Even if there is a bond, the strength of the bond is weighted depending on the center portion and the peripheral portion.

上述のような情報処理層相互間における神経素
子間の結合の強度を入力情報のパターンに応じて
変化させ、いわゆる結合強度の強化によつて行な
う神経回路の自己組織化について検討するに、結
合強度の強化とは、神経素子間に結合がなく、結
合強度が0の場合には結合を形成することを意味
し、また、神経素子間の結合がすでに形成されて
いる場合にはその結合をさらに強めることを意味
する。
When considering the self-organization of neural circuits by changing the strength of the connections between neural elements between the information processing layers according to the pattern of input information as described above, and strengthening the so-called connection strength, it is important to Strengthening means to form a connection when there is no connection between neural elements and the connection strength is 0, and to strengthen the connection if the connection between neural elements has already been formed. It means to strengthen.

一方、神経素子としては、その神経素子からの
結合により他の神経素子に入力増大という興奮性
効果を与える興奮性素子と、その神経素子からの
結合により他の神経素子に入力減少という抑制性
効果を与える抑制性素子との2種類を設定する。
なお、その設定にあたつては、例えば、興奮性素
子は正極性の入力信号を形成し、また、抑制性素
子は負極性の出力信号を形成する、とすることが
でき、あるいは、双方の素子とも正極性の出力信
号を形成し、それらの正極性出力信号を受ける神
経素子に二様の入力端子を設け、その一方の入力
端子からの入力信号によつて出力が増大し、ま
た、他方の入力端子からの入力信号によつて出力
が減少する、とすることもできる。
On the other hand, as neural elements, there are excitatory elements that have an excitatory effect of increasing input to other neural elements through connections from that neural element, and inhibitory effects that decrease input to other neural elements through connections from that neural element. Two types of suppressive elements are set.
In addition, regarding the setting, for example, the excitatory element may form a positive polarity input signal, and the inhibitory element may form a negative polarity output signal, or both may be set. The neural element also forms a positive output signal, and the neural element that receives these positive output signals is provided with two types of input terminals, and the output is increased by the input signal from one of the input terminals, and the output is increased by the input signal from one of the input terminals. It is also possible that the output is decreased by the input signal from the input terminal of the .

上述のようにして層間結合を施した多層構成の
神経回路網において、従来は、興奮性および抑制
性の順方向結合のみを層間に設けたのに対し、本
発明装置においては、第1図に示すように、順方
向の興奮性結合と対をなして帰還型抑制性結合を
付加してある。すなわち、図示の原理的構成にお
いては、パターン“A”を入力した入力層U1
引続いて3個の情報処理層U2〜U4を縦続配列し
てあり、各情報処理層の興奮性神経素子に順次に
対応する前段層の微小領域内の興奮性神経素子と
の間の順方向の興奮性可変結合aおよび帰還型抑
制性可変結合bを順次に設けてある。
In a neural network with a multilayer structure in which interlayer connections are made as described above, conventionally, only excitatory and inhibitory forward connections are provided between layers, whereas in the device of the present invention, as shown in FIG. As shown, feedback-type inhibitory connections are added to pair with forward excitatory connections. That is, in the principle configuration shown in the figure, three information processing layers U 2 to U 4 are arranged in cascade following the input layer U 1 into which pattern "A" is input, and the excitability of each information processing layer is Forward excitatory variable connections a and feedback inhibitory variable connections b are sequentially provided between the excitatory nerve elements in the minute regions of the preceding layer corresponding to the nerve elements in sequence.

しかして、神経素子間の結合の強化を行なうに
あたつては、各情報処理層について、前述した結
合可変領域内にて最大の出力量を形成した神経素
子、もしくは、最良の反応を示した、すなわち、
入力に最もよく適合した出力を形成した神経素子
の入力側結合のみを、入力が存在する場合に限つ
て強化するという原則に従うものとする。
Therefore, in strengthening the connections between neural elements, for each information processing layer, the neural elements that formed the maximum amount of output or showed the best response within the above-mentioned connection variable region are selected. , that is,
It follows the principle that only the input-side connections of neural elements that have formed an output that best matches the input are strengthened only when the input is present.

上述のような原則に従つて神経回路網における
各情報処理層U1〜UL間の結合を行なうに際して
は、それらの情報処理層U1〜ULのうち、順次に
隣接する3層、すなわち、l−1番目の情報処理
層Ul-1、第l番目の情報処理層Ulおよび第l+1
番目の情報処理層Ul+1の間の結合の態様を第2図
に示す。なお、図中、興奮性神経素子をu素子と
して示し、2種類の抑制性神経素子をv素子およ
びw素子として示す。
When connecting the information processing layers U 1 to UL in the neural network according to the above-mentioned principle, three adjacent layers of the information processing layers U 1 to UL , i.e. , l-1st information processing layer U l-1 , l-th information processing layer U l and l+1th information processing layer U l -1
FIG. 2 shows the manner of coupling between the th information processing layer U l+1 . In the figure, an excitatory nerve element is shown as a u element, and two types of inhibitory nerve elements are shown as a v element and a w element.

また、神経回路網内における各情報処理層中の
神経素子の配置については、Ul層内のj番目に配
置したu素子をul jと表わし、このul j素子との間に
結合を行ない得る前段Ul-1層の結合可能領域Sl-1 j
内に配置したu素子をul-1 i、すなわち、Sl-1 jと表
わす。
In addition, regarding the arrangement of neural elements in each information processing layer in the neural network, the jth u element placed in the U l layer is expressed as u l j , and connections are made between this u l j element. Possible bonding area S l-1 j of the previous stage U l-1 layer
The u element placed within is expressed as u l-1 i , that is, S l-1 j .

しかして、第2図示の結合の態様においては、
各情報処理層、例えばUl層内の各u素子、例えば
ul j素子は、その前段Ul-1層内の一群のu素子ul-1 i
すなわち、Sl-1 jから可変の興奮性結合al ijを受けて
いるが、第2図に示すように、Ul層内のw素子
wl jも同一u素子群ul-1 i、すなわち、Sl-1 jから固定
の興奮性結合Cl ijを受けており、その出力は可変
の順方向抑制性結合dl jにより、上述したu素子ul j
に伝えられている。
Therefore, in the connection mode shown in the second diagram,
Each information processing layer, e.g. each U element in the U l layer, e.g.
The u l j element is a group of u elements u l-1 i in the previous stage U l-1 layer,
That is, it receives variable excitatory coupling a l ij from S l-1 j , but as shown in Figure 2, the w element in the U l layer
w l j also receives a fixed excitatory connection C l ij from the same u element group u l-1 i , that is, S l-1 j , and its output is generated by a variable forward inhibitory connection d l j . The above-mentioned u element u l j
It is reported that.

また、上述のような順方向の各結合に加えて、
各情報処理層内のu素子、例えば、ul j素子から
は、v素子vl jを介して前段の情報処理層内の一群
のu素子、例えば、ul-1 i、すなわち、Sl-1 jに向う
可変の帰還型抑制性結合bl jiが、順方向の可変興奮
性結合al ijと対をなして設けられており、その可変
の帰還型抑制性結合bl jiの強度は、つねに、可変の
順方向興奮性結合al ijの強度と連動して定まるもの
とする。
Also, in addition to each forward link as described above,
A u element in each information processing layer, for example, an u l j element, passes through a v element v l j to a group of u elements in the preceding information processing layer, for example, u l-1 i , that is, S l A variable feedback inhibitory connection b l ji toward -1 j is provided in pair with a forward variable excitatory connection a l ij , and the strength of the variable feedback inhibitory connection b l ji is always determined in conjunction with the strength of the variable forward excitatory connections a l ij .

つぎに、以上に述べたような構成の神経回路網
において各情報処理層間の結合を自己組織化して
いく過程について、その態様を説明する。
Next, the process of self-organizing the connections between the information processing layers in the neural network configured as described above will be explained.

まず、各情報処理層中における各神経素子の反
応は、つぎの(1)式〜(8)式に列挙して示すとおりで
ある。
First, the reactions of each neural element in each information processing layer are listed and shown in the following equations (1) to (8).

ここに、ψ{X}=max(x、o) (2) ここに vl+1 k(t、τ)=ul+1 k(t、τ) l=0、1、2、…、L−1 (8) しかして、神経回路網に入力したパターンは、
単位時間毎にサンプリングを施した形態にて呈示
される。すなわち、上述の(1)式〜(8)式において
は、入力パターン呈示後の時間をτにて表わして
あるが、簡単のために、時刻τは、信号が相隣る
情報処理層間を伝わる際に生ずる遅延時間Δ毎の
離散的な値をとるものとする。また、t番目に与
えられる入力パターンを{Pj(t)}にて表わし、
その入力パターン{Pj(t)}が呈示された後、時
間τが経過した時点における第l番目の情報処理
層Ul内の第j番目のu素子ul jの出力をul j(t、τ)
にて表わす。なお、抑制性素子vl j,wl jの出力表示
についても、上述したと同様の記法を用いるもの
とする。
Here, ψ{X}=max(x, o) (2) Here v l+1 k (t, τ)=u l+1 k (t, τ) l=0, 1, 2,..., L-1 (8) Therefore, the pattern input to the neural network is
It is presented in the form of sampling every unit time. In other words, in equations (1) to (8) above, the time after presentation of the input pattern is expressed as τ, but for simplicity, the time τ is the time at which the signal is transmitted between adjacent information processing layers. It is assumed that discrete values are taken for each delay time Δ that occurs. Also, the tth input pattern given is represented by {P j (t)},
After the input pattern {P j (t)} is presented, the output of the j-th u element u l j in the l-th information processing layer U l at the time τ is expressed as u l j ( t, τ)
It is expressed as. Note that the same notation as described above is used for the output display of the suppressive elements v l j and w l j .

また、1回のパターン呈示による入力層U0
のu素子の入力は、(1)式に示したように、時間
KΔだけ持続した後に0になるものと仮定する。
しかしながら、入力層U0内のu素子の出力が時
間τ>KΔにおいて0になつても、信号自体には
層間を伝わる際の遅延があるので、神経回路網内
のすべてのu素子の出力が0になるのは、時間τ
>(K+L)Δが経過した後となる。なお、記号
Lは最終層ULの番号を表わし、第L番目の情報
処理層ULが最終層であることを意味する。また、
次のパターン{Pj(t+1)}が呈示される直前ま
でにはすべてのu素子の出力が0になる必要があ
るので、時間(K+L)Δがパターンの呈示間隔
より短かくなつており、つぎの(9)式を満足してい
るものとする。
In addition, the input to the u element in the input layer U 0 due to one pattern presentation is given by time as shown in equation (1).
Assume that it becomes 0 after lasting KΔ.
However, even if the output of the u element in the input layer U 0 becomes 0 at time τ>KΔ, the signal itself has a delay when propagating between layers, so the output of all the u elements in the neural network becomes 0. It becomes 0 at time τ
>(K+L) after Δ has elapsed. Note that the symbol L represents the number of the final layer UL , and means that the L-th information processing layer UL is the final layer. Also,
Since the outputs of all u elements must become 0 just before the next pattern {P j (t+1)} is presented, the time (K+L)Δ is shorter than the pattern presentation interval, It is assumed that the following equation (9) is satisfied.

(K+L)Δ<1 (1) ここで、(1)式によつて与えられる入力層U0
のu素子の出力について詳述するに、t番目のパ
ターン{Pj(t)}が呈示された時点にて、入力層
U0内のj番目のu素子の出力u0 j(t、o)は、入
力パターン{Pj(t)}内のj番目の要素Pj(t)
から興奮性入力を受ける。しかしながら、遅延時
間Δが経過して、次段の情報処理層U1内のu素
子u1 kが(3)式に従つて出力を形成するようになる
と、その出力は(8)式に示したように、強度1の固
定結合を介して抑制性神経素子v1 kに伝えられる。
その結果、入力層U0内のu素子u0 jは、その抑制
性素子v1 kを経由する帰還型抑制性結合bl kjを介し
て抑制性入力を受けることになる。また、これと
同時に、入力層U0内のu素子u0 jには、同じ入力
層U0内における周囲の抑制性素子v0 n(mεH0 j)か
ら固定結合h0 njを介した側抑制が作用する。
(K+L)Δ<1 (1) Here, to explain in detail the output of the u element in the input layer U 0 given by equation (1), if the t-th pattern {P j (t)} is presented At the point when the input layer
The output u 0 j (t, o) of the j-th u element in U 0 is the j-th element P j (t) in the input pattern {P j (t)}.
receives excitatory input from However, when the delay time Δ has elapsed and the u element u 1 k in the next stage information processing layer U 1 begins to form an output according to equation (3), the output is shown in equation (8). As shown above, it is transmitted to the inhibitory neural element v 1 k via a fixed connection with a strength of 1.
As a result, the u element u 0 j in the input layer U 0 receives an inhibitory input via the feedback inhibitory coupling b l kj via its inhibitory element v 1 k . At the same time, the u element u 0 j in the input layer U 0 is connected to the side via the fixed coupling h 0 nj from the surrounding suppressive element v 0 n (mεH 0 j ) in the same input layer U 0. Suppression comes into play.

なお、(1)式において、結合可能領域S1 jは、入力
層U0内のu素子u0 jに対して帰還型の抑制信号を
送出する抑制性素子vが存在する範囲を示し、ま
た、側抑制領域H0 jは、入力層U0内のu素子相互
間に側抑制を加えるための抑制性素子vが存在す
る範囲を示している。
In equation (1), the combinable region S 1 j indicates the range in which the suppressive element v that sends a feedback suppressing signal to the u element u 0 j in the input layer U 0 exists, and , the side suppression region H 0 j indicates the range in which suppressive elements v for applying side suppression between the u elements in the input layer U 0 exist.

つぎに、(3)式および(4)式によつて与えられる情
報処理層U1以降の各情報処理層内のu素子の出
力が意味するものについて述べると、第l番目の
情報処理層Ul内の第j番目のu素子ul jは、u^l j(t、
τ)にて表わす順方向の入力、次段の情報処理層
内のv素子からの帰還型抑制性入力および同じ情
報処理層Ul内における周囲のv素子からの側抑制
入力を受けて出力を形成する。
Next, to describe what is meant by the output of the u element in each information processing layer after information processing layer U 1 given by equations (3) and (4), the lth information processing layer U The jth u element u l j in l is u^ l j (t,
τ), the feedback inhibitory input from the v element in the next information processing layer, and the side inhibitory input from the surrounding v elements in the same information processing layer U Form.

上述した各種の結合のうち、まず、情報処理層
Ul内のu素子ul jが受ける順方向入力について詳述
すると、その順方向入力は、情報処理層Ul内の抑
制性素子wl jからの抑制性入力が、前段の情報処
理層Ul-1内における一群の素子Ui(iεSl-1 j)から入
来する興奮性入力に対して割算型に作用する形態
をなしており、その出力値は(5)式によつて定まる
ものとする。また、al ij(t)およびdl j(t)は、そ
れぞれ、t回目のパターン呈示時における順方向
の興奮性および抑制性の可変結合の強度を表わ
し、新たにパターンが呈示される度毎に、後述す
る原則に従つて、強化される。また、情報処理層
Ul内の抑制性素子wl jは、前段の情報処理層Ul-1
の一群のu素子ul-1 iすなわちSl-1 jから固定結合を
受けて、その一群のu素子の出力の平均値に従つ
て出力を形成し、(6)式に示したような値を示す。
ここに、固定興奮性結合cl ijの強度は、(7)式に示し
たように調整されているものとする。なお、結合
可能領域Sl-1 jは、u素子ul jに結合する前段の情報
処理層Ul-1内の一群のu素子が存在する範囲を示
している。また、(5)式および(6)式から明らかなよ
うに、情報処理層Ul内のu素子ul jの結合可能領域
は、正確に、抑制性素子wl jの結合可能領域と一
致している。
Among the various types of connections mentioned above, the first is the information processing layer.
In detail, the forward input received by the u element u l j in U l is that the inhibitory input from the inhibitory element w l j in the information processing layer U l is It acts in a divisional manner on the excitatory input that comes from a group of elements U i (iεS l-1 j ) in U l-1 , and its output value is given by equation (5). shall be determined. In addition, a l ij (t) and d l j (t) represent the strength of forward excitatory and inhibitory variable connections at the t-th pattern presentation, respectively, and each time a new pattern is presented, each time, according to the principles described below. In addition, the information processing layer
The inhibitory element w l j in U l receives a fixed coupling from a group of u elements u l-1 i , that is, S l-1 j , in the preceding information processing layer U l-1 , and The output is formed according to the average value of the outputs, and shows the value shown in equation (6).
Here, it is assumed that the strength of the fixed excitatory connection c l ij is adjusted as shown in equation (7). Note that the connectable region S l-1 j indicates a range in which a group of u elements in the preceding information processing layer U l-1 that are connected to the u element u l j exist. Furthermore, as is clear from equations (5) and (6), the combinable area of the u element u l j in the information processing layer U l is exactly the same as the combinable area of the inhibitory element w l j . We are doing so.

つぎに、情報処理層Ul内のu素子ul jが受ける帰
還型の抑制性入力について詳述すると、u素子ul j
は、(3)式に示したように、そのu素子自体が出力
を送出したことにより、遅延時間Δの経過後に出
力を送出する次段の情報処理層Ul+1内のv素子
vl+1 kから帰還型抑制性入力を受けて、(8)式に示し
たような出力を送出している。なお、(3)式におい
て、bl+1 kjは、v素子vl+1 kからの帰還型抑制性可変
結合を表わし、また、Sl+1 jは、u素子ul jに対して
帰還型の抑制信号を送出する次段情報処理層Ul+1
内のv素子が存在する範囲を示している。
Next, to explain in detail the feedback type inhibitory input that the u element u l j in the information processing layer U l receives, the u element u l j
As shown in equation (3), since the u element itself sends out an output, the v element in the next stage information processing layer U l+1 that sends out an output after the delay time Δ has elapsed.
It receives a feedback inhibitory input from v l+1 k and sends out the output shown in equation (8). In equation (3), b l+1 kj represents the feedback suppressive variable coupling from the v element v l+1 k , and S l+1 j represents the Next-stage information processing layer U l+1 that sends out feedback-type suppression signals
It shows the range in which the v elements within exist.

つぎに、情報処理層Ul内のu素子ul jが受ける側
抑制入力について詳述すると、そのu素子ul jは、
前述した帰還型の抑制性入力を受けると同時に、
同じ情報処理層Ul内における周囲のv素子からの
側抑制入力を受ける。なお、v素子vl nすなわち
Hl jから到来する抑制性固定結合hl njは同一層内の
u素子相互間に側抑制を加える作用をなしてお
り、また、Hl jは、情報処理層Ul内の側抑制領域
を表わしている。
Next, to explain in detail the inhibitory input that the u element u l j in the information processing layer U l receives, the u element u l j is
At the same time as receiving the feedback-type inhibitory input mentioned above,
Receives side inhibition input from surrounding v elements in the same information processing layer Ul . Note that v element v l n , that is,
The suppressive fixed coupling h l nj coming from H l j has the effect of applying side suppression between the u elements in the same layer, and H l j is the side suppression area in the information processing layer U l . It represents.

以上にて、各情報処理層内のu素子、v素子お
よびw素子の出力に関する(1)式〜(8)式に従つた説
明を終る。
This concludes the explanation according to equations (1) to (8) regarding the outputs of the u element, v element, and w element in each information processing layer.

つぎに、各情報処理層内のu素子、例えば、情
報処理層Ul内におけるj番目のu素子ul jに帰還的
に作用する抑制性可変結合bl+1 kjの強度について詳
述すると、帰還型抑制性可変結合bl+1 kjの強度は、
u素子ul+1 kがすでに受けている順方向の興奮性可
変結合al+1 kの強度の総量に対する相対的な強度と
して定まる。すなわち、帰還型抑制性可変結合
bl+1 kjは、つねに、順方向興奮性可変結合al+1 jkと連
動してつぎの(10)式のように定まるものとする。
Next, we will explain in detail the strength of the inhibitory variable coupling b l+1 kj that acts in a feedback manner on the u element in each information processing layer, for example, the j-th u element u l j in the information processing layer U l . , the strength of the feedback inhibitory variable coupling b l+1 kj is
It is determined as the strength relative to the total strength of the forward excitatory variable coupling a l+ 1 k already received by the u element u l+1 k . In other words, feedback-type inhibitory variable coupling
It is assumed that b l+1 kj is always determined in conjunction with the forward excitable variable connection a l+1 jk as shown in the following equation (10).

この(10)式において、Sl kは、u素子ul+1 kに結合す
る情報処理層Ul内の一群のu素子が存在する範
囲、すなわち、u素子ul+1 kの結合可能領域を示
す。
In this equation (10), S l k is the range in which there is a group of u elements in the information processing layer U l that are coupled to the u element u l + 1 k , that is, the range in which the u elements u l+1 k can be coupled. Indicates the area.

つぎに、可変結合の強化の原則について詳述す
ると、可変結合の強化は、すべて、入力パターン
が呈示された後、次のパターンが呈示されるまで
の期間における各情報処理層内の神経素子からの
出力の時間積分値に従つて行なわれる。なお、パ
ターン呈示後の経過時間τは、信号が相隣る情報
処理層間を伝わる際に生ずる遅延時間Δ毎の離散
的な値をとるものと仮定し、また、前述したよう
に、第L番目の情報処理層ULが最終段となるよ
うな神経回路網においては、(9)式が満される。し
たがつて、t番目のパターンの呈示後、次のパタ
ーンが呈示されるまでにおける各情報処理層内の
u素子とw神経素子との時間積分値をそれぞれu〓
l j(t)およびwl j(t)にて表わすと、その値は
つぎの(11)式および(12)式に示すような形態にて定ま
る。
Next, to explain in detail the principle of strengthening variable connections, all strengthening of variable connections occurs from neural elements within each information processing layer during the period after an input pattern is presented until the next pattern is presented. This is done according to the time integral value of the output. It is assumed that the elapsed time τ after pattern presentation takes a discrete value for each delay time Δ that occurs when a signal is transmitted between adjacent information processing layers, and as described above, the L-th In a neural network in which the information processing layer UL is the final stage, equation (9) is satisfied. Therefore, after the presentation of the t-th pattern until the presentation of the next pattern, the time integral values of the u element and the w neural element in each information processing layer are respectively expressed as u〓
When expressed by l j (t) and w l j (t), the values are determined in the form shown in the following equations (11) and (12).

u〓 l j(t)=∫(K+L)Oul j(t、τ)δτ l=0、1、2、…、Lのとき (11) w〓 l j(t)=∫(K+L)Owl j(t、τ)δτ l=0、1、2、…、Lのとき (12) つぎに、第l番目の情報処理層Ul内のj番目の
u素子ul jの順方向入力結合が強化されるのは、そ
のu素子ul jの近傍に、そのu素子自体より大きい
時間積分値を有する神経素子が存在しない場合の
みである。すなわち、t回目のパターン呈示によ
つて強化されるときには値1をとり、また、強化
されないときには値0をとるような変数をδl j(t)
と表わすと、その変数δl j(t)の値は、つぎの(13)
式によつて定まる。
u〓 l j (t)=∫ (K+L)O u l j (t, τ)δτ When l=0, 1, 2,..., L (11) w〓 l j (t)=∫ (K+L)O w l j (t, τ) δτ When l=0, 1, 2, ..., L (12) Next, the j-th u in the l-th information processing layer U l The forward input coupling of an element u l j is strengthened only if there is no neural element in the vicinity of the u element u l j that has a larger time integral value than the u element itself. In other words, let δ l j (t) be a variable that takes the value 1 when it is reinforced by the t-th pattern presentation, and takes the value 0 when it is not reinforced.
Then, the value of the variable δ l j (t) is as follows (13)
Determined by the formula.

δl j(t)1j′εΩl 0に対して u〓 l j(t)≧u〓 l j′(t)のとき 0 その他 l=1、2、…、Lのとき (13) なお、この(13)式において、Ωl jは、u素子ul j
近傍領域を表わしている。
δ l j (t) 1j′εΩ l 0 when u〓 l j (t)≧u〓 l j ′(t), then 0. Others When l=1, 2,…, L (13) In this equation (13), Ω l j represents the neighborhood region of the u element ul j .

上述のような変数δl j(t)を用いると、順方向
の興奮性可変結合al ijと順方向の抑制性可変結合dl j
とのそれぞれの強化量は、つぎの(14)式および(1
5)式のように表わすことができ、その(14)式中に
おけるqlは、パターン呈示1回毎の強化の程度を
定めるパラメータである。
Using the variable δ l j (t) as described above, the forward variable excitatory connection a l ij and the forward variable inhibitory connection d l j
The respective reinforcement amounts for and are given by the following equations (14) and (1
It can be expressed as in equation (5), where q l in equation (14) is a parameter that determines the degree of reinforcement for each pattern presentation.

Δal ij(t)≡al ij(t+1)−al ij(t) =ql・cl
ij
ul-1 i(t)・δl j(t) l=1、2、…、Lのとき (14) しかして、帰還型可変抑制性結合bl+1 kjもまた強
化されるが、前述したように、つねに、順方向の
興奮性可変結合al+1 jkと連動して(10)式に従つて変化
する。
Δa l ij (t)≡a l ij (t+1)−a l ij (t) =q l・c l
ij
u l-1 i (t)・δ l j (t) When l=1, 2,..., L (14) Therefore, the feedback type variable inhibitory connection b l+1 kj is also strengthened, but as mentioned above, it is always in conjunction with the forward direction variable excitatory connection a l+1 jk according to equation (10). It changes over time.

以上に述べたように、本発明による神経回路網
においては、順方向の可変結合は、一つのパター
ンが呈示された後に次のパターンが呈示されるま
での期間における各情報処理層内の神経素子の出
力の時間積分値に依存して強化される。したがつ
て、帰還型抑制性結合を介して出力が抑制されな
かつたu素子からの順方向結合が、一層強く強化
される、という従来にない新たな性質を保持する
ことになる。
As described above, in the neural network according to the present invention, the forward variable connections are the neural elements in each information processing layer during the period after one pattern is presented until the next pattern is presented. is strengthened depending on the time integral value of the output. Therefore, a new property not found in the prior art is maintained in that the forward coupling from the u element whose output is not suppressed via the feedback suppressive coupling is further strengthened.

すなわち、本発明による神経回路網における結
合強化の原則によれば、(14)式にて示したよう
に、入力側情報処理層内のu素子が出力を送出し
続けることが一つの必要条件をなしている。した
がつて、帰還型抑制によつて出力が抑えられず、
大出力を送出し続けるu素子からの順方向結合が
強化されることになる。一方、帰還型抑制は、(10)
式から明らかなように、すでに周囲の結合に比し
て十分に強化されている順方向の興奮性結合を送
り出しているu素子に対しては大きく作用する。
すなわち、与えられたパターンの特徴を抽出する
回路網が完成した部分においては、帰還型抑制が
大きく作用し、入力側情報処理層内のu素子の出
力が抑えられるので、結合の強化はそれ以上進行
しないことになる。
In other words, according to the principle of strengthening connections in neural networks according to the present invention, one necessary condition is that the u elements in the input side information processing layer continue to send out outputs, as shown in equation (14). I am doing it. Therefore, the output cannot be suppressed by feedback type suppression,
The forward coupling from the u-element that continues to send out a large output will be strengthened. On the other hand, feedback type suppression is (10)
As is clear from the equation, it has a large effect on the u element, which is already sending out excitatory connections in the forward direction that are sufficiently strengthened compared to the surrounding connections.
In other words, in the part where the circuit network that extracts the features of the given pattern is completed, the feedback type suppression acts greatly and suppresses the output of the u element in the input side information processing layer, so the coupling is not strengthened any further. It will not proceed.

なお、興奮性および抑制性の順方向可変結合al ij
およびdl jは、ともに、初期状態においても、つぎ
の(16)式および(17)式にそれぞれ示すような小さ
い正の値をとるものとする。また、式中のαlは、
初期値の大きさを定める正のパラメータである。
Furthermore, the excitatory and inhibitory forward variable connections a l ij
It is assumed that both d l j and d l j take small positive values as shown in the following equations (16) and (17), respectively, even in the initial state. Also, α l in the formula is
It is a positive parameter that determines the size of the initial value.

al ij(0)=αl・cl ij l=1、2、…、Lのとき (16) dl j(0)=αl/2 l=1、2、…、Lのとき (17) 以上に説明した本発明による神経回路網の動作
の態様を具体的に示すために、入力情報受容層
U0および情報処理層U1〜U3よりなる4段構成の
神経回路網について行なつたコンピユータシミユ
レーシヨンの結果の一例を第3図、第4図a、b
および第5図a、bにそれぞれ示す。
a l ij (0)=α l・c l ij When l=1, 2,..., L (16) d l j (0)=αl/2 When l=1, 2,..., L (17 ) In order to specifically illustrate the mode of operation of the neural network according to the present invention explained above, the input information receiving layer
Examples of computer simulation results performed on a four-stage neural network consisting of U 0 and information processing layers U 1 to U 3 are shown in Figures 3 and 4 a and b.
and shown in FIGS. 5a and 5b, respectively.

上述のコンピユータシミユレーシヨンに使用し
た、互いに重なる部分の多い4種類のパターン
“X”、“Y”、“T”、“Z”を第3図に示す。この
コンピユータシミユレーシヨンにおいては、かか
るテストパターンからなる情報信号を受容層U0
に繰返し呈示して、その呈示に応じ、各情報処理
層間の結合が次第に変化して漸時に自己組織化が
完成して行く過程を比較検討した。
FIG. 3 shows four types of patterns "X", "Y", "T", and "Z", which were used in the above-mentioned computer simulation and have many mutually overlapping parts. In this computer simulation, an information signal consisting of such a test pattern is transmitted to the receiving layer U 0
We compared and examined the process in which the connections between each information processing layer gradually change and self-organization is gradually completed in response to repeated presentations.

第3図示の4種類のテストパターンのうち、パ
ターン“Z”を呈示した場合を例にとつて、情報
処理層間結合の進行過程を、帰還型抑制結合のな
い従来装置と、その帰還型抑制結合を用いた本発
明装置とを対比して第4図aとbとにそれぞれ示
す。なお、第4図a,bにおいては、自己組織化
の進行過程を判り易くするために、情報信号の正
常な流れとは逆に、奥の層から前段の層に向つて
情報信号が流れるものと仮定し、最終情報処理層
U3において最終的にパターン“Z”に対し選択
的に反応するように自己組織化されたu素子の出
力に影響を与える範囲を受容層U0上に再現した
形態にしてその進行過程を示してある。なお、図
示の各段に付記した数字はパターン呈示の回数を
表わしている。図示の結果から明らかなように、
自己組織化が一応完了して呈示パターン“Z”が
判別し得るようになるに要したパターン呈示回数
が、同図aに示す従来装置においては10回以上で
あつたのに対し、同図bに示す本発明装置におい
ては6〜7回の呈示にて十分であつた。
Taking as an example the case where pattern "Z" is presented among the four types of test patterns shown in FIG. 4a and 4b show a comparison with the apparatus of the present invention using the present invention. In addition, in Figure 4 a and b, in order to make it easier to understand the progress of self-organization, the information signal flows from the inner layer to the previous layer, contrary to the normal flow of the information signal. Assuming that the final information processing layer
In U 3 , the range that ultimately affects the output of the self-organized U element that selectively responds to the pattern “Z” is reproduced on the receptor layer U 0 to illustrate its progress. There is. Note that the numbers appended to each row in the diagram represent the number of times the pattern is presented. As is clear from the results shown,
The number of pattern presentations required for the self-assembly to be completed and the presentation pattern "Z" to be distinguishable was more than 10 times in the conventional device shown in figure a, whereas in figure b In the device of the present invention shown in Figure 2, 6 to 7 presentations were sufficient.

つぎに、第3図示の4種類のテストパターン
“X”、“Y”、“T”、“Z”をそれぞれ10回ずつ呈
示して情報処理層間結合の自己組織化を行なわせ
た後に、最終情報処理層U3内の各u素子が4種
類のテストパターンのいずれに対して反応するよ
うになつているかを検討した結果を、本発明装置
と従来装置とにつき対比して第5図aとbとに示
す。なお、図示の例においては、マトリツクス配
置した各u素子が反応するパターンの記号をそれ
ぞれのu素子の枠内に示してある。かかる図示の
結果から明らかなように、2種類以上のパターン
に反応するu素子の個数が、同図bに示す従来装
置においては29個存在したのに対し、同図aに示
す本発明装置においては1個しか存在せず、この
結果から、本発明装置においては、情報処理層間
結合の自己組織化によつて、従来に比し格段に良
好なパターン選択性が得られることが確かめられ
た。
Next, the four types of test patterns “X”, “Y”, “T”, and “Z” shown in the third figure are presented 10 times each to allow self-organization of the connections between the information processing layers, and then the final The results of examining which of the four test patterns each U element in the information processing layer U3 responds to are compared between the device of the present invention and the conventional device, as shown in Figure 5a. Shown in b. In the illustrated example, the symbol of the pattern to which each u-element arranged in a matrix responds is shown within the frame of each u-element. As is clear from the results shown in the figure, the number of U elements that respond to two or more types of patterns was 29 in the conventional device shown in FIG. This result confirms that in the device of the present invention, much better pattern selectivity than the conventional one can be obtained through self-organization of the connections between the information processing layers.

以上の説明から明らかなように、本発明によれ
ば、パターン認識に用いる自己組織化記憶装置に
おいて、過去の記憶と新たな入力パターンとの照
合という人間の記憶過程を模した情報処理を行な
い得るので、従来の順方向結合のみによる神経回
路網に比して格段に高度のパターン認識を行ない
得る可能性を帰還型結合の付加によつて得ること
ができる。
As is clear from the above description, according to the present invention, a self-organizing storage device used for pattern recognition can perform information processing that mimics the human memory process of matching past memories with new input patterns. Therefore, by adding feedback type connections, it is possible to achieve a much higher level of pattern recognition than in conventional neural networks using only forward connections.

したがつて、本発明自己組織化記憶装置は、図
形、文字、音声等に対する極めて高度のパターン
認識を行ない得るパターン認識装置や情報検索装
置等の極めて広い技術分野に応用することができ
る。
Therefore, the self-organizing storage device of the present invention can be applied to a wide range of technical fields such as pattern recognition devices and information retrieval devices that can perform highly sophisticated pattern recognition of graphics, characters, sounds, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明自己組織化記憶装置の原理的構
成を示す線図、第2図は同じくその情報処理層間
結合の詳細構成の例を示す線図、第3図は同じく
そのコンピユータシミユレーシヨンに供したテス
トパターンの例を示す線図、第4図aおよびbは
同じくそのコンピユータシミユレーシヨンの結果
の例を従来装置による例と対比してそれぞれ示す
オツシロ図形の写真、第5図aおよびbは同じく
そのコンピユータシミユレーシヨンの結果の他の
例を従来装置による他の例と対比してそれぞれ示
す線図である。 U…情報処理層、u…興奮性素子、v,w…抑
制性素子、S…結合可能領域、H…側抑制領域、
a…可変興奮性結合、b…可変帰還型抑制性結
合、c…固定興奮性結合、d…可変順方向抑制性
結合、h…固定抑制性結合。
FIG. 1 is a diagram showing the principle configuration of the self-organizing storage device of the present invention, FIG. 2 is a diagram showing an example of the detailed configuration of the connection between the information processing layers, and FIG. Figures 4a and 4b are diagrams showing examples of test patterns subjected to computer simulation; Figures 4a and 4b are photographs of oscilloscope figures showing examples of the results of the computer simulation in comparison with those obtained by conventional equipment; and Figure 5. Figures a and b are diagrams respectively showing other examples of the results of the computer simulation in comparison with other examples using the conventional device. U...information processing layer, u...excitatory element, v, w...inhibitory element, S...combinable region, H...side inhibitory region,
a...Variable excitatory connection, b...Variable feedback inhibitory connection, c...Fixed excitatory connection, d...Variable forward inhibitory connection, h...Fixed inhibitory connection.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個ずつの興奮性および抑制性の非線形閾
素子を混在させて二次元に配置した情報処理層を
複数個順次に配列し、前記情報処理層の相互間に
順方向の興奮性結合および抑制性結合並びに逆方
向の帰還型抑制性結合を設けることにより、順次
の前記情報処理層相互間の結合を入力情報に対応
させて自己組織化したことを特徴とする自己組織
化記憶装置。
1 A plurality of information processing layers in which a plurality of excitatory and inhibitory nonlinear threshold elements are mixed and arranged in two dimensions are sequentially arranged, and forward excitatory connections and inhibition are established between the information processing layers. 1. A self-organizing storage device, characterized in that the connections between the sequential information processing layers are self-organized in correspondence with input information by providing symmetrical connections and feedback-type inhibitory connections in the opposite direction.
JP57103083A 1982-06-17 1982-06-17 Self-organizing memory Granted JPS58221474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57103083A JPS58221474A (en) 1982-06-17 1982-06-17 Self-organizing memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57103083A JPS58221474A (en) 1982-06-17 1982-06-17 Self-organizing memory

Publications (2)

Publication Number Publication Date
JPS58221474A JPS58221474A (en) 1983-12-23
JPH0149985B2 true JPH0149985B2 (en) 1989-10-26

Family

ID=14344735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57103083A Granted JPS58221474A (en) 1982-06-17 1982-06-17 Self-organizing memory

Country Status (1)

Country Link
JP (1) JPS58221474A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133589A (en) * 1985-12-05 1987-06-16 Mitsubishi Heavy Ind Ltd Pattern storing and discriminating device
JPH01183763A (en) * 1988-01-18 1989-07-21 Fujitsu Ltd Learning processing system for network component data processor
JPH07117990B2 (en) * 1988-07-30 1995-12-18 株式会社東芝 Character recognition method and character recognition device using the same

Also Published As

Publication number Publication date
JPS58221474A (en) 1983-12-23

Similar Documents

Publication Publication Date Title
DE69032680T2 (en) Neural calculator
JPH0149985B2 (en)
EP0841621B1 (en) Learning method in binary systems
JPH08272759A (en) Method for speeding up execution of neural network for correlation signal processing
EP0595033A2 (en) High speed segmented neural network and fabrication method
JP2897220B2 (en) Signal processing device
JPH01232464A (en) Neural net constituting method
Chartier et al. A Connectionist Model of the Attentional Blink Effect During a Rapid Serial Visual Presentation Task
JP2607351B2 (en) Error Signal Generation Method for Efficient Learning of Multilayer Perceptron Neural Network
JPH06231106A (en) Method and device for learning recurrent type neural network
JPH0318964A (en) Learning system for neural net
JP3383713B2 (en) Neural network learning method and neural network learning device
JPH03257659A (en) Neural network
JP2000035955A (en) Constitution method for hierarchical neural network
JPH0394364A (en) neural network
JPH04222064A (en) Appearance inspection method
JPH03268074A (en) Pattern recognition method and device
JPH03257658A (en) Dynamic system modeling method for neural network
JPH02287861A (en) neural network
JP3296609B2 (en) Neural network that outputs membership function
KR100342886B1 (en) Method of learning binary system
JPH04215171A (en) Information processor
JP3343625B2 (en) Neural networks for fuzzy inference
JPH03147173A (en) Neural network
JPH0447475A (en) Picture processing system using neural network