Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0151208B2 - - Google Patents
[go: Go Back, main page]

JPH0151208B2 - - Google Patents

Info

Publication number
JPH0151208B2
JPH0151208B2 JP58156086A JP15608683A JPH0151208B2 JP H0151208 B2 JPH0151208 B2 JP H0151208B2 JP 58156086 A JP58156086 A JP 58156086A JP 15608683 A JP15608683 A JP 15608683A JP H0151208 B2 JPH0151208 B2 JP H0151208B2
Authority
JP
Japan
Prior art keywords
darlington
current
output
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58156086A
Other languages
Japanese (ja)
Other versions
JPS6047506A (en
Inventor
Tatsuo Hayakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58156086A priority Critical patent/JPS6047506A/en
Publication of JPS6047506A publication Critical patent/JPS6047506A/en
Publication of JPH0151208B2 publication Critical patent/JPH0151208B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電圧電流変換増幅器に関する。[Detailed description of the invention] [Technical field to which the invention pertains] The present invention relates to voltage-to-current conversion amplifiers.

〔従来技術〕[Prior art]

従来の電圧電流変換増幅器(以下、GMアンプ
という。)は、演算増幅器を使用したものの他に
は比較的簡単なものとして、第1図に示す構成の
ものがよく知られている。同図でV+は正電源端
子、V-は負電源端子、1〜4は定電流源で同一
の値をとる。IN1,IN2は電圧入力端子、OUT1
OUT2は電流出力端子で、Q1′,Q2′がGMアンプ
用のPNPトランジスタである。この回路の伝達
コンダクタンスGM1は、次のように表わされる。
In addition to the conventional voltage-to-current conversion amplifier (hereinafter referred to as GM amplifier) that uses an operational amplifier, a relatively simple one having the configuration shown in FIG. 1 is well known. In the figure, V + is a positive power supply terminal, V - is a negative power supply terminal, and 1 to 4 are constant current sources that take the same value. IN 1 and IN 2 are voltage input terminals, OUT 1 and
OUT 2 is the current output terminal, and Q 1 ′ and Q 2 ′ are PNP transistors for the GM amplifier. The transconductance GM 1 of this circuit is expressed as follows.

GM1=α/RE+2γe ……(1) ここで、REはQ1′,Q2′のコレクタ間に挿入され
た抵抗γeはトランジスタQ1′,Q2′のダイナミツク
エミツタ抵抗で定電流源1〜4の電流をI0、トラ
ンジスタのベース接地電流増幅率をαとすると次
式で与えられる。
GM 1 = α/R E +2γ e ……(1) Here, R E is the resistance γ e inserted between the collectors of Q 1 ′ and Q 2 ′ is the dynamic emitter of transistors Q 1 ′ and Q 2 ′. Assuming that the current of the constant current sources 1 to 4 using the resistor is I 0 and the common base current amplification factor of the transistor is α, it is given by the following equation.

γe=α・kT/qI0 ……(2) ただし、kはボルツマン常数、qは電子の電
荷、Tは絶対温度である。又、定電流源1〜4
は、バランスを取るため、すなわち、出力オフセ
ツトを零にするために同一値である必要がある。
この実現法としては、例えば第2図のように、カ
レントミラーCM1′,CM2′を利用した構成があ
る。同図で6′,7′は吐出し型の定電流出力端
子、9′,10′は吸込み型の定電流出力端子、
5′,8′はそれぞれのカレントミラーの定電流出
力の基準となる基準電流入力端子である。この基
準電流Irefはダーリントン接続トランジスタQ3′,
Q4′と基準電源V′B1で駆動されるトランジスタ
Q5′と挿入抵抗R′Iからなる回路で得られ、トラン
ジスタのベースエミツタ間電圧をVBEで表わす
と、基準電流Irefは、次のようになる。
γ e =α·kT/qI 0 ...(2) where k is the Boltzmann constant, q is the electron charge, and T is the absolute temperature. Also, constant current sources 1 to 4
must be the same value in order to achieve balance, that is, to make the output offset zero.
As a method for realizing this, for example, as shown in FIG. 2, there is a configuration using current mirrors CM 1 ' and CM 2 '. In the figure, 6' and 7' are discharge type constant current output terminals, 9' and 10' are suction type constant current output terminals,
5' and 8' are reference current input terminals that serve as a reference for the constant current output of each current mirror. This reference current I ref is connected to the Darlington connected transistor Q 3 ′,
Transistor driven by Q 4 ′ and reference power supply V′ B1
The reference current I ref is obtained from a circuit consisting of Q 5 ' and an inserted resistor R' I , and the base-emitter voltage of the transistor is expressed as V BE .

Iref=|V′B1|−3VBE/R′I ……(3) 両カレントミラーCM1′,CM2′の入出力電流比
を1と仮定すると、GMアンプ用のトランジスタ
Q1′,Q2′のバランスを取るため、すなわち、GM
アンプ入力電圧が零のとき出力電流を零とするた
めに、カレントミラーCM1′の入力端子5′へは、
NPNダーリントン接続トランジスタQ3′,Q4′を
介し、カレントミラーCM2′の入力端子8′へは
PNPトランジスタQ5′を介してIrefが伝達されてい
る。すなわち、トランジスタQ1′,Q2′のベース電
流の誤差は、トランジスタQ5′のベース電流分で
補償されている。この構成は確かにGMアンプの
直流バイアスに関する限りベース電流分誤差は補
償されているが、交流的にはαによる誤差は全く
補償されていない。すなわち、交流的に見るとこ
のGMアンプの伝達コンダクタンスGM1は(1)式に
示すようにαに依存して理想値1/RE+2γeよりず れることになる。この誤差分は、通常0.25%〜1
%にも達するので、高精度を必要とする応用では
問題になるという欠点がある。
I ref = |V′ B1 |−3V BE /R′ I ……(3) Assuming that the input/output current ratio of both current mirrors CM 1 ′ and CM 2 ′ is 1, the transistor for GM amplifier
In order to balance Q 1 ′ and Q 2 ′, that is, GM
In order to make the output current zero when the amplifier input voltage is zero, the input terminal 5' of the current mirror CM 1 ' is connected as follows.
The input terminal 8' of the current mirror CM 2 ' is connected to the input terminal 8' of the current mirror CM 2 ' via the NPN Darlington connected transistors Q3' and Q4 '.
I ref is transmitted through the PNP transistor Q 5 '. That is, the error in the base currents of transistors Q 1 ′ and Q 2 ′ is compensated for by the base current of transistor Q 5 ′. This configuration certainly compensates for the base current error as far as the GM amplifier's DC bias is concerned, but it does not compensate for the AC error at all. That is, from an AC point of view, the transfer conductance GM 1 of this GM amplifier deviates from the ideal value 1/R E +2γ e depending on α, as shown in equation (1). This error is usually 0.25% to 1
%, which poses a problem in applications that require high accuracy.

〔発明の目的〕[Purpose of the invention]

本発明の第1の目的は、上記の欠点を除去する
ことにより、直流バイアスのみならず交流特性の
αによる誤差も極めて小さくした電圧電流増幅器
を提供することにある。
A first object of the present invention is to provide a voltage-current amplifier in which not only the DC bias but also the error caused by α in the AC characteristics are extremely reduced by eliminating the above-mentioned drawbacks.

本発明の第2の目的は、前記第1の目的に加え
て、良好な高周波特性を有する電圧電流変換増幅
器を提供することにある。
In addition to the first object, a second object of the present invention is to provide a voltage-current conversion amplifier having good high frequency characteristics.

〔発明の構成〕[Structure of the invention]

本第1の発明の電圧電流変換増幅器は、ベース
が第1入力端子に出力コレクタが第1出力端子に
接続された第1のダーリントン接続トランジスタ
と、ベースが第2入力端子に出力コレクタが第2
出力端子に接続された第2のダーリントン接続ト
ランジスタと、前記第1、第2のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第1、第2のダーリントン
接続トランジスタと同導電型の第3のダーリント
ン接続トランジスタと逆導型の第4のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第1、第2のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第1及び第2のカレントミラーとを含む
ことから構成される。
The voltage-current conversion amplifier of the first invention includes a first Darlington-connected transistor whose base is connected to a first input terminal and whose output collector is connected to the first output terminal;
A second Darlington connection transistor connected to the output terminal, a resistor connected between the output emitters of the first and second Darlington connection transistors, and a reference current that is the same as that of the first and second Darlington connection transistors. a third Darlington connection transistor of conductivity type and a fourth Darlington connection transistor of opposite conductivity type, and supplying a bias current to the output emitter and output collector of the first and second Darlington connection transistors, respectively; and a second current mirror.

本第2の発明の電圧電流変換増幅器は、ベース
が第1入力端子に出力コレクタが第1出力端子に
接続された第1のダーリントン接続トランジスタ
と、ベースが第2入力端子に出力コレクタが第2
出力端子に接続された第2のダーリントン接続ト
ランジスタと、前記第1、第2のダーリントン接
続トランジスタの出力エミツタ間に接続された抵
抗と、基準電流が前記第1、第2のダーリントン
接続トランジスタと同導電型の第3のダーリント
ン接続トランジスタと逆導型の第4のダーリント
ン接続トランジスタを介して供給されバイアス電
流をそれぞれ前記第1、第2のダーリントン接続
トランジスタの出力エミツタ及び出力コレクタに
供給する第1及び第2のカレントミラーと、前記
第1、第2、第3のダーリントン接続トランジス
タの出力側トランジスタにアイドリング電流を供
給するアイドリング電流供給手段とを含むことか
ら構成される。
The voltage-current conversion amplifier of the second invention includes a first Darlington-connected transistor whose base is connected to a first input terminal and whose output collector is connected to the first output terminal;
A second Darlington connection transistor connected to the output terminal, a resistor connected between the output emitters of the first and second Darlington connection transistors, and a reference current that is the same as that of the first and second Darlington connection transistors. a third Darlington connection transistor of conductivity type and a fourth Darlington connection transistor of opposite conductivity type, and supplying a bias current to the output emitter and output collector of the first and second Darlington connection transistors, respectively; and a second current mirror, and idling current supply means for supplying idling current to the output transistors of the first, second, and third Darlington connection transistors.

〔実施例の説明〕[Explanation of Examples]

以下、本発明の実施例について図面を参照して
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

第3図は第1の本発明の一実施例の回路図であ
る。
FIG. 3 is a circuit diagram of an embodiment of the first invention.

本実施例は、ベースが第1入力端子IN1に出力
コレクタが第1出力端子OUT1に接続された第1
のダーリントン接続PNPトランジスタQ2,Q8
と、ベースが第2入力端子IN2に出力コレクタが
第2出力端子OUT2に接続された第2のダーリン
トン接続PNPトランジスタQ1,Q7と、第1、第
2のダーリントン接続トランジスタQ2,Q8,Q1
Q7の出力コレクタ間に接続された抵抗REと、基
準電流Irefが第1、第2のダーリントン接続トラ
ンジスタQ2,Q8,Q1,Q7と同導電型の第3のダ
ーリントン接続PNPトランジスタQ5,Q6と逆導
型の第4のダーリントン接続NPNトランジスタ
Q3,Q4を介して供給されバイアス電流をそれぞ
れ第1、第2のダーリントン接続トランジスタ
Q2,Q8,Q1,Q7の出力エミツタ及び出力コレク
タに供給する第1及び第2のカレントミラー
CM1,CM2とを含んで構成される。なお同図で
VB1は基準電源、V+は正電源端子、V-は負電源
端子である。
In this embodiment, the base is connected to the first input terminal IN 1 and the output collector is connected to the first output terminal OUT 1 .
Darlington connected PNP transistors Q 2 , Q 8
, second Darlington-connected PNP transistors Q 1 , Q 7 whose bases are connected to the second input terminal IN 2 and whose output collectors are connected to the second output terminal OUT 2 , and first and second Darlington-connected transistors Q 2 , Q 8 , Q 1 ,
A resistor R E connected between the output collector of Q 7 and a reference current I ref are connected to a third Darlington connection having the same conductivity type as the first and second Darlington connection transistors Q 2 , Q 8 , Q 1 , and Q 7 PNP transistors Q 5 and Q 6 and a fourth Darlington-connected NPN transistor of opposite conductivity type
The bias current is supplied through Q 3 and Q 4 to the first and second Darlington connected transistors, respectively.
First and second current mirrors supplying the output emitters and output collectors of Q 2 , Q 8 , Q 1 , and Q 7
It consists of CM 1 and CM 2 . In addition, in the same figure
V B1 is the reference power supply, V + is the positive power supply terminal, and V - is the negative power supply terminal.

すなわち、本実施例の回路が第2図に示した従
来例の回路と異なる点は、第2図におけるGMア
ンプ用のトランジスタQ1′,Q2′と基準電流発生用
トランジスタQ5′をダーリントン接続トランジス
タとしたことにある。
That is, the difference between the circuit of this embodiment and the conventional circuit shown in FIG. 2 is that the GM amplifier transistors Q 1 ′ and Q 2 ′ and the reference current generation transistor Q 5 ′ in FIG. The reason is that it is a connected transistor.

周知のように、ダーリントン接続トランジスタ
においては、例えば第3図に示すように、2個の
トランジスタから構成されている場合は、2個の
トランジスタのαが共に同じα0であるとすると、
全体のαTは αT=1−(1−α02 ……(4) で与えられる。今、α0=0.99(hfe=100)とすると
αT=0.9999となり、(1)式からも分るように交流特
性のαによる誤差は0.01%となる。従つて、本実
施例による直流バイアス、交流特性のαによる誤
差は最悪でも0.01%程度と極めて小さくできる。
As is well known, when a Darlington connected transistor is composed of two transistors as shown in FIG. 3, assuming that the two transistors have the same α0 ,
The total α T is given by α T =1−(1−α 0 ) 2 ……(4). Now, if α 0 =0.99 (h fe =100), then α T =0.9999, and as can be seen from equation (1), the error due to α in the AC characteristics is 0.01%. Therefore, the error caused by α in the DC bias and AC characteristics according to this embodiment can be extremely small to about 0.01% at worst.

しかし、本実施例によると、このGMアンプは
第1、第2のダーリントン接続トランジスタQ2
Q8,Q1,Q7の入力側トランジスタQ8,Q7のエミ
ツタ電流は出力側トランジスタQ2,Q1のベース
電流に等しいので、トランジスタQ8,Q7の動作
電流が非常に小さくなり、その結果としてGMア
ンプの高周波特性を損なう恐れがある。
However, according to this embodiment, this GM amplifier has first and second Darlington connection transistors Q 2 ,
The emitter currents of the input side transistors Q 8 and Q 7 of Q 8 , Q 1 and Q 7 are equal to the base currents of the output side transistors Q 2 and Q 1 , so the operating current of the transistors Q 8 and Q 7 becomes very small. As a result, the high frequency characteristics of the GM amplifier may be impaired.

第4図は本第2の発明の第1の実施例を示す回
路図である。
FIG. 4 is a circuit diagram showing a first embodiment of the second invention.

本実施例の回路は、第3図の本第1の発明の一
実施例の回路に、アイドリング基準電流Ibで駆動
される第3のカレントミラーCM3を設け、その
定電流出力端子12,13,14をそれぞれトラ
ンジスタQ7,Q8,Q6のエミツタに接続し、トラ
ンジスタQ7,Q8,Q6にアイドリング電流を供給
できるように構成される。
In the circuit of this embodiment, a third current mirror CM 3 driven by an idling reference current I b is added to the circuit of the embodiment of the first invention shown in FIG. 3, and its constant current output terminal 12, 13 and 14 are connected to the emitters of transistors Q 7 , Q 8 , and Q 6 , respectively, so that idling current can be supplied to transistors Q 7 , Q 8 , and Q 6 .

従つて本実施例によると、トランジスタQ7
Q8には別回路でアイドリング電流が供給される
のでその高周波動作を改善できる。更にトランジ
スタQ6にも同様にしてアイドリング電流が供給
されるので、GMアンプのバランスが十分に保た
れる。
Therefore, according to this embodiment, the transistors Q 7 ,
Q8 is supplied with idling current by a separate circuit, improving its high frequency operation. Furthermore, since idling current is similarly supplied to transistor Q6 , the balance of the GM amplifier is maintained sufficiently.

第5図は本第2発明の第2の実施例の回路図で
ある。
FIG. 5 is a circuit diagram of a second embodiment of the second invention.

本実施例の回路は、第4図に示した第1の実施
例における第3のカレントミラーCM3の代りに、
第3図に示した本第1の発明の一実施例における
第1のカレントミラーCM1のカレントミラー出
力を拡張して出力端子12′,13′,14′を設
け、トランジスタQ6,Q7,Q8のアイドリング電
流を供給するようにしたものである。従つて、第
1の実施例と同様に、高周波特性の改善とGMア
ンプのバランスを保つことができる。
In the circuit of this embodiment, instead of the third current mirror CM 3 in the first embodiment shown in FIG.
The current mirror output of the first current mirror CM 1 in the embodiment of the first invention shown in FIG . , Q8 . Therefore, as in the first embodiment, it is possible to improve the high frequency characteristics and maintain the balance of the GM amplifier.

ところで、上記第1の実施例においては、第3
のカレントミラーCM3もカレントミラーの伝達
比の精度が要求されることから回路規模が若干大
きくなる恐れがあり、又、第2の実施例において
は、トランジスタQ5のエミツタ、第4のカレン
トミラーCM4の端子5、端子13トランジスタ
Q5のベースに到る負帰還ループL1ができるので、
そのループ利得を1以下になるよう設計する必要
がある。
By the way, in the first embodiment, the third
The current mirror CM 3 also requires precision in the transmission ratio of the current mirror, so there is a risk that the circuit scale will become slightly large. CM 4 terminal 5, terminal 13 transistor
Since a negative feedback loop L 1 is created that reaches the base of Q 5 ,
It is necessary to design the loop gain to be 1 or less.

第6図は本第2の発明の第3の実施例を示す回
路図である。
FIG. 6 is a circuit diagram showing a third embodiment of the second invention.

本実施例の回路は、第3図に示した本第1発明
の一実施例の回路において、第1、第2、第3の
ダーリントン接続トランジスタの入力側トランジ
スタQ8,Q7,Q6のアイドリング電流供給手段と
して、その出力側トランジスタQ2,Q1,Q5のベ
ース−エミツタ間に抵抗RPをそれぞれ挿入した
ことから構成される。
The circuit of this embodiment is based on the circuit of the embodiment of the first invention shown in FIG . As idling current supply means, a resistor R P is inserted between the base and emitter of the output transistors Q 2 , Q 1 , and Q 5 .

この場合、アイドリング電流Iidは、トランジス
タQ1,Q2,Q5のベース−エミツタ間電圧VBE(シ
リコントランジスタで約0.7ボルト。)とすると、 Iid=VBE/RP ……(5) で与えられる。
In this case, the idling current I id is the base-emitter voltage V BE of transistors Q 1 , Q 2 , Q 5 (approximately 0.7 volts for silicon transistors), I id = V BE /R P ……(5 ) is given by

従つて、抵抗RPの値を所望の高周波数特性が
得られるように選ぶことにより、高周波特性の改
善が図れると共にGMアンプのバランスが保持さ
れる。
Therefore, by selecting the value of the resistor R P so as to obtain desired high frequency characteristics, the high frequency characteristics can be improved and the balance of the GM amplifier can be maintained.

更に、第1、第2、第3のダーリントン接続ト
ランジスタの形状を同一にし、抵抗RPの値を同
一に選べば、直流、交流共に誤差の無いバランス
の取れた、高周波数特性の良好な、GMアンプが
得られる。又、温度変動に関しても追随良くバラ
ンスすることは言うまでもない。その上、閉ルー
プがないので発振の恐れもなく、素子数も少くて
良い。
Furthermore, if the shapes of the first, second, and third Darlington connection transistors are made the same and the value of the resistor R P is selected to be the same, a well-balanced DC and AC with no errors and good high frequency characteristics can be obtained. You can get a GM amplifier. Moreover, it goes without saying that it is well balanced with respect to temperature fluctuations. Furthermore, since there is no closed loop, there is no fear of oscillation, and the number of elements can be reduced.

なお、本実施例において抵抗RPを適当なダイ
オードで置き換えても同様の効果を得ることがで
きる。
Note that in this embodiment, the same effect can be obtained even if the resistor R P is replaced with a suitable diode.

又、以上の実施例においては、ダーリントン接
続トランジスタをトランジスタ2個で構成した場
合を説明したが、このトランジスタの数は必要と
する精度に応じて増しても良い。
Furthermore, in the above embodiments, a case has been described in which the Darlington connection transistor is composed of two transistors, but the number of transistors may be increased depending on the required accuracy.

更に、以上の説明した回路構成において、トラ
ンジスタの導電型を逆にしても本発明が適用され
ることは言うまでもない。
Furthermore, in the circuit configuration described above, it goes without saying that the present invention is applicable even if the conductivity types of the transistors are reversed.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したとおり、本発明の電圧電
流変換増幅器は、電圧電流変換トランジスタ並び
にカレントミラーの基準電流発生回路のトランジ
スタとしてダーリントン接続トランジスタを有し
ているので直流バイアス、交流特性のαによる誤
差が極めて小さいという効果を有している。更に
ダーリントン接続トランジスタの入力側トランジ
スタのアイドリング電流供給手段を付加すること
により、良好な高周波特性も得られるという効果
を有している。
As explained above in detail, the voltage-current conversion amplifier of the present invention has a Darlington connection transistor as a voltage-current conversion transistor and a transistor of a current mirror reference current generation circuit, so errors due to DC bias and α of AC characteristics It has the effect that it is extremely small. Furthermore, by adding means for supplying idling current to the input side transistor of the Darlington connected transistor, it is possible to obtain good high frequency characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図はそれぞれ従来の電圧電流増幅
器の一例を示す回路図、第3図は本第1の発明の
一実施例の回路図、第4図、第5図、第6図はそ
れぞれ本第2発明の第1、第2、第3の実施例の
回路図である。 1〜4……定電流源、5,5′,6,6′,7,
7′,8,8′,9,9′,10,10′,11,1
2,12′,13,13′,14,14′……カレ
ミラーの出力端子、Q1,Q1′,Q2,Q2′……PNP
トランジスタ、Q3,Q3′,Q4,Q4′……NPNトラ
ンジスタ、Q5,Q5′,Q6,Q7,Q8……PNPトラ
ンジスタ、CM1,CM1′,CM2,CM2′,CM3……
カレントミラー、RE,RI,R′I,RP……抵抗、
VB1,V′B1……基準電源、V+……正電源端子、
V-……負電源端子、Iref,Ib……基準電流、IN1
IN2……電圧入力端子、OUT1,OUT2……電流
出力端子、L1……負帰還ループ。
1 and 2 are circuit diagrams showing an example of a conventional voltage-current amplifier, FIG. 3 is a circuit diagram of an embodiment of the first invention, and FIGS. 4, 5, and 6 are circuit diagrams showing an example of a conventional voltage-current amplifier. They are circuit diagrams of first, second, and third embodiments of the second invention, respectively. 1 to 4...constant current source, 5, 5', 6, 6', 7,
7', 8, 8', 9, 9', 10, 10', 11, 1
2, 12', 13, 13', 14, 14'... Output terminal of Kale mirror, Q 1 , Q 1 ', Q 2 , Q 2 '... PNP
Transistor, Q 3 , Q 3 ′, Q 4 , Q 4 ′...NPN transistor, Q 5 , Q 5 ′, Q 6 , Q 7 , Q 8 ...PNP transistor, CM 1 , CM 1 ′, CM 2 , CM 2 ′, CM 3 ……
Current mirror, R E , R I , R′ I , R P ...resistance,
V B1 , V′ B1 ...Reference power supply, V + ...Positive power supply terminal,
V - ... Negative power supply terminal, I ref , I b ... Reference current, IN 1 ,
IN 2 ... Voltage input terminal, OUT 1 , OUT 2 ... Current output terminal, L 1 ... Negative feedback loop.

Claims (1)

【特許請求の範囲】 1 ベースが第1入力端子に出力コレクタが第1
出力端子に接続された第1のダーリントン接続ト
ランジスタと、ベースが第2入力端子に出力コレ
クタが第2出力端子に接続された第2のダーリン
トン接続トランジスタと、前記第1、第2のダー
リントン接続トランジスタの出力エミツタ間に接
続された抵抗と、基準電流が前記第1、第2のダ
ーリントン接続トランジスタと同導電型の第3の
ダーリントン接続トランジスタと逆導型の第4の
ダーリントン接続トランジスタを介して供給され
バイアス電流をそれぞれ前記第1、第2のダーリ
ントン接続トランジスタの出力エミツタ及び出力
コレクタに供給する第1及び第2のカレントミラ
ーとを含むことを特徴とする電圧電流変換増幅
器。 2 ベースが第1入力端子に出力コレクタが第1
出力端子に接続された第1のダーリントン接続ト
ランジスタと、ベースが第2入力端子に出力コレ
クタが第2出力端子に接続された第2のダーリン
トン接続トランジスタと、前記第1、第2のダー
リントン接続トランジスタの出力エミツタ間に接
続された抵抗と、基準電流が前記第1、第2のダ
ーリントン接続トランジスタと同導電型の第3の
ダーリントン接続トランジスタと逆導型の第4の
ダーリントン接続トランジスタを介して供給され
バイアス電流をそれぞれ前記第1、第2のダーリ
ントン接続トランジスタの出力エミツタ及び出力
コレクタに供給する第1及び第2のカレントミラ
ーと、前記第1、第2、第3のダーリントン接続
トランジスタの入力側トランジスタにアイドリン
グ電流を供給するアイドリング電流供給手段とを
含むことを特徴とする電圧電流変換増幅器。 3 第1、第2、第3のダーリントン接続トラン
ジスタの入力側トランジスタにアイドリング電流
を、第3のカレントミラー又は前記第1のカレン
トミラーに設けられたアイドリング電流出力端子
により供給するアイドリング電流供給手段を有す
る特許請求の範囲、第2項記載の電圧電流変換増
幅器。 4 第1、第2、第3のダーリントン接続トラン
ジスタの出力側トランジスタのベース−エミツタ
間に挿入された抵抗又はダイオードよりなる前記
アイドリング電流供給手段を有する特許請求の範
囲第2項記載の電圧電流変換増幅器。
[Claims] 1. The base is the first input terminal and the output collector is the first
a first Darlington connection transistor connected to an output terminal; a second Darlington connection transistor having a base connected to a second input terminal and an output collector connected to a second output terminal; and the first and second Darlington connection transistors. A reference current is supplied through a resistor connected between the output emitters of the transistor and a third Darlington transistor of the same conductivity type as the first and second Darlington transistors, and a fourth Darlington transistor of the opposite conductivity type. and first and second current mirrors for supplying bias currents to output emitters and output collectors of the first and second Darlington connected transistors, respectively. 2 The base is the first input terminal and the output collector is the first
a first Darlington connection transistor connected to an output terminal; a second Darlington connection transistor having a base connected to a second input terminal and an output collector connected to a second output terminal; and the first and second Darlington connection transistors. A reference current is supplied through a resistor connected between the output emitters of the transistor and a third Darlington transistor of the same conductivity type as the first and second Darlington transistors, and a fourth Darlington transistor of the opposite conductivity type. first and second current mirrors that supply bias currents to output emitters and output collectors of the first and second Darlington connected transistors, respectively; and input sides of the first, second and third Darlington connected transistors. and idling current supply means for supplying idling current to a transistor. 3. Idling current supply means for supplying idling current to the input side transistors of the first, second and third Darlington connection transistors through an idling current output terminal provided on the third current mirror or the first current mirror. A voltage-current conversion amplifier according to claim 2. 4. The voltage-current converter according to claim 2, wherein the idling current supply means comprises a resistor or diode inserted between the base and emitter of the output side transistor of the first, second, and third Darlington connection transistors. amplifier.
JP58156086A 1983-08-26 1983-08-26 Voltage and current converter amplifier Granted JPS6047506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58156086A JPS6047506A (en) 1983-08-26 1983-08-26 Voltage and current converter amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58156086A JPS6047506A (en) 1983-08-26 1983-08-26 Voltage and current converter amplifier

Publications (2)

Publication Number Publication Date
JPS6047506A JPS6047506A (en) 1985-03-14
JPH0151208B2 true JPH0151208B2 (en) 1989-11-02

Family

ID=15619990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58156086A Granted JPS6047506A (en) 1983-08-26 1983-08-26 Voltage and current converter amplifier

Country Status (1)

Country Link
JP (1) JPS6047506A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515384Y2 (en) * 1974-04-17 1980-04-09

Also Published As

Publication number Publication date
JPS6047506A (en) 1985-03-14

Similar Documents

Publication Publication Date Title
JPS6014512A (en) Low voltage ic current source
JPH0618015B2 (en) Current stabilization circuit
JPH0681013U (en) Current source circuit
JPH0322723B2 (en)
JPH0452645B2 (en)
KR870002693B1 (en) Amplifier device
JPH0136346B2 (en)
JPS6148168B2 (en)
US4292583A (en) Voltage and temperature stabilized constant current source circuit
EP0090543A1 (en) Differential amplifier with improved linear amplification
US4928073A (en) DC amplifier
JPS6154286B2 (en)
JPH0151208B2 (en)
JPS6357808B2 (en)
JPH0349463Y2 (en)
JPH0478044B2 (en)
JP3134343B2 (en) Bandgap reference voltage generation circuit
JPH0326435B2 (en)
JP3103104B2 (en) Buffer circuit
JPS6333726B2 (en)
JPS6037484B2 (en) current stabilization circuit
JP2520219Y2 (en) Power amplifier
JPS5818334Y2 (en) amplifier circuit
JPS645369Y2 (en)
JP3547895B2 (en) Constant current generation circuit