JPH0154898B2 - - Google Patents
Info
- Publication number
- JPH0154898B2 JPH0154898B2 JP56049767A JP4976781A JPH0154898B2 JP H0154898 B2 JPH0154898 B2 JP H0154898B2 JP 56049767 A JP56049767 A JP 56049767A JP 4976781 A JP4976781 A JP 4976781A JP H0154898 B2 JPH0154898 B2 JP H0154898B2
- Authority
- JP
- Japan
- Prior art keywords
- billing data
- data
- buffer register
- billing
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Meter Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は自動交換機の課金制御を行なうときの
時計制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a clock control method for controlling billing in an automatic exchange.
従来、自動交換機は加入者や回線の状態が変化
する度(ダイヤルが完了したとき、相手側が応答
したとき等)に、課金制御に必要な各種情報を含
む課金データを発生し、課金処理装置に送出して
いる。すなわち、この課金データには発信者番号
情報、被呼者番号情報、状態情報(すなわち、発
信、相手側応答、終話等を示す情報)が含まれて
いる。課金装置ではこの課金データを受けとる
と、その受信時刻と上述の課金データの内容とに
基づき直ちに処理を行つている。自動交換機の外
部に設けたデータ処理装置にて課金データを処理
する場合、自動交換機からデータ処理装置へ送ら
れる課金データの中には時計情報が含まれていな
かつた。したがつてデータ処理装置では課金デー
タが送られてくるたびに自らの時計回路より時計
情報を読み出す実時間処理を必要とし、速い処理
速度と高い処理能力を必要とするという欠点があ
つた。 Conventionally, automatic switching equipment generates billing data containing various information necessary for billing control every time the subscriber or line status changes (when dialing is completed, when the other party responds, etc.), and the billing data is sent to the billing processing device. Sending out. That is, this billing data includes caller number information, called party number information, and status information (that is, information indicating a call, a response from the other party, a call termination, etc.). When the billing device receives this billing data, it immediately performs processing based on the reception time and the content of the billing data described above. When billing data is processed by a data processing device provided outside an automatic exchange, clock information is not included in the billing data sent from the automatic exchange to the data processing device. Therefore, the data processing device requires real-time processing of reading clock information from its own clock circuit every time billing data is sent, and has the drawback of requiring fast processing speed and high processing capacity.
本発明の目的は自動交換機にて課金データに時
計情報を付加してから外部データ処理装置に転送
することにより上記欠点を除去し、外部データ処
理装置が時計回路を必要とせず、低い処理速度で
も課金データの処理ができるようにした自動交換
機の時計制御方式を提供するものである。 The purpose of the present invention is to eliminate the above-mentioned drawbacks by adding clock information to billing data in an automatic exchange and then transmitting it to an external data processing device, so that the external data processing device does not require a clock circuit and can operate at a low processing speed. This invention provides a clock control method for an automatic exchange that is capable of processing billing data.
本発明の自動交換機の時計制御方式は、課金デ
ータを処理する外部データ処理装置に通信線を介
して前記課金データを転送するためのインターフ
エース回路を有する自動交換機の前記インターフ
エース回路に、
前記交換機の課金データ収集プロセツサーから
の課金データを受信する入力バツフアレジスタ
と、該入力バツフアレジスタで受信した前記課金
データを記憶するメモリと、時刻情報を発生する
時計回路と、前記通信線へ送信するデータが書き
込まれる出力バツフアレジスタと、前記メモリに
記憶されている前記課金データを読み出して前記
時刻情報を付加し前記出力バツフアレジスタを介
して前記通信線に送出するインタフエース用プロ
セツサーとを設けたことを特徴とする。 The clock control method for an automatic exchange according to the present invention includes: an interface circuit of an automatic exchange having an interface circuit for transferring billing data via a communication line to an external data processing device that processes billing data; an input buffer register that receives billing data from a billing data collection processor of the input buffer register, a memory that stores the billing data received by the input buffer register, a clock circuit that generates time information, and a clock circuit that transmits time information to the communication line. An output buffer register into which data is written, and an interface processor that reads out the billing data stored in the memory, adds the time information, and sends the data to the communication line via the output buffer register. It is characterized by:
次に本発明の実施例について第1図を参照して
説明する。 Next, an embodiment of the present invention will be described with reference to FIG.
第1図において、自動交換機1の内部で発生し
た課金データは一旦課金データ収集プロセツサー
2に送られる。課金データ収集プロセツサー2で
は受信した課金データを一定のデータフオーマツ
トに整えてから一定のデータ量単位に分割してイ
ンターフエース回路3に送られる。インターフエ
ース回路3では送られた課金データをインターフ
エース用プロセツサー6により入力バツフアレジ
スタ4から読出すと、一旦一時記憶メモリ5に格
納する。なお、課金データ収集プロセツサ2から
送られてくる課金データは必ずしもひとまわりの
データ毎に送られて来るとは限らない。断続して
送られて来るデータはインターフエース用プロセ
ツサー6により各データの区切りを識別し、ひと
続きのデータがそろつて始めて時計回路7からの
時計情報の読出しを行なう。この時計回路7に於
ける時刻には年、月、曜日、日、時、分および秒
などが含まれており、表示回路8にて各情報は表
示される。また、時計修正回路9によりスイツチ
にて手動にても時刻の設定や修正ができる。前記
インターフエース用プロセツサー6は時計回路7
から読出した時計情報を一時記憶メモリ5に蓄え
られている課金データに一定のフオーマツトに従
つて付加し、そのデータを出力用バツフアレジス
タ10に書込む。このようにして出力用バツフア
レジスタ10に書込まれた時計情報の付加された
課金データは一定速度にて通信線11を通じ、外
部のデータ処理装置へ転送される。従つて、外部
データ処理装置では既に時計情報を有する課金デ
ータを受信するので時計回路を保有する必要はな
い。また課金データの受信時刻を登録するための
実時間処理も行なう必要はない。 In FIG. 1, billing data generated within an automatic exchange 1 is once sent to a billing data collection processor 2. The billing data collection processor 2 formats the received billing data into a certain data format, divides it into units of a certain amount of data, and sends the divided data to the interface circuit 3. In the interface circuit 3, the interface processor 6 reads out the sent billing data from the input buffer register 4 and temporarily stores it in the temporary storage memory 5. Note that the billing data sent from the billing data collection processor 2 is not necessarily sent for each round of data. The interface processor 6 identifies the boundaries of each piece of data that is sent intermittently, and the clock information is read out from the clock circuit 7 only when a series of data is complete. The time in the clock circuit 7 includes the year, month, day of the week, day, hour, minute, second, etc., and each information is displayed on the display circuit 8. Furthermore, the clock correction circuit 9 allows the time to be set and corrected manually using a switch. The interface processor 6 is a clock circuit 7.
The clock information read from the computer is added to the billing data stored in the temporary storage memory 5 according to a certain format, and the data is written into the output buffer register 10. The billing data with the clock information written in the output buffer register 10 in this manner is transferred at a constant speed to an external data processing device through the communication line 11. Therefore, since the external data processing device already receives billing data that includes clock information, it is not necessary to have a clock circuit. Further, there is no need to perform real-time processing to register the reception time of billing data.
本発明は以上説明したように自動交換機のイン
ターフエース回路において、課金データに時計情
報を付加してから外部のデータ処理装置へ転送す
る方法をとることにより、外部データ処理装置で
の時計情報登録のための実時間処理を不要とし、
従つて低い処理能力ですませることができるた
め、安価なデータ処理装置が利用できる効果があ
る。 As explained above, the present invention employs a method in which clock information is added to billing data in the interface circuit of an automatic exchange and then transferred to an external data processing device, thereby allowing clock information to be registered in the external data processing device. This eliminates the need for real-time processing for
Therefore, it is possible to use a low processing capacity, which has the effect of allowing the use of inexpensive data processing equipment.
第1図は本発明の一実施例を示すインターフエ
ース回路のブロツク構成図である。
1……自動交換機、2……課金データ収集プロ
セツサ、3……インターフエース回路、4……入
力バツフアレジスタ、5……一時記憶メモリ、6
……インターフエース用プロセツサー、7……時
計回路、8……時計表示回路、9……時刻修正回
路、10……出力バツフアレジスタ、11……通
信線。
FIG. 1 is a block diagram of an interface circuit showing one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Automatic switchboard, 2... Billing data collection processor, 3... Interface circuit, 4... Input buffer register, 5... Temporary storage memory, 6
...Interface processor, 7...Clock circuit, 8...Clock display circuit, 9...Time adjustment circuit, 10...Output buffer register, 11...Communication line.
Claims (1)
通信線を介して前記課金データを転送するための
インターフエース回路を有する自動交換機の前記
インターフエース回路に、 前記交換機の課金データ収集プロセツサーから
の課金データを受信する入力バツフアレジスタ
と、該入力バツフアレジスタで受信した前記課金
データを記憶するメモリと、時刻情報を発生する
時計回路と、前記通信線へ送信するデータが書き
込まれる出力バツフアレジスタと、前記メモリに
記憶されている前記課金データを読み出して前記
時刻情報を付加し前記出力バツフアレジスタを介
して前記通信線に送出するインタフエース用プロ
セツサーとを設けたことを特徴とする自動交換機
の時計制御方式。[Scope of Claims] 1. The interface circuit of an automatic exchange having an interface circuit for transferring the billing data via a communication line to an external data processing device that processes the billing data, the billing data collection of the exchange. An input buffer register that receives billing data from the processor, a memory that stores the billing data received by the input buffer register, a clock circuit that generates time information, and data to be sent to the communication line is written. The present invention is characterized by being provided with an output buffer register and an interface processor that reads out the billing data stored in the memory, adds the time information, and sends the data to the communication line via the output buffer register. Automatic switchboard clock control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4976781A JPS57164653A (en) | 1981-04-02 | 1981-04-02 | Clock control system for automatic exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4976781A JPS57164653A (en) | 1981-04-02 | 1981-04-02 | Clock control system for automatic exchange |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164653A JPS57164653A (en) | 1982-10-09 |
| JPH0154898B2 true JPH0154898B2 (en) | 1989-11-21 |
Family
ID=12840318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4976781A Granted JPS57164653A (en) | 1981-04-02 | 1981-04-02 | Clock control system for automatic exchange |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164653A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125155A (en) * | 1983-01-04 | 1984-07-19 | Nec Corp | Transfer system of charging data |
| JP2582939Y2 (en) * | 1991-10-14 | 1998-10-15 | 株式会社三協精機製作所 | Card storage device for card stacker |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341928B2 (en) * | 1971-10-30 | 1978-11-08 |
-
1981
- 1981-04-02 JP JP4976781A patent/JPS57164653A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164653A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3587060A (en) | Shared memory data processing system | |
| JPH0154898B2 (en) | ||
| JPS6126257B2 (en) | ||
| JP2826100B2 (en) | Image transmission device | |
| JPS58111599A (en) | Switching circuit network and method for time division multiplex communication system | |
| JPH011355A (en) | Busy display device in electronic telephone directory system | |
| JPS61225970A (en) | Facsimile equipment | |
| JP3188287B2 (en) | Service tone generation method | |
| JPS62291243A (en) | Multi-functional telephone set exchange | |
| JPS6166455A (en) | Extension representative group no answer transfer system | |
| JP2693942B2 (en) | Pager sound test device and method | |
| JPS60229464A (en) | Command transmission system of telephone exchange system | |
| JPH01128655A (en) | Subscriber circuit | |
| JPH03125543A (en) | Automatic answering telephone set | |
| JPH01212911A (en) | timing generator | |
| JPH0397332A (en) | Inter-processor communication method | |
| JPS6330090A (en) | Radio telephone dial relay system | |
| JPH0227879B2 (en) | KANYUSHAKUWACHUJOHOCHUSHUTSUHOSHIKI | |
| JPS6390947A (en) | Telephone terminal equipment | |
| JPS59153362A (en) | Button telephone set | |
| JPH05244654A (en) | Data access system for electronic exchange | |
| JPS59168774A (en) | Facsimile device | |
| JPH0548742A (en) | Transfer control system for key telephone system | |
| JPS6218158A (en) | Subscriber number storage device | |
| JPS5967056U (en) | data transmission equipment |