JPH0157514B2 - - Google Patents
Info
- Publication number
- JPH0157514B2 JPH0157514B2 JP55072254A JP7225480A JPH0157514B2 JP H0157514 B2 JPH0157514 B2 JP H0157514B2 JP 55072254 A JP55072254 A JP 55072254A JP 7225480 A JP7225480 A JP 7225480A JP H0157514 B2 JPH0157514 B2 JP H0157514B2
- Authority
- JP
- Japan
- Prior art keywords
- cladding layer
- layer
- cladding
- mask
- mesa stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体発光素子の製造方法にかかわ
り、特に埋め込み型構造を有するダブル・ヘテロ
接合半導体発光素子の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly to a method for manufacturing a double heterojunction semiconductor light emitting device having a buried structure.
半導体レーザに於てはその発光効率の向上を図
るために埋め込み型構造が広く用いられる。 A buried structure is widely used in semiconductor lasers to improve their luminous efficiency.
そしてこのような埋め込み型構造を有するダブ
ル・ヘテロ接合半導体レーザを形成する際に行つ
ていた従来の方法は、例えばインジウム・ガリウ
ム・砒素・燐―インジウム・燐(InGaAsP―
InP)系の埋め込み型半導体レーザに於ては、先
ず第1図aに示すように(001)面に主面とする
N型インジウム・燐(N―InP)基板1上に、5
〔μm〕程度の厚さを有するN―InPからなる第1
のクラツド層2、0.2〔μm〕の厚さを有するN型
インジウム・ガリウム・砒素・燐―(N―
InGaAsP)からなる活性層3、1.5〔μm〕以上の
厚さを有するP型インジウム・燐(P―InP)か
らなる第2のクラツド層4、及び0.5〜1.5〔μm〕
程度の厚さを有するP型インジウム・ガリウム・
砒素・燐(P―InGaAsP)からなる第1のコン
タクト層5を順次連続してエピタキシヤル成長せ
しめる。 The conventional method used to form a double heterojunction semiconductor laser with such a buried structure is, for example, indium, gallium, arsenic, phosphorus (InGaAsP).
In the case of an InP-based buried semiconductor laser, first, as shown in FIG.
The first layer is made of N-InP and has a thickness of about [μm].
The cladding layer 2 is made of N-type indium gallium arsenic phosphorus (N-
an active layer 3 made of P-type indium-phosphorous (P-InP) having a thickness of 1.5 [μm] or more;
P-type indium gallium with a thickness of about
A first contact layer 5 made of arsenic/phosphorus (P--InGaAsP) is epitaxially grown one after another.
次いで前記第1のコンタクト層5上の所望の領
域にストライブ状の二酸化シリコン(SiO2)マ
スク・パーンを形成して後、前記エピタキシヤル
層の異方性エツチングを行い、第1図bに示すよ
うに下層から第1のクラツド層2、活性層3、第
2のクラツド層4、第1のコンタクト層5の順に
積層され上面にSiO2マスク・パターン6を有す
るメサ・ストライプ7を形成する。 Next, a striped silicon dioxide (SiO 2 ) mask pattern is formed in a desired region on the first contact layer 5, and then the epitaxial layer is anisotropically etched, as shown in FIG. 1b. As shown, the first cladding layer 2, the active layer 3, the second cladding layer 4, and the first contact layer 5 are laminated in this order from the bottom to form a mesa stripe 7 having an SiO 2 mask pattern 6 on the upper surface. .
次いで第1図cに示すように前記SiO2マス
ク・パターン6でメサ・ストライプ7上を覆つた
状態で該基板上のメサ・ストライプ7の周辺部に
選択的に、前記メサ・ストライプ7の活性層3に
達するP―InPからなる第3のクラツド層8とメ
サ・ストライプ6の第2のクラツド層4の上面に
達するN―InPからなる第4のクラツド層9と、
SiO2マスク・パターン6に達するP―InGaAsP
からなる第2のコンタクト層5′を順次エピタキ
シヤル成長せしめて埋め込み構造を形成してい
た。然し上記のような選択液相成長方法に於て
は、基板面に成長せしめたエピタキシヤル層はメ
サ・ストライプ7近傍に於て厚く、メサ・ストラ
イプ7から隔つた領域に於て薄く成長する性質が
あり、上記従来方法のようにメサ・ストライプ7
の高さが5.5〜6〔μm〕程度に高く形成される場
合には、該メサ・ストライプを埋め込むための第
3のクラツド層8、第4のクラツド層9及び第2
のコンタクト層5′の成長厚さが大きいめに第2
のコンタクト層5′の上面には図に示すような大
きな段差が形成され、第1図dに示すように
SiO2マスク・パターン6を除去した後第1のコ
ンタクト層5及び第2のコンタクト層5′上に連
続して形成せしめたP電極10の表面は平担にな
らない。 Next, as shown in FIG. 1c, while the mesa stripes 7 are covered with the SiO 2 mask pattern 6, the activation of the mesa stripes 7 is selectively applied to the periphery of the mesa stripes 7 on the substrate. a third cladding layer 8 of P-InP reaching the layer 3; a fourth cladding layer 9 of N-InP reaching the top surface of the second cladding layer 4 of the mesa stripe 6;
P-InGaAsP reaching SiO 2 mask pattern 6
A buried structure was formed by epitaxially growing a second contact layer 5' consisting of the following layers. However, in the selective liquid phase growth method as described above, the epitaxial layer grown on the substrate surface has a tendency to grow thicker in the vicinity of the mesa stripes 7 and thinner in areas separated from the mesa stripes 7. There is a mesa stripe 7 as in the conventional method above.
When the mesa stripe is formed to have a high height of about 5.5 to 6 [μm], the third cladding layer 8, the fourth cladding layer 9, and the second cladding layer are formed to bury the mesa stripe.
Because the growth thickness of the contact layer 5' is larger, the second
A large step is formed on the upper surface of the contact layer 5' as shown in the figure, and as shown in FIG.
After the SiO 2 mask pattern 6 is removed, the surface of the P electrode 10 continuously formed on the first contact layer 5 and the second contact layer 5' is not flat.
一方半導体レーザに於ては動作時に大きな発熱
を伴い、その放熱効率を高めることがその性能を
向上する上で極めて重要であり、そのためにはマ
ウント構造としては発光領域に近いエピタキシヤ
ル層上のP電極をヒート・シンクにろう付けする
アツプ・サイド・ダウン構造が好ましい。 On the other hand, semiconductor lasers generate a large amount of heat during operation, and increasing the heat dissipation efficiency is extremely important for improving their performance. An up-side-down construction in which the electrodes are brazed to the heat sink is preferred.
然し前述のような従来方法で形成した半導体レ
ーザ・チツプに於ては、P電極の表面に大きな凹
凸があるためにヒート・シンクへのろう付け作業
がしにくく、又均質なろう付けがなされない。従
つて半導体レーザ・チツプの放熱効率が低下する
と同時に、P電極全面から一様に放熱がなされな
いのでチツプ内に急激な温度分布が生じ、熱歪み
のために動作時にチツプが破壊する場合も生ず
る。 However, in semiconductor laser chips formed by the conventional method as described above, the P electrode has large irregularities on its surface, which makes it difficult to braze to the heat sink, and it is difficult to braze uniformly. . Therefore, the heat dissipation efficiency of the semiconductor laser chip decreases, and at the same time, heat is not dissipated uniformly from the entire surface of the P electrode, resulting in a sharp temperature distribution within the chip, which may cause the chip to break during operation due to thermal distortion. .
そのため従来の埋め込み型半導体レーザに於て
は基板をできるだけ薄くし、基板側の電極例えば
N電極をヒート・シンクにろう付けし基板側から
放熱を行うマウント構造にして、チツプ内に生ず
る急激な温度分布をなくす手段が多く用いられる
が、このような構造に於ては基板を薄くする限度
が100〔μm〕程度であるためアツプ・サイド・ダ
ウン構造にくらべ熱抵抗が著しく大きく、従つて
放熱効果が充分でないので、半導体レーザの発光
出力の低下、使用周囲温度限界の低下及び装置寿
命の低下等を招いていた。 Therefore, in conventional embedded semiconductor lasers, the substrate is made as thin as possible, and the electrodes on the substrate side, such as the N electrode, are brazed to a heat sink to radiate heat from the substrate side. Many methods are used to eliminate the distribution, but in this type of structure, the limit on how thin the substrate can be is about 100 [μm], so the thermal resistance is significantly higher than that of an up-side-down structure, and therefore the heat dissipation effect is poor. This has led to a decrease in the light emission output of the semiconductor laser, a decrease in the operating ambient temperature limit, and a decrease in the life of the device.
本発明は上記問題点に鑑み、エピタキシヤル層
上面の平担化を図り、アツプ・サイド・ダウン方
式のチツプ・マウントを可能ならしめる埋め込み
型半導体発光素子の製造方法を提供する。 In view of the above-mentioned problems, the present invention provides a method for manufacturing a buried semiconductor light emitting device, which flattens the upper surface of the epitaxial layer and enables up-side-down chip mounting.
即ち本発明は埋め込み型ダブル・ヘテロ接合半
導体発光素子の製造方法に於て、半導体基板上に
第1のクラツド層と活性層及び第2のクラツド層
の一部を順次連続して液相エピタキシヤル成長せ
しめる工程、上記第2のクラツド層の一部と活性
層及び第1のクラツド層からなるメサ・ストライ
プをマスクを用いてエツチング形成する工程、該
マスクを成長防止用マスクとして用い、該メサ・
ストライプの側部に導電性の互いに異なる二層の
クラツド層を連続して液相エピタキシヤル成長せ
しめて該メサ・ストライプを埋め込む工程、該マ
スクを除去した後、該基板上に前記一部成長した
第2のクラツド層より厚さの厚い第2のクラツド
層の残部及びコンタクト層を連続して液相エピタ
キシヤル成長せしめる工程とを有することを特徴
とする。 That is, the present invention provides a method for manufacturing a buried double heterojunction semiconductor light emitting device, in which a first cladding layer, an active layer, and a portion of a second cladding layer are sequentially and successively liquid-phase epitaxially deposited on a semiconductor substrate. a step of etching a mesa stripe consisting of a part of the second cladding layer, an active layer, and the first cladding layer using a mask; using the mask as a growth prevention mask;
burying the mesa stripe by sequentially growing two different conductive cladding layers on the sides of the stripe by liquid phase epitaxial growth; The method is characterized by comprising a step of successively growing the remaining part of the second cladding layer and the contact layer, which is thicker than the second cladding layer, by liquid phase epitaxial growth.
以下本発明を第2図a乃至fに示す一実施例に
於ける工程断面図を用いて詳細に説明する。 The present invention will be explained in detail below using process cross-sectional views of an embodiment shown in FIGS. 2a to 2f.
例えば本発明の方法を用いてInGaAsP―InP系
の埋め込み型半導体レーザを製造するには、先ず
第2図aに示すように、通常のスライド式液相成
長方法を用いて(001)面を主面とするN―InP
基板1上に5〔μm〕程度の厚さのN―InPからな
る第1のクラツド層2、0.1〜0.2〔μm〕程度の厚
さのN―InGaAsPからなる活性層3、及び該活
性層を完全に蔽うことのできる最低の厚さ例えば
0.2〜0.3〔μm〕程度の厚さを有するP―InPから
なる第2のクラツド層の一部4aを順次連続して
エピタキシヤル成長せしめる。 For example, in order to manufacture an InGaAsP-InP-based buried semiconductor laser using the method of the present invention, first, as shown in Figure 2a, the (001) plane is mainly grown using the usual sliding liquid phase growth method. N-InP as a surface
A first cladding layer 2 made of N-InP with a thickness of about 5 [μm], an active layer 3 made of N-InGaAsP with a thickness of about 0.1 to 0.2 [μm], and the active layer are formed on a substrate 1. Minimum thickness that can be completely covered e.g.
A portion 4a of the second cladding layer made of P--InP and having a thickness of about 0.2 to 0.3 [μm] is successively epitaxially grown.
次いで該基板上にスパツタリング等の方法によ
り1000〔Å〕程度の厚さのSiO2膜を被着して後、
通常のフオト・リングラフイの方法を用いて、第
2図bに示すように該基板上に該基板の面内方位
〔110〕又は〔110〕〕方向に沿つて所望の寸法
を有するストライブ状のSiO2マスク・パターン
6を形成する。 Next, after depositing a SiO 2 film with a thickness of about 1000 [Å] on the substrate by a method such as sputtering,
Using a conventional photolithographic method, a stripe having a desired dimension is formed on the substrate along the in-plane direction [110] or [1 1 0] direction of the substrate as shown in FIG. 2b. A SiO 2 mask pattern 6 is formed.
次いで該基板面をブロム・メタノール等からな
る異方性エツチング液を用い前記SiO2マスク・
パターン6をマスクとして前記活性層3の幅が例
えば2〜3〔μm〕程度の所望の幅になるまでメ
サ・エツチングを行い、第2図cに示すように第
1のクラツド層2上に第1のクラツド層2、活性
層3及び第2のクラツド層の一部4aからなり上
面にSiO2マスク・パターン6を有するメサ・ス
トライプ7′を形成する。 Next, the substrate surface is etched with the SiO 2 mask using an anisotropic etching solution made of bromine, methanol, etc.
Using the pattern 6 as a mask, mesa etching is performed until the width of the active layer 3 reaches a desired width of, for example, about 2 to 3 [μm], and as shown in FIG. A mesa stripe 7' is formed of the first cladding layer 2, the active layer 3 and a part 4a of the second cladding layer and having a SiO 2 mask pattern 6 on its upper surface.
次いで第2図dに示すように、前記SiO2マス
ク・パターン6を被着させたままメサ・ストライ
プ7′の周辺部にスライド式液相エピタキシヤル
成長方法を用いて、メサ・ストライプ7′の活性
層3に達するP―InPからなる第3のクラツド層
8及びSiO2マスク・パターン6に達するN―InP
からなる第4のクラツド層9を選択形成せしめて
メサ・ストライプを埋め込む。 Next, as shown in FIG. 2d, the mesa stripe 7' is grown using a sliding liquid phase epitaxial growth method on the periphery of the mesa stripe 7' while the SiO 2 mask pattern 6 is still deposited. Third cladding layer 8 consisting of P-InP reaching the active layer 3 and N-InP reaching the SiO 2 mask pattern 6
A fourth cladding layer 9 consisting of is selectively formed to embed the mesa stripes.
なお上記第3のクラツド層8及び第4のクラツ
ド層9は横方向の光閉じ込め機能の他に、両層の
間にP―Nジヤンクシヨン11が形成されるので
電流阻止機能をも備えている。 The third cladding layer 8 and the fourth cladding layer 9 have not only a lateral optical confinement function but also a current blocking function since a PN junction 11 is formed between the two layers.
そして本発明の方法に於ては埋め込まねばなら
ないメサ・ストライプの高さはせいぜい2.5〜3
〔μm〕程度で、従来に比べて半減しているので、
上記埋め込み成長を終つた状態で第4のクラツド
層9上面に形成される段差12は従来より大幅に
小さい値となる。 In the method of the present invention, the height of the mesa stripes that must be embedded is at most 2.5 to 3.
It is about [μm], which is half compared to the conventional method.
The step 12 formed on the upper surface of the fourth cladding layer 9 after the above-mentioned buried growth is significantly smaller than that of the conventional method.
次いで前記SiO2マスク・パターン6を弗酸
(HF)等を用いて除去した後、第2図eの示す
ように該基板面全面上に例えば1.2〜1.3〔μm〕程
度の厚さのP―InPからなる第2のクラツド層の
残部4b及び0.5〜1.5〔μm〕程度のP―InGaAsP
からなるコンタクト層5をスライド式液相エピタ
キシヤル方法により連続して成長せしめる。そし
て該成長を終つた状態で、前記埋め込みが完了し
た時点に於て第4のクラツド層9の上面に形成さ
れていた小さい段差12は前記第2のクラツド層
の残部4b及びコンタクト層5に殆んど完全に吸
収されコンタクト層5の上面は平担になる。 Next, after removing the SiO 2 mask pattern 6 using hydrofluoric acid (HF) or the like, as shown in FIG. The remaining part 4b of the second cladding layer made of InP and P--InGaAsP of about 0.5 to 1.5 [μm]
A contact layer 5 consisting of the following is continuously grown using a sliding liquid phase epitaxial method. When the growth is completed, the small step 12 that was formed on the upper surface of the fourth cladding layer 9 at the time when the embedding is completed is almost completely removed from the remaining portion 4b of the second cladding layer and the contact layer 5. Almost completely absorbed, the upper surface of the contact layer 5 becomes flat.
次いで第2図fに示すように該基板の前記コン
タクト層5の表面全面にスパツタリング等の方法
により3000〔Å〕程度の厚さの例えば金(Au)―
亜鉛(Zn)の合金層を被着し、300〜350〔℃〕程
度の温度でアロイングを行つてP電極10を形成
して後、背面のN―InP基板1の表面全体にスパ
ツタリング等の方法により3000〔Å〕程度の厚さ
の例えば金(An)―錫(Sn)の合金層を被着
し、200〜250〔℃〕程度の温度でアロイングして
N電極13を形成する。 Next, as shown in FIG. 2f, a layer of gold (Au), for example, with a thickness of about 3000 Å is deposited on the entire surface of the contact layer 5 of the substrate by a method such as sputtering.
After depositing a zinc (Zn) alloy layer and performing alloying at a temperature of about 300 to 350 [°C] to form the P electrode 10, the entire surface of the back N-InP substrate 1 is coated with a method such as sputtering. For example, a gold (An)-tin (Sn) alloy layer having a thickness of about 3000 [Å] is deposited using the above method, and alloyed at a temperature of about 200 to 250 [° C.] to form the N electrode 13.
そして該基板を切断分離せしめて半導体レー
ザ・チツプを形成し、該半導体レーザ・チツプの
前記P電極10をヒート・シンク上に例えばイン
ジウム・ソルダ等を用いてろう付けしアツプ・サ
イド・ダウン構造の埋め込み型半導体レーザを形
成せしめるが、本発明の方法により形成した半導
体レーザ・チツプのP電極は、前述のように平担
に形成されたコンタクト層5上に被着されている
ので平担な表面を有し、ヒート・シンク上に全面
を均一にろう付けすることができる。従つて本発
明の方法により形成した半導体レーザ・チツプを
アツプ・サイド・ダウン方式でマウントした半導
体レーザに於てはエピタキシヤル層上のP電極全
面からヒート・シンクに対して一様に熱の放散が
なされるので、放熱効率が極めて優れていると同
時に、動作時に半導体レーザ・チツプ内に極端な
温度分布を生ぜず、チツプ破壊等が発生すること
がない。 Then, the substrate is cut and separated to form a semiconductor laser chip, and the P electrode 10 of the semiconductor laser chip is brazed onto a heat sink using, for example, indium solder to form an up-side-down structure. A buried semiconductor laser is formed, and since the P electrode of the semiconductor laser chip formed by the method of the present invention is deposited on the contact layer 5, which is formed flat as described above, a flat surface is formed. This allows uniform brazing over the entire surface of the heat sink. Therefore, in a semiconductor laser in which a semiconductor laser chip formed by the method of the present invention is mounted in an up-side-down manner, heat is uniformly dissipated from the entire surface of the P electrode on the epitaxial layer to the heat sink. As a result, heat dissipation efficiency is extremely excellent, and at the same time, extreme temperature distribution does not occur within the semiconductor laser chip during operation, and chip breakage does not occur.
なお上記実施例に於ては本発明をInGaAsP―
InP系の半導体レーザについて説明したが、本発
明の方法は上記以外にGaAlAs―GaAS系及び
AlGaAsSb―GaSb系の半導体レーザ、発光素子
にも適用することができる。 In the above embodiments, the present invention was applied to InGaAsP-
Although the InP-based semiconductor laser has been described, the method of the present invention is applicable to GaAlAs-GaAS-based and
It can also be applied to AlGaAsSb-GaSb-based semiconductor lasers and light emitting devices.
以上説明したように本発明の方法によれば、放
熱効果の極めて優れたアツプ・サイド・ダウン構
造の埋め込み型半導体発光素子を提供することが
できるので、半導体発光素子の発光出力、動作時
の周囲温度制限及び動作寿命等が大幅に改善され
ると同時に信頼性も大幅に向上する。 As explained above, according to the method of the present invention, it is possible to provide an embedded semiconductor light-emitting device with an up-side-down structure that has an extremely excellent heat dissipation effect. Temperature limits, operating life, etc. are greatly improved, and at the same time, reliability is also greatly improved.
第1図a乃至dは従来の半導体レーザ製造方法
の工程断面図で、第2図a乃至fは本発明の半導
体レーザ製造方法に於ける一実施例の工程断面図
である。
図に於いて、1はN型インジウム・燐(N―
InP)基板、2は第1のクラツド層、3は活性
層、4は第2のクラツド層、4aは第2のクラツ
ド層の一部、4bは第2のクラツド層の残部、5
はコンタクト層或るいは第1のコンタクト層、
5′は第2のコンタクト層、6はSiO2マスク・パ
ターン、7及び7′はメサ・ストライプ、8は第
3のクラツド層、9は第4のクラツド層、10は
P電極、11はP―Nジヤンクシヨン、12は段
差、13はN電極を表わす。
1A to 1D are process sectional views of a conventional semiconductor laser manufacturing method, and FIGS. 2A to 2F are process sectional views of an embodiment of the semiconductor laser manufacturing method of the present invention. In the figure, 1 is N-type indium phosphorus (N-
InP) substrate, 2 is the first cladding layer, 3 is the active layer, 4 is the second cladding layer, 4a is a part of the second cladding layer, 4b is the remainder of the second cladding layer, 5
is a contact layer or a first contact layer,
5' is the second contact layer, 6 is the SiO 2 mask pattern, 7 and 7' are the mesa stripes, 8 is the third cladding layer, 9 is the fourth cladding layer, 10 is the P electrode, and 11 is the P electrode. -N juncture, 12 represents a step, and 13 represents an N electrode.
Claims (1)
製造方法に於て、 半導体基板上に第1のクラツド層と活性層及び
第2のクラツド層の一部を順次連続して液相エピ
タキシヤル成長せしめる工程、 上記第2クラツド層の一部と活性層及び第1の
クラツド層からなるメサ・ストライプをマスクを
用いてエツチング形成する工程、 該マスクを成長阻止用マスクとして用い、該メ
サ・ストライプの側部に導電性の互いに異なる二
層のクラツド層を連続して液相エピタキシヤル成
長せしめて該メサ・ストライプを埋め込む工程、 該マスクを除去した後、該基板上に前記一部成
長した第2のクラツド層より厚さの厚い第2のク
ラツド層の残部及びコンタクト層を連続して液相
エピタキシヤル成長せしめる工程 とを有することを特徴とする半導体発光素子の
製造方法。[Claims] 1. In a method for manufacturing a buried double heterojunction semiconductor light emitting device, a first cladding layer, an active layer and a part of a second cladding layer are successively formed on a semiconductor substrate. a step of performing liquid phase epitaxial growth; a step of etching a mesa stripe consisting of a part of the second cladding layer, the active layer and the first cladding layer using a mask; using the mask as a growth blocking mask; burying the mesa stripe by successively growing two different conductive cladding layers on the sides of the mesa stripe; 1. A method for manufacturing a semiconductor light emitting device, comprising the step of successively growing the remaining part of the second cladding layer and the contact layer, which is thicker than the partially grown second cladding layer, by liquid phase epitaxial growth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7225480A JPS56169383A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7225480A JPS56169383A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor light emitting element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169383A JPS56169383A (en) | 1981-12-26 |
| JPH0157514B2 true JPH0157514B2 (en) | 1989-12-06 |
Family
ID=13483967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7225480A Granted JPS56169383A (en) | 1980-05-30 | 1980-05-30 | Manufacture of semiconductor light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56169383A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142283A (en) * | 1975-06-02 | 1976-12-07 | Nippon Telegr & Teleph Corp <Ntt> | Light emitting diode |
| JPS5496386A (en) * | 1978-01-14 | 1979-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of buried optical semiconductor device |
-
1980
- 1980-05-30 JP JP7225480A patent/JPS56169383A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169383A (en) | 1981-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091261B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US20200091681A1 (en) | Semiconductor Laser Diode | |
| GB1342767A (en) | Light emitting semiconductor devices | |
| JP2006108698A (en) | Contact and omnidirectional mirror for flip chip light emitting devices | |
| US4849982A (en) | Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region | |
| JPH10223930A (en) | Semiconductor light emitting device | |
| GB2156585A (en) | Light-emitting device electrode | |
| US6108361A (en) | Semiconductor laser and method for producing the same | |
| US4599787A (en) | Method of manufacturing a light emitting semiconductor device | |
| JPH05218586A (en) | Semiconductor laser device and manufacture of the same | |
| JPS6239839B2 (en) | ||
| JPH03156988A (en) | Semiconductor laser | |
| EP0222395A1 (en) | Improvement in electrode structure of photosemiconductor device | |
| JPH0157514B2 (en) | ||
| JP3634538B2 (en) | Semiconductor laser device manufacturing method and semiconductor laser device | |
| JP3771333B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JPH05218585A (en) | Semiconductor light emitting device | |
| JPH07254731A (en) | Light emitting element | |
| JPH0613654A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2005268725A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08186287A (en) | Semiconductor light-emitting diode | |
| JP2000058909A (en) | Semiconductor light emitting device | |
| JPS6318874B2 (en) | ||
| JPH05190970A (en) | Semiconductor laser manufacturing method | |
| JP3028760B2 (en) | Semiconductor light emitting device |